KR100515060B1 - 비트 라인의 프리차지 레벨을 일정하게 유지하는 불휘발성반도체 메모리 장치 - Google Patents

비트 라인의 프리차지 레벨을 일정하게 유지하는 불휘발성반도체 메모리 장치 Download PDF

Info

Publication number
KR100515060B1
KR100515060B1 KR10-2003-0056164A KR20030056164A KR100515060B1 KR 100515060 B1 KR100515060 B1 KR 100515060B1 KR 20030056164 A KR20030056164 A KR 20030056164A KR 100515060 B1 KR100515060 B1 KR 100515060B1
Authority
KR
South Korea
Prior art keywords
bit line
shut
voltage
temperature
circuit
Prior art date
Application number
KR10-2003-0056164A
Other languages
English (en)
Other versions
KR20050017475A (ko
Inventor
이경한
이성수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0056164A priority Critical patent/KR100515060B1/ko
Priority to JP2004183965A priority patent/JP2005063640A/ja
Priority to US10/884,152 priority patent/US7257028B2/en
Publication of KR20050017475A publication Critical patent/KR20050017475A/ko
Application granted granted Critical
Publication of KR100515060B1 publication Critical patent/KR100515060B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 온도 변화에 따른 비트 라인의 프리차지 레벨의 변화를 보상하는불휘발성 반도체 메모리 장치에 관한 것이다.
본 발명에 따른 불휘발성 반도체 메모리 장치는, 복수개의 워드 라인들 및 복수개의 비트 라인들에 연결되며 전기적으로 프로그램이 가능한 메모리 셀 어레이와, 상기 비트 라인들에 비트 라인 전압을 공급하는 비트 라인 전압 공급 회로와, 상기 메모리 셀 어레이와 상기 비트 라인 전압 공급 회로 사이에 연결되어 이들을 전기적으로 절연 내지 접속하는 셧 오프 회로와, 상기 셧 오프 회로를 제어하는 셧 오프 제어 회로를 포함한다.
본 발명에 의하면, 온도의 변화에 따른 비트 라인의 프리차지 레벨의 변화를 보상하여 독출 동작시 감지 오차를 줄일 수 있다.

Description

비트 라인의 프리차지 레벨을 일정하게 유지하는 불휘발성 반도체 메모리 장치{NONVOLATILE SEMICONDUCTOR MEMORY DEVICE HAVING CONSTANT BIT LINE PRECHARGE LEVEL}
본 발명은 불휘발성 반도체 메모리 장치에 관한 것으로, 더욱 상세하게는 온도 변화에 따른 비트 라인의 프리차지 레벨의 변화를 보상하는 불휘발성 반도체 메모리 장치에 관한 것이다.
불휘발성 반도체 메모리 장치는 데이타를 저장해 두고 필요할 때 꺼내어 읽어볼 수 있는 장치를 말한다. 상기 불휘발성 반도체 메모리 장치는 워드 라인들과 비트 라인들이 메트릭스 형태로 되어 있으며, 이들의 중앙에는 메모리 셀들이 위치한다. 로우 어드레스에 의해 워드 라인이, 칼럼 어드레스에 의해 비트 라인이 선택되며, 선택된 위치에 있는 메모리 셀의 데이타가 입출력 회로를 통해 증폭되어 외부로 읽혀진다.
불휘발성 반도체 메모리 장치에는 복수개의 메모리 셀들이 비트 라인에 직렬로 연결되는 스트링(string)과 복수개의 스트링이 한 개의 콘택을 공유하는 블록(block)을 기본 구조로 하는 낸드 플래시 메모리 장치가 있다.
불휘발성 반도체 메모리 장치는 메모리 셀 어레이, 페이지 버퍼 등을 포함하여 구성된다. 상기 메모리 셀 어레이는 복수개의 스트링들을 기본 단위로 하는 블록들로 구성된다. 스트링은 직렬 연결된 복수개의 메모리 셀들을 포함한다. 상기 메모리 셀들은 각각 플로팅 게이트와 제어 게이트를 가지며, 상기 플로팅 게이트에 전자를 축적하거나 상기 축적된 전자를 방출함으로서 전기적으로 소거 동작 및 프로그램 동작을 수행한다. 플로팅 게이트에 전자가 축적된 메모리 셀을 프로그램된 셀이라고 하며, 플로팅 게이트로부터 전자가 방출된 메모리 셀을 소거된 셀이라고 한다.
불휘발성 반도체 메모리 장치의 프로그램 동작 및 소거 동작은 F-N 터널링 현상을 이용한다. 플로팅 게이트에 전자를 주입하거나 플로팅 게이트로부터 전자를 방출하면 셀 트랜지스터의 드레솔드 전압이 변한다. 소거된 셀은 전자가 플로팅 게이트로부터 벌크나 소오스 또는 드레인으로 방출되어 네거티브 드레솔드 전압(negative threshold voltage, 예를 들면, -3V)을 가진다. 이때 소거된 셀을 온 셀(on cell)이라고 한다. 한편, 프로그램된 셀은 플로팅 게이트로 전자가 주입되어 포지티브 드레솔드 전압(positive threshold voltage, 예를 들면, +1V 내외의 전압)을 가진다. 이때 프로그램된 셀을 오프 셀(off cell)이라 한다.
메모리 셀이 프로그램된 셀인지 소거된 셀인지를 확인하기 위하여 비선택된 워드 라인들에 Vread(예를 들면, +4.5V)을 인가하고, 선택된 워드 라인에 0V 를 인가한다. 이를 독출 동작(Reading Operation)이라 한다. 상기 독출 동작을 수행하기 전에, 비트 라인을 프리차지하는 과정을 거친다. 비트 라인을 프리차지하면, 상기 비트 라인은 특정 프리차지 레벨를 가진다. 비트 라인을 프리차지한 후, 비선택된 워드 라인들에 Vread(예를 들면, +4.5V)을 인가하고, 선택된 워드 라인에 0V 를 인가한다. 이때, 선택된 워드 라인에 연결된 메모리 셀이 소거된 셀이면, 비트 라인의 프리차지 레벨은 떨어진다. 그러나 메모리 셀이 프로그램된 셀이면, 비트 라인의 프리차지 레벨은 그대로 유지된다. 이러한 독출 동작을 통해서 메모리 셀이 소거된 셀인지 프로그램된 셀인지 판단하게 된다.
상기 비트 라인을 프리차지할 때는 트랜지스터의 셧 오프(shut off) 특성을 이용한다. 드레인(D), 소오스(S), 게이트(G)로 구성된 NMOS 트랜지스터에 있어서, 드레인(D)에 전원전압(Vcc)이 인가되고, 게이트-소오스 전압을 VGS 라 하면, 소오스 (S)에 프리차지 되는 전압은 VGS - VTH 가 된다. VGS > VTH 일 때, 상기 NMOS 트랜지스터가 턴-온 되어 상기 소오스(S)에 프리차지 되지만, 소오스(S)의 레벨이 VGS - VTH 이상이 되면 상기 NMOS 트랜지스터는 턴-오프 된다. 이러한 NMOS 트랜지스터의 동작 특성을 셧 오프(shut off)라 한다. 따라서 트랜지스터의 셧 오프 특성에 의해 상기 비트 라인은 VGS - VTH 의 프리차지 레벨를 갖는다.
상기 비트 라인의 프리차지 레벨(VGS - VTH)은 셧 오프 특성에 의해 트랜지스터의 드레솔드 전압의 영향을 받는다. 즉, 드레솔드 전압이 올라가면 비트 라인의 프리차지 레벨은 떨어지지고, 드레솔드 전압이 내려가면 비트 라인의 프리차지 레벨은 올라간다. 한편, 트랜지스터의 드레솔드 전압은 온도에 따라 그 값이 변하는 특성을 갖는다. 일반적으로 드레솔드 전압은 온도가 1℃ 상승할 때마다 약 2mV 씩 감소한다. 따라서 온도가 변하면 상기 비트 라인의 프리차지 레벨도 변하게 된다. 온도가 상승하여 드레솔드 전압이 감소하면 상기 비트 라인의 프리차지 레벨는 떨어지고, 온도가 하강하여 드레솔드 전압이 증가하면 상기 비트 라인의 프리차지 레벨는 올라간다. 이는 고온에서 온 셀(erased cell)로 감지된 셀이 저온에서는 오프 셀(off cell)로 감지되는 문제점을 초래한다.
본 발명은 상술한 문제점을 해결하기 위하여 제안된 것으로, 본 발명의 목적은 온도 변화에 따라 비트 라인의 프리차지 레벨이 변하는 것을 보상하는 불휘발성 반도체 메모리 장치를 제공하는 것이다.
상술한 기술적 과제를 달성하기 위한 본 발명에 따른 불휘발성 반도체 메모리 장치는, 복수개의 워드 라인들 및 복수개의 비트 라인들에 연결되며 전기적으로 프로그램이 가능한 메모리 셀 어레이와, 상기 비트 라인들에 비트 라인 전압을 공급하는 비트 라인 전압 공급 회로와, 상기 메모리 셀 어레이와 상기 비트 라인 전압 공급 회로 사이에 연결되어 이들을 전기적으로 절연 내지 접속하는 셧 오프 회로와, 상기 셧 오프 회로를 제어하는 셧 오프 제어 회로를 포함한다. 여기서, 상기 셧 오프 제어 회로는 온도의 변화에 따른 상기 비트 라인들의 프리차지 레벨의 변화를 보상하도록 구성되는 것을 특징으로 한다.
이 실시예에 있어서, 상기 셧 오프 회로는 NMOS 트랜지스터인 것을 특징으로 한다. 여기서, 상기 NMOS 트랜지스터의 게이트 단자는 상기 셧 오프 제어 회로에, 드레인 단자는 상기 비트 라인 전압 공급 회로에, 소오스 단자는 상기 비트 라인에 연결된다.
이 실시예에 있어서, 상기 셧 오프 제어 회로는 온도가 상승하면 상기 게이트 단자에 입력되는 전압이 낮아지고, 온도가 하강하면 상기 게이트 단자에 입력되는 전압이 높아지는 것을 특징으로 한다.
이 실시예에 있어서, 상기 셧 오프 제어 회로는 전원 전압을 발생하는 전원 발생기와, 상기 전원 발생기에서 발생된 전압을 배분하는 전압 분배기를 포함한다. 여기서, 상기 전압 분배기는 불변 저항과 온도에 따라 가변하는 가변 저항을 포함하는 것을 특징으로 한다.
이 실시예에 있어서 상기 가변 저항은 상기 NMOS 트랜지스터와 동일한 종횡비(W/L)를 갖는 NMOS 트랜지스터인 것을 특징으로 한다.
이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
도 1은 본 발명에 따른 불휘발성 반도체 메모리 장치를 나타낸 블록도이다. 본 발명은 온도의 변화에 따라 비트 라인의 프리차지 레벨이 변하는 것을 보상하기 위한 것이다. 이를 위해 본 발명에 따른 불휘발성 반도체 메모리 장치는, 메모리 셀 어레이(100)와, 셧 오프 회로(200)와, 셧 오프 제어 회로(300)와, 비트 라인 전압 공급 회로(400)를 포함한다.
상기 메모리 셀 어레이(100)는 데이타를 저장하는 메모리 셀들과, 상기 메모리 셀들을 선택하여 활성화하는 워드 라인들과, 상기 메모리 셀의 데이타를 입출력할 수 있는 비트 라인들로 구성된다.
상기 비트 라인 전압 공급 회로(400)는 상기 비트 라인들에 비트 라인 전압을 공급하는 회로이다. 상기 비트 라인 전압은 프로그램 동작 또는 소거 동작 등에 따라 공급하는 전압을 달리한다.
상기 셧 오프 회로(200)는 상기 메모리 셀 어레이(100)와 상기 비트 라인 전압 공급 회로(400) 사이에 연결되어 이들을 전기적으로 절연 내지 접속하는 회로이다. 예로서, 상기 셧 오프 회로(200)는 NMOS 트랜지스터로 구성된다. 상기 NMOS 트랜지스터는 드레인(D), 소오스(S), 게이트(S)로 이루어진다. 드레인은 상기 비트 라인 전압 공급 회로(400)에 연결되고, 소오스는 상기 메모리 셀 어레이(100)에 연결되고, 게이트는 셧 오프 제어 회로(300)에 연결된다.
드레인(D)에 전원전압(Vcc)이 인가되고, 소오스(S)가 프리차지 되는 경우에, 게이트-소오스 전압을 VGS 라 하면, 소오스(S) 단자에 프리차지되는 전압 즉, 비트 라인에 프리차지 되는 전압은 VGS - VTH 가 된다. 왜냐하면, VGS > VTH 일 때 상기 NMOS 트랜지스터는 턴-온 되어 상기 비트 라인에 프리차지 된다. 이때 상기 비트 라인의 프리차지 레벨이 VGS - VTH 이상이 되면 상기 NMOS 트랜지스터는 셧 오프(shut off) 된다. 따라서 상기 셧 오프 회로(200)는 셧 오프 동작 특성에 의해 상기 비트 라인에 최고 VGS - VTH 의 프리차지 레벨을 갖게 한다.
한편, 트랜지스터의 드레솔드 전압은 온도에 따라 변하는 특성을 갖는다. 일반적으로 트랜지스터의 드레솔드 전압은 1℃ 증가할 때 마다 약 2mV 씩 감소한다. 이런 이유로 인해 온도가 변하면 비트 라인의 프리차지 레벨도 변하게 된다. 즉 온도가 상승하면 드레솔드 전압이 감소하여 비트 라인의 프리차지 레벨은 올라가고, 온도가 하강하면 드레솔드 전압이 증가하여 비트 라인의 프리차지 레벨은 내려간다. 본 발명은 이러한 문제점을 해결하기 위한 것으로, 온도의 변화에 따라 상기 게이트-소오스 전압(VGS)도 변하도록 하여 비트 라인의 프리차지 레벨이 변하는 것을 방지하기 위한 것이다.
상기 셧 오프 제어 회로(300)는 상기 셧 오프 회로(200)의 게이트 전압을 제어하여 온도 변화에 따라 상기 비트 라인의 프리차지 레벨이 변하는 것을 보상한다. 상기 셧 오프 제어 회로(300)의 실시예는 후술되는 도 2를 참조하여 상세히 설명한다.
도 2는 본 발명에 따른 불휘발성 반도체 메모리 장치의 실시예를 나타내는 회로도이다. 본 발명의 실시예에 따른 불휘발성 반도체 메모리 장치는 메모리 셀 어레이(100)와, 셧 오프 트랜지스터(200)와, 셧 오프 제어 회로(300)와, 페이지 버퍼(400)를 포함한다.
상기 메모리 셀 어레이(100)는 복수개의 워드 라인들 및 복수개의 비트 라인들이 메트릭스 형태로 배열된 구조이다. 상기 메모리 셀 어레이(100)는 스트링 선택 트랜지스터(M100)와 접지 선택 트랜지스터(M105) 및 이들 사이에 직렬 연결된 메모리 셀들(M101 ~ M104)을 기본 구조로 한다. 이를 스트링(string)이라 한다. 상기 메모리 셀들의 게이트는 워드 라인들에 연결된다. 동일한 워드 라인에 공통으로 연결된 메모리 셀들의 집합을 페이지(page)라 한다. 각각의 비트 라인에 연결된 복수개의 스트링들이 공통 소스 라인(CSL)에 병렬로 연결되어 블록(block)을 구성한다.
도 2에서 메모리 셀(M104)에 대하여 독출 동작을 수행한다고 하면, WL0 에는 0V 가 인가되고, WL1 ~ WL15 및 SSL, GSL 에는 Vread(약 4.5V)가 인가된다. 비트 라인이 프리차지된 상태에서 상기와 같은 워드 라인 전압이 가해질 때, 상기 메모리 셀(M104)이 소거된 셀(erased cell)이면 상기 비트 라인의 프리차지 레벨은 떨어지게 되고, 상기 메모리 셀(M104)이 프로그램된 셀(programmed cell)이면 상기 비트 라인의 프리차지 레벨은 그대로 유지된다. 이와 같이, 메모리 셀의 상태에 따라 비트 라인의 프리차지 레벨에 차이가 생기는 데 이를 비트 라인 디벨로프(BL develop)라 한다.
셧 오프 트랜지스터(T100)는 비트 라인(BL0)과 감지 노드(N1) 사이에 연결되며, 이들을 전기적으로 절연 내지는 접속시키는 역할을 한다. 상기 셧 오프 트랜지스터(T100)는 NMOS 트랜지스터이다. 상기 NMOS 트랜지스터의 드레인 단자는 감지 노드(N1)에 연결되고, 소오스 단자는 비트 라인(BL0)에 연결되고, 게이트 단자는 셧 오프 제어 회로(300)에 연결된다.
상기 비트 라인(BL0)의 프리차지 레벨은 상기 셧 오프 트랜지스터(T100)의 셧 오프 특성에 의해 게이트 전압(BLSHF)과 드레솔드 전압(VTH)에 의해 결정된다. 상기 셧 오프 트랜지스터(T100)의 게이트 단자에 셧 오프 전압(BLSHF)이 인가되고, 드레인 단자(N1)에 전원 전압(Vcc)이 인가되면, 상기 비트 라인(BL0)은 상기 셧 오프 트랜지스터(T100)가 셧 오프(shut off) 될 때까지 프리차지된다. 상기 셧 오프 트랜지스터(T100)가 셧 오프 될 때, 상기 비트 라인의 프리차지 레벨은 BLSHF - VTH 가 된다.
상술한 바와 같이, 트랜지스터의 드레솔드 전압은 온도에 따라 변하는 특성을 갖는다. 온도가 상승하면 트랜지스터의 드레솔드 전압은 낮아지고, 온도가 하강하면 트랜지스터의 드레솔드 전압은 높아진다. 이는 상기 비트 라인(BL0)의 프리차지 레벨이 온도에 따라 변할 수 있음을 의미한다.
상기 셧 오프 제어 회로(300)는 상기 셧 오프 트랜지스터(T100)의 게이트 전압(BLSHF)을 제어하여 온도의 변화에 따라 상기 비트 라인(BLO)의 프리차지 레벨이 일정하게 유지되도록 보상하는 회로이다.
도 2에서 상기 셧 오프 제어 회로(300)는 전원 전압을 발생하는 전원 발생기와, 상기 전원 발생기에서 발생된 전압을 배분하는 전압 분배기를 포함한다. 상기 전압 분배기는 불변 저항(R)과 온도에 따라 가변하는 가변 저항(Rt)을 포함하여 구성된다. 상기 가변 저항은 상기 셧 오프 트랜지스터(T100)와 동일한 종횡비(W/L)를 가지는 NMOS 트랜지스터(M1)로 구성된다. 상기 셧 오프 제어 회로(300)의 출력 전압인 BLSHF는 상기 NMOS 트랜지스터(M1)의 저항 성분(Rt)과 상기 저항(R)의 비로 결정된다.
전압 분배 법칙에 의하여, 에서 가 된다. 위 수식에서 상기 NMOS 트랜지스터(M1)의 저항 성분(Rt)는 드레솔드 전압(VTH)에 비례한다. 즉 온도의 변화에 따라 상기 NMOS 트랜지스터(M1)의 드레솔드 전압(VTH)이 변하면, 저항 성분(Rt)도 이에 상응하여 변한다. 온도가 상승하면 드레솔드 전압이 감소하여 저항 성분(Rt)의 값도 내려가고, 온도가 하강하면 드레솔드 전압이 증가하여 저항 성분(Rt)의 값도 올라간다. 따라서, 상기 셧 오프 제어 회로(300)의 출력 전압인 BLSHF도 온도에 따라 변한다. 즉 온도가 상승하면 BLSHF 값은 낮아지고, 온도가 하강하면 BLSHF 값은 높아진다.
따라서, 상기 비트 라인의 프리차지 레벨(BLSHF - VTH)은 온도가 상승하여 상기 셧 오프 트랜지스터(200)의 드레솔드 전압(VTH)이 낮아지면 이와 비례하여 BLSHF 값도 낮아지므로 상기 비트 라인의 프리차지 레벨은 유지된다.
상기 페이지 버퍼(400)는 상기 감지 노드(N1)에 전원 전압(Vcc) 또는 접지 전압(GND) 등을 공급하는 회로이다. 상기 페이지 버퍼(400)에 대한 구성 원리 및 동작 설명은 종래 기술과 대동 소이하며 이 기술 분야에서 통상의 지식을 가진 자에게 자명한 사실이다.
도 3a는 본 발명의 실시예에 따른 불휘발성 반도체 메모리 장치의 독출 동작을 설명하는 타이밍도이며, 도 3b는 독출 동작시 선택 또는 비선택 워드 라인들 및 스트링 선택 라인(SSL), 접지 선택 라인(GSL), 공통 소오스 라인(CSL)에 인가되는 전압을 나타낸다.
상기 셧 오프 제어 회로(300)의 출력 전압(BLSHF)은 온도에 따라 변하는 특성을 갖는다. 도 3a에서는 설명의 편의상 일정한 값(예를 들면,1.5V)으로 도시하였으나, 이는 온도에 따라 변하는 값이다. PLOAD는 상기 감지 노드(N1)에 전원 전압(Vcc)을 공급하는 회로이다. 상기 비트 라인을 프리차지하는 단계에서, 상기 PLOAD에 0V가 인가되어 PMOS 트랜지스터(T101)이 턴-온 되면, 상기 감지 노드(N1)에 전원 전압(Vcc)이 공급된다. 이때 상기 셧 오프 트랜지스터(T100)의 게이트에는 온도에 따라 가변하는 BLSHF 전압이 인가된다. 상기 비트 라인의 프리차지 레벨은 상기 셧 오프 트랜지스터(T100)가 셧 오프(shut off) 될 때까지 올라가며, 최종적으로 BLSHF - VTH 이 된다.
이때 선택된 메모리 셀이 온 셀(erased cell)이면, 비트 라인의 프리차지 레벨은 떨어진다. 그러나 선택된 메모리 셀이 오프 셀(programmed cell)이면, 비트 라인의 프리차지 레벨은 그대로 유지된다. 이러한 독출 동작을 통해서, 메모리 셀이 소거된 셀인지 프로그램된 셀인지 감지된다.
도 4는 비트 라인의 프리차지 레벨에 따른 메모리 셀에 흐르는 전류(이하 '셀 전류'라 한다)를 나타낸 그래프이다. 도 4를 참조하면, 상기 셀 전류는 상기 비트 라인의 프리차지 레벨이 낮아짐에 따라 줄어드는 특성을 갖는다. 이는 특히 상기 선택된 메모리 셀이 온 셀(erased cell)일 때 감지 이득에 영향을 준다. 즉, 고온에서 온 셀(erased cell)로 감지된 셀이 저온에서는 오프 셀(progammed cell)로 감지될 수 있음을 의미한다. 온도의 변화에 따라 상기 비트 라인의 전압 레벨이 바뀔 때 이러한 현상이 야기될 수 있다. 본 발명은 온도의 변화에 따라 비트 라인의 프리차지 레벨이 변화는 것을 방지하기 위한 것이다.
도 5a는 온도의 변화에 따른 트랜지스터의 드레솔드 전압의 변화를 나타낸 그래프이다. 일반적으로 트랜지스터의 드레솔드 전압은 온도가 1℃ 상승함에 따라 약 2mV 씩 내려간다. 이는 상기 비트 라인의 프리차지 레벨이 온도에 따라 변하는 원인이 된다. 즉, 상기 비트 라인의 프리차지 레벨은 BLSHF - VTH 가 되는데, 여기서 VTH 가 온도에 따라 변하므로 상기 비트 라인의 프리차지 레벨도 변하게 된다.
도 5b는 셧 오프 트랜지스터(200)의 게이트 전압이 일정할 경우, 온도 변화에 따른 비트 라인의 프리차지 레벨을 나타낸 그래프이다. 도 5b에 의하면, 상기 비트 라인의 프리차지 레벨(BLSHF - VTH )은 온도가 상승함에 따라 증가한다. 도 5a에서 살펴본 바와 같이 온도가 상승함에 따라 드레솔드 전압(VTH)이 일정하게 감소하기 때문이다.
도 5c는 셧 오프 트랜지스터(200)의 게이트 전압이 변할 경우, 온도 변화에 따른 비트 라인의 프리차지 레벨을 나타낸 그래프이다. 온도가 증가할 경우, 상기 셧 오프 트랜지스터(200)의 드레솔드 전압이 감소한 만큼 상기 셧 오프 트랜지스터(200)의 게이트 전압도 감소하므로 상기 비트 라인의 프리차지 레벨은 일정하게 유지된다. 도 5c는 본 발명에 의한 비트 라인의 프리차지 레벨을 나타낸 것이다.
도 6은 드레솔드 전압의 변화에 따른 메모리 셀의 산포도이다. 드레솔드 전압은 온도가 상승하면 감소하고, 온도가 하강하면 증가한다. 따라서 온도의 변화에 따라 메모리 셀의 산포도 변하게 된다. 이는 고온에서는 온 셀(erased cell)로 감지된 셀이 저온에서는 오프 셀(programmed cell)로 감지되는 원인이 된다. 본 발명은 상기 셧 오프 트랜지스터(200)의 드레솔드 전압이 도 6과 같이 온도에 따라 변하는 문제점을 개선한 것이다.
이상에서, 본 발명에 따른 불휘발성 반도체 메모리 장치의 구성 및 동작을 상기한 도면에 따라 설명하였지만, 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상 및 범위를 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.
상술한 바와 같이 본 발명에 의하면, 온도의 변화에 따른 비트 라인의 프리차지 레벨의 변화를 보상하여 독출 동작시 감지 오차를 줄일 수 있다.
도 1은 본 발명에 따른 불휘발성 반도체 메모리 장치를 나타낸 블록도이다.
도 2는 본 발명의 실시예에 따른 불휘발성 반도체 메모리 장치를 나타낸 회로도이다.
도 3a는 본 발명의 실시예에 따른 불휘발성 반도체 메모리 장치의 독출 동작을 설명하는 타이밍도이다.
도 3b는 도 3a의 독출 동작시 워드 라인에 인가되는 전압을 나타낸 것이다.
도 4는 비트 라인의 프리차지 레벨에 따른 셀 전류의 변화를 나타낸 그래프이다.
도 5a는 온도에 따른 드레솔드 전압의 변화를 나타낸 그래프이다.
도 5b는 온도에 따른 비트 라인 레벨을 나타낸 그래프이다.
도 5c는 본 발명에 따른 온도 변화에 의한 비트 라인의 프리차지 레벨의 변화를 나타낸 그래프이다.
도 6은 온도 변화에 따른 메모리 셀의 산포도이다.
*도면의 주요부분에 대한 부호의 설명*
100 : 메모리 셀 어레이 200 : 셋 오프 회로
300 : 셧 오프 제어 회로 400 : 비트 라인 전압 공급 회로
401, 402 : 페이지 버퍼

Claims (5)

  1. 복수개의 워드 라인들 및 복수개의 비트 라인들에 연결되며, 전기적으로 프로그램이 가능한 메모리 셀 어레이와;
    상기 비트 라인들에 비트 라인 전압을 공급하는 비트 라인 전압 공급 회로와;
    상기 메모리 셀 어레이와 상기 비트 라인 전압 공급 회로 사이에 연결되어, 이들을 전기적으로 절연 내지 접속하는 셧 오프 회로와;
    상기 셧 오프 회로를 제어하는 셧 오프 제어 회로를 포함하되,
    상기 셧 오프 제어 회로는 온도 변화에 따른 상기 비트 라인들의 프리차지 레벨의 변화를 보상하도록 구성되는 것을 특징으로 하는 불휘발성 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 셧 오프 회로는, NMOS 트랜지스터이며, 그것의 게이트 단자는 상기 셧 오프 제어 회로에, 드레인 단자는 상기 비트 라인 전압 공급 회로에, 소오스 단자는 상기 비트 라인에 연결되는 되는 것을 특징으로 하는 불휘발성 반도체 메모리 장치.
  3. 제 2 항에 있어서,
    상기 셧 오프 제어 회로는, 온도가 상승하면 상기 게이트 단자에 입력되는 전압이 낮아지고, 온도가 하강하면 상기 게이트 단자에 입력되는 전압이 높아지는 것을 특징으로 하는 불휘발성 반도체 메모리 장치.
  4. 제 3 항에 있어서,
    상기 셧 오프 제어 회로는, 전원 전압을 발생하는 전원 발생기와;
    상기 전원 발생기에서 발생된 전압을 배분하는 전압 분배기를 포함하되,
    상기 전압 분배기는 불변 저항과 온도에 따라 가변하는 가변 저항을 포함하여 구성되는 것을 특징으로 하는 불휘발성 반도체 메모리 장치.
  5. 제 4 항에 있어서,
    상기 가변 저항은, 상기 NMOS 트랜지스터와 동일한 종횡비를 갖는 NMOS 트랜지스터인 것을 특징으로 하는 불휘발성 반도체 메모리 장치.
KR10-2003-0056164A 2003-08-13 2003-08-13 비트 라인의 프리차지 레벨을 일정하게 유지하는 불휘발성반도체 메모리 장치 KR100515060B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2003-0056164A KR100515060B1 (ko) 2003-08-13 2003-08-13 비트 라인의 프리차지 레벨을 일정하게 유지하는 불휘발성반도체 메모리 장치
JP2004183965A JP2005063640A (ja) 2003-08-13 2004-06-22 ビットラインのプリチャージレベルを一定に維持する不揮発性半導体メモリ装置
US10/884,152 US7257028B2 (en) 2003-08-13 2004-07-01 Temperature compensated bit-line precharge

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0056164A KR100515060B1 (ko) 2003-08-13 2003-08-13 비트 라인의 프리차지 레벨을 일정하게 유지하는 불휘발성반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR20050017475A KR20050017475A (ko) 2005-02-22
KR100515060B1 true KR100515060B1 (ko) 2005-09-14

Family

ID=34132183

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0056164A KR100515060B1 (ko) 2003-08-13 2003-08-13 비트 라인의 프리차지 레벨을 일정하게 유지하는 불휘발성반도체 메모리 장치

Country Status (3)

Country Link
US (1) US7257028B2 (ko)
JP (1) JP2005063640A (ko)
KR (1) KR100515060B1 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100680484B1 (ko) 2005-03-30 2007-02-08 주식회사 하이닉스반도체 개선된 독출 동작 기능을 가지는 플래시 메모리 장치의페이지 버퍼 회로 및 그 독출 동작 제어 방법
KR100666617B1 (ko) * 2005-08-05 2007-01-10 삼성전자주식회사 비트라인 센스앰프 및 그것을 구비한 반도체 메모리 장치
JP4960378B2 (ja) 2005-12-06 2012-06-27 サンディスク コーポレイション 不揮発性メモリの読み出し外乱を低減する方法
US7262994B2 (en) * 2005-12-06 2007-08-28 Sandisk Corporation System for reducing read disturb for non-volatile storage
US7349258B2 (en) * 2005-12-06 2008-03-25 Sandisk Corporation Reducing read disturb for non-volatile storage
JP4901204B2 (ja) * 2005-12-13 2012-03-21 株式会社東芝 半導体集積回路装置
KR100801917B1 (ko) * 2007-01-05 2008-02-12 삼성전자주식회사 하부 비트라인들과 상부 비트라인들이 전압제어블락을공유하는 가지는 불휘발성 반도체 메모리 장치 및 이를구비하는 메모리 카드 및 시스템
US7342831B2 (en) * 2006-06-16 2008-03-11 Sandisk Corporation System for operating non-volatile memory using temperature compensation of voltages of unselected word lines and select gates
US7391650B2 (en) * 2006-06-16 2008-06-24 Sandisk Corporation Method for operating non-volatile memory using temperature compensation of voltages of unselected word lines and select gates
US7532516B2 (en) * 2007-04-05 2009-05-12 Sandisk Corporation Non-volatile storage with current sensing of negative threshold voltages
KR100891411B1 (ko) * 2007-06-28 2009-04-02 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 그 독출 방법
JP2009123292A (ja) * 2007-11-15 2009-06-04 Toshiba Corp 半導体記憶装置
CN101896801B (zh) * 2007-12-17 2012-09-26 Nxp股份有限公司 存储元件的温度估计
US7916544B2 (en) 2008-01-25 2011-03-29 Micron Technology, Inc. Random telegraph signal noise reduction scheme for semiconductor memories
JP5303985B2 (ja) * 2008-03-27 2013-10-02 富士通セミコンダクター株式会社 半導体記憶装置、半導体記憶装置の動作方法およびメモリシステム
KR100908533B1 (ko) * 2008-05-26 2009-07-20 주식회사 하이닉스반도체 불휘발성 메모리 장치의 독출 방법
US8760951B2 (en) * 2008-05-26 2014-06-24 SK Hynix Inc. Method of reading data in a non-volatile memory device
US7755946B2 (en) * 2008-09-19 2010-07-13 Sandisk Corporation Data state-based temperature compensation during sensing in non-volatile memory
KR101477045B1 (ko) 2008-10-27 2014-12-30 삼성전자주식회사 커플링 노이즈를 차단하는 가변 저항 메모리 장치
JP5198365B2 (ja) * 2009-06-15 2013-05-15 株式会社東芝 半導体記憶装置
KR101844963B1 (ko) * 2011-03-07 2018-04-04 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 동작 방법
US8611157B2 (en) 2011-12-22 2013-12-17 Sandisk Technologies Inc. Program temperature dependent read
US8995195B2 (en) * 2013-02-12 2015-03-31 Sandisk Technologies Inc. Fast-reading NAND flash memory
US9202579B2 (en) 2013-03-14 2015-12-01 Sandisk Technologies Inc. Compensation for temperature dependence of bit line resistance
KR20150096292A (ko) * 2014-02-12 2015-08-24 에스케이하이닉스 주식회사 내부 전압 생성 회로
US9633742B2 (en) 2014-07-10 2017-04-25 Sandisk Technologies Llc Segmentation of blocks for faster bit line settling/recovery in non-volatile memory devices
US9875805B2 (en) 2015-01-23 2018-01-23 Sandisk Technologies Llc Double lockout in non-volatile memory
US9548130B2 (en) 2015-04-08 2017-01-17 Sandisk Technologies Llc Non-volatile memory with prior state sensing
US9570179B2 (en) 2015-04-22 2017-02-14 Sandisk Technologies Llc Non-volatile memory with two phased programming
KR102303763B1 (ko) 2017-10-23 2021-09-16 삼성전자주식회사 반도체 메모리 장치
CN110782937B (zh) * 2018-07-31 2024-07-30 三星电子株式会社 非易失性存储装置及其编程方法
KR20220027550A (ko) 2020-08-27 2022-03-08 삼성전자주식회사 온도 보상을 수행하는 메모리 장치 및 그 동작방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2822791B2 (ja) * 1992-06-30 1998-11-11 日本電気株式会社 半導体装置
JPH0765589A (ja) * 1993-08-27 1995-03-10 Toshiba Corp 不揮発性半導体記憶装置
JPH0778471A (ja) * 1993-09-10 1995-03-20 Toshiba Corp 半導体集積回路
KR100218244B1 (ko) * 1995-05-27 1999-09-01 윤종용 불휘발성 반도체 메모리의 데이터 독출회로
KR0172408B1 (ko) * 1995-12-11 1999-03-30 김광호 다수상태 불휘발성 반도체 메모리 및 그의 구동방법
KR100284916B1 (ko) * 1997-07-29 2001-03-15 니시무로 타이죠 반도체 기억 장치 및 그 기입 제어 방법
JPH11219596A (ja) * 1998-02-03 1999-08-10 Nec Corp 半導体装置の電源回路
KR100332950B1 (ko) * 1998-04-10 2002-08-21 삼성전자 주식회사 단일비트동작모드와다중비트동작모드를갖는불휘발성반도체메모리장치및그것의기입/독출방법
JP2001184881A (ja) * 1999-12-28 2001-07-06 Toshiba Corp 不揮発性半導体メモリの読み出し回路
US6269026B1 (en) * 2000-02-29 2001-07-31 Advanced Micro Devices, Inc. Charge sharing to help boost the wordlines during APDE verify
JP4484344B2 (ja) * 2000-09-08 2010-06-16 ローム株式会社 不揮発性半導体記憶装置
KR100387529B1 (ko) * 2001-06-11 2003-06-18 삼성전자주식회사 랜덤 억세스 가능한 메모리 셀 어레이를 갖는 불휘발성반도체 메모리 장치
JP4154967B2 (ja) * 2002-09-13 2008-09-24 松下電器産業株式会社 半導体記憶装置および駆動方法

Also Published As

Publication number Publication date
US7257028B2 (en) 2007-08-14
KR20050017475A (ko) 2005-02-22
US20050036369A1 (en) 2005-02-17
JP2005063640A (ja) 2005-03-10

Similar Documents

Publication Publication Date Title
KR100515060B1 (ko) 비트 라인의 프리차지 레벨을 일정하게 유지하는 불휘발성반도체 메모리 장치
KR100385229B1 (ko) 스트링 선택 라인에 유도되는 노이즈 전압으로 인한프로그램 디스터브를 방지할 수 있는 불휘발성 반도체메모리 장치 및 그것의 프로그램 방법
KR100632942B1 (ko) 불 휘발성 메모리 장치의 프로그램 방법
KR100562506B1 (ko) 플래시 메모리 장치 및 그것의 프로그램 방법
JP3754279B2 (ja) 不揮発性半導体メモリ装置
KR100826653B1 (ko) 낸드 플래시 메모리소자의 소거검증 방법
US8717821B2 (en) Nonvolatile memory device and method of programming the same
JP2005293813A (ja) Ｎａｎｄフラッシュメモリ素子及びその読み取り方法
JP2009026447A (ja) 選択トランジスタをプログラムするメモリ装置及びそのプログラム方法とこれを用いたメモリシステム
JP5154747B2 (ja) 読み取り特性を向上させることができる不揮発性メモリ装置の共通ソースライン制御スキーム
US20150055418A1 (en) Semiconductor memory apparatus
KR20070009848A (ko) Ｈｐｍｏｓ를 이용한 불휘발성 메모리 장치의 워드라인디코더
JP3920943B2 (ja) 不揮発性半導体記憶装置
JP4426082B2 (ja) 読出時間を短縮させる不揮発性半導体メモリ装置
KR100688494B1 (ko) 플래시 메모리 장치
JP2009117015A (ja) フラッシュメモリ装置
KR20090026502A (ko) 플래시 메모리 소자의 동작 방법
US8509019B2 (en) Voltage generation circuit and nonvolatile memory device including the same
US7558126B2 (en) Nonvolatile semiconductor memory device
KR20080076006A (ko) 비트라인 선택 전압 발생부 및 이를 이용한 불휘발성메모리 장치의 독출 방법
KR101150432B1 (ko) 반도체 메모리 장치 및 그 동작 방법
JP2009295221A (ja) 半導体記憶装置
JP2009099244A (ja) 不揮発性メモリ装置
KR100943139B1 (ko) 불휘발성 메모리 장치의 비트라인 센싱전압 공급부
JP5081755B2 (ja) 不揮発性半導体記憶装置とその読み出し方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150831

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180831

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190830

Year of fee payment: 15