JP2005293813A - Ｎａｎｄフラッシュメモリ素子及びその読み取り方法 - Google Patents

Ｎａｎｄフラッシュメモリ素子及びその読み取り方法 Download PDF

Info

Publication number
JP2005293813A
JP2005293813A JP2004192821A JP2004192821A JP2005293813A JP 2005293813 A JP2005293813 A JP 2005293813A JP 2004192821 A JP2004192821 A JP 2004192821A JP 2004192821 A JP2004192821 A JP 2004192821A JP 2005293813 A JP2005293813 A JP 2005293813A
Authority
JP
Japan
Prior art keywords
local
signal
source
voltage
string
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004192821A
Other languages
English (en)
Inventor
Hee Youl Lee
煕 烈 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2005293813A publication Critical patent/JP2005293813A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits

Abstract

【課題】ＮＡＮＤフラッシュメモリ素子及びその読み取り方法を提供すること。【解決手段】 本発明は、ローカルストリング選択信号によって複数のビットライン信号を伝送するストリング選択部と、ローカルソース選択信号によって共通ソースライン信号を伝送するソース選択部と、複数のビットライン信号、共通ソースライン信号及び複数のローカルワードライン信号によって所定のデータを格納するセルストリング部とを含むセルブロックと、動作信号によってグローバルストリング選択信号、グローバルソース選択信号及び複数のグローバルワードライン信号をそれぞれ前記ローカルストリング選択信号、前記ローカルソース選択信号及び前記複数のローカルワードライン信号に伝送するＸデコーダ部と、所定の制御信号によって前記ローカルストリング選択信号及び前記ローカルソース選択信号に接地電源信号を印加するスイッチ部とを備える。
【選択図】図２

Description

本発明は、ＮＡＮＤフラッシュメモリ素子及びその読み取り方法に関し、特に、素子の漏れ電流を減少させることのできるＮＡＮＤフラッシュメモリ素子に関する。
ＮＡＮＤ型フラッシュ素子は、ドレイン選択トランジスタとソース選択トランジスタとの間に１６個または３２個単位でセルがストリング(Ｓｔｒｉｎｇ)形態で直列接続している。同一ワードラインを共有しているセルストリングをグループ化して一つのブロックと定義する。
ブロックに印加される電圧の状態によって、読み出し動作のために選択されたブロックと選択されないブロックとに分けられる。
まず、読み出し動作時選択されたブロックに印加される電圧状態を述べると、Ｘデコーダを介して選択されたワードラインには０Ｖを印加し、パスワードライン、ドレイン選択トランジスタ及びソース選択トランジスタには４.５Ｖの電圧を印加する。共通ソースラインとバルクとには０Ｖを印加し、ビットラインには１Ｖの電圧を印加する。
次に、選択されないブロックを述べると、Ｘデコーダを介して全体ワードライン、ドレイン選択トランジスタ及びソース選択トランジスタをフローティングさせる。ソース選択トランジスタは、選択されたブロックと選択されないブロックとが電気的に接続されている。選択されないブロックのソース選択トランジスタには４.５Ｖの電圧が印加されることができる。共通ソースライン、バルク及びビットラインに印加される電圧状態は選択されたブロックと同じである。
このような電圧印加時、選択されないブロックのドレイン選択トランジスタ及びソース選択トランジスタにより発生した漏れ電流により素子の動作に悪影響を及ぼしている。一般にストリング単位のＮＡＮＤアレイは根本的なオン電流(Ｏｎ-Ｃｕｒｒｅｎｔ)が２００ないし４００ｎＡ程度で非常に小さい。短いセンシングタイム(Ｓｅｎｓｉｎｇ Ｔｉｍｅ）を持っていくためには、選択されないブロックの漏れ電流が漏れないように制御しなければならない。
また、ＮＡＮＤフラッシュセルは接合漏れ(Ｊｕｎｃｔｉｏｎ Ｌｅａｋａｇｅ)によるプログラムディスターブ(Ｐｒｏｇｒａｍ Ｄｉｓｔｕｒｂ)発生を防止するため、８Ｖ電圧において数pAの漏れ電流だけを許容する。したがって、ゲート長さが０.１umのセルと０.１８umの選択トランジスタにもディップ接合(ＤｅｅｐＪｕｎｃｔｉｏｎ)構造を形成しなければならない。これにより接合部と接合部(Ｊｕｎｃｔｉｏｎ Ｔｏ Ｊｕｎｃｔｉｏｎ)との間の漏れ、すなわち、パンチスルー(Ｐｕｎｃｈ-Ｔｈｏｒｏｕｇｈ)に弱い問題が発生する。
したがって、本発明は上述した問題点に鑑みてなされたものであって、その目的とするところは、読み出し動作時選択トランジスタのソースサイド抵抗を大きくして漏れ電流を減少させることのできるＮＡＮＤフラッシュメモリ素子及びその読み出し方法を提供する。
本発明に係るローカルストリング選択信号によって複数のビットライン信号を伝送するストリング選択部と、ローカルソース選択信号によって共通ソースライン信号を伝送するソース選択部と、複数のビットライン信号、共通ソースライン信号及び複数のローカルワードライン信号によって所定のデータを格納するセルストリング部とを含むセルブロックと、動作信号によってグローバルストリング選択信号、グローバルソース選択信号及び複数のグローバルワードライン信号をそれぞれ前記ローカルストリング選択信号、前記ローカルソース選択信号及び前記複数のローカルワードライン信号に伝送するＸデコーダ部と、所定の制御信号によって前記ローカルストリング選択信号及び前記ローカルソース選択信号に接地電源信号を印加するスイッチ部とを備えるＮＡＮＤフラッシュメモリ素子を提供する。
また、複数のビットラインに接続された複数のストリング選択トランジスタと共通ソースラインに接続された複数のソース選択トランジスタとの間に直列接続された複数のセルストリングと、前記複数のストリング選択トランジスタのゲート端子に接続されたローカルストリング選択ラインと、前記複数のソース選択トランジスタのゲート端子に接続されたローカルソース選択ライン及び前記セルストリング内のセル各々のゲート端子に接続された複数のローカルワードラインとを含む複数のセルブロックと、それぞれ動作電圧によって駆動しグローバルストリング選択ラインと前記ローカルストリング選択ラインとに接続されたストリング伝送トランジスタと、グローバルソース選択ラインと前記ローカルソース選択ラインとに接続されたソース伝送トランジスタ、複数のグローバルワードラインと前記複数のローカルワードラインとに接続された複数のワードライン伝送トランジスタとを含むＸデコーダ部と、それぞれ制御電圧によって駆動し接地電源と前記ローカルストリング選択ラインとに接続されたストリング放電トランジスタと、接地電源と前記ローカルソース選択ラインとに接続されたソース放電トランジスタとを含むスイッチ部と、読み出し動作信号によって前記ビットラインに検出電圧を印加し、前記検出電圧の状態によってセルのプログラム及び消去状態を判断するページバッファ部とを備えるＮＡＮＤフラッシュメモリ素子において、前記Ｘデコーダ部にグローバルストリング選択電圧、グローバルソース選択電圧及び選択されない複数のワードラインにはパス電圧を印加し、選択されたワードラインには読み出し電圧を印加し、選択された前記セルブロックと接続された前記Ｘデコーダ部にロジックハイの動作電圧を印加し、選択されない前記セルブロックと接続された前記Ｘデコーダ部にロジックローの動作電圧を印加するステップと、選択された前記セルブロックと接続された前記スイッチ部にロジックローの制御電圧を印加し、選択されない前記セルブロックと接続された前記スイッチ部にロジックハイの制御電圧を印加するステップと、前記共通ソースラインとバルクとに接地電圧を印加し、前記ページバッファを介して選択された前記ビットラインに検出電圧を印加した後、前記検出電圧の変化をセンシングするステップとを備えることを特徴とするＮＡＮＤフラッシュメモリ素子の読み取り方法を提供する。
上述したように、本発明は読み出し動作時、選択されないセルブロックのストリング選択のためのトランジスタとソース選択のためのトランジスタとに接地電源を印加することによって、ドレイン選択ラインの抵抗を増加させてバックバイアス効果による漏れ電流を防止できる。
また、ビットライン漏れ電流が減少してプログラムされたセルと消去されたセルとの間のオン/オフ電流比が増加することになって、素子のセンシングタイムが減少し、リ―ドトリップレンジが増加してデータ保損力及び読み出しディスターブによるしきい電圧変化を防止できる。
また、しきい電圧変化に対するマージンを増加させることができ、ページバッファ変化(Ｐａｇｅ Ｂｕｆｆｅｒ Ｖａｒｉａｔｉｏｎ)に対するマージンを増加させることができる。
また、セルブロック間のソース選択トランジスタ各々を分離してソース選択ラインに独立的な電圧を印加することもでき、隣接したセルブロック間のソース選択トランジスタを電気的に接続してソース放電トランジスタの数字を低減できる。
以下、添付した図面を参照して本発明の実施の形態をさらに詳細に説明する。
複数のフラッシュセルがストリング形態で構成されたセルストリングのようなワードラインを共有しているストリングをグループ化して一つのブロックで構成した。このようなブロックを構成している各々のストリングは、グローバルビットラインに１０２４、２０４８のような２の倍数単位で並列接続している。また、ブロック配列は、選択トランジスタを基準としてミラー(Ｍｉｒｒｏｒ)構造で形成されているため、選択トランジスタのストリングアウトサイド接合部(Ｏｕｔ-Ｓｉｄｅ Ｊｕｎｃｔｉｏｎ）を隣接したブロックの選択トランジスタと共有している。
高度な集積化のため、データ入出力パスであるビットラインと接続したストリング選択トランジスタには、その構成上ブロックと別にストリング選択トランジスタゲートバイアスを印加することが効果的である。また、共通ソースラインと接続したソース選択トランジスタは隣接したソース選択トランジスタとゲートバイアス(Ｇａｔｅ Ｂｉａｓ)とを共有したり、別のゲートバイアスを印加されることが好ましい。
ＮＡＮＤフラッシュ素子の読み取り動作時、あらゆるブロックはソースラインには０Ｖを印加し、ビットラインには最大１.３Ｖ程度の電圧を印加する。この場合、ビットラインによる漏れ電流をほぼ無視できるが、ストリング選択トランジスタあるいはソース選択トランジスタのソース/ドレイン間漏れ電流は無視できない程度となる。また、ビットラインには１０２４個のストリングが並列接続しているため、漏れ電流は１０２４倍に増幅されて流れるようになる。
図１は、選択されないブロックのストリング選択トランジスタには０Ｖのゲート電圧を印加し、ソース選択トランジスタはフローティングさせた状態の概念図である。
図１を参照すれば、セルの読み取り動作時選択されないブロックのストリング選択トランジスタＴ１にだけ０Ｖのゲート電圧を印加し、ソース選択トランジスタＴ１０とセルストリングのゲートをフローティングさせる場合は次の通りである。セルストリング内のセルが消去された状態であれば、大部分のセルが-７ないし-９Ｖ程度のしきい電圧(Ｖｔ=-９）を有する。この場合、フローティングゲートはポジティブチャージングされている。したがって、容量性カップリング(ＣａｐａｃｉｔｉｖｅＣｏｕｐｌｉｎｇ）を考慮すれば、フローティングゲートの電位(Ｐｏｔｅｎｔｉａｌ）が４.０ないし５.０Ｖ程度となって、セルのワードラインがフローティングされていても事実上セルが完全にターンオンされた状態となる。
また、ソース選択トランジスタＴ１０も隣接したセル、ソースライン及び半導体基板間の容量性カップリングにより約０.４ないし０.５Ｖ程度の電位を持つようになる。これによりソース選択トランジスタはほぼターンオンされた状態となる。
上述したことにより、ストリング選択トランジスタＴ１のソースサイドであるソース選択トランジスタＴ１０からセルストリング全体までの直列抵抗が大きく減少するので漏れ電流が流れるようになる。したがって、セルのターンオン状態を防止できなくても、ソース選択トランジスタのほぼターンオンされた状態のみを予防できれば、ストリング選択トランジスタのソースサイド抵抗を増加させてストリング単位の漏れ電流を減少させることができる。
これに関し素子の構成とそれにともなう素子の読み取り動作に関し図面を参照して詳細に説明する。
図２は、本発明に係るＮＡＮＤフラッシュメモリ素子の回路図である。
図２を参照すれば、本発明のＮＡＮＤフラッシュメモリ素子はローカルストリング選択信号ＤＳＬによって複数のビットライン信号ＢＬを伝送するストリング選択部１２０と、ローカルソース選択信号ＳＳＬによって共通ソースライン信号ＳＬを伝送するソース選択部１３０と、複数のビットライン信号ＢＬ、共通ソースライン信号ＳＬ及び複数のローカルワードライン信号ＷＬＯないしＷＬｎによって所定のデータを格納するセルストリング部１１０を含むセルブロック１００と、動作信号ＢＬＫＷＬによってグローバルストリング選択信号ＧＤＳＬ、グローバルソース選択信号ＧＳＳＬ及び複数のグローバルワードライン信号ＧＷＬないしＧＷＬｎをそれぞれローカルストリング選択信号ＤＳＬ、ローカルソース選択信号ＳＳＬ及び複数のローカルワードライン信号ＷＬ０ないしＷＬｎに伝送するＸデコーダ部２００と、所定の制御信号ＣＳによってローカルストリング選択信号ＤＳＬ及びローカルソース選択信号ＳＳＬに接地電源信号を印加するスイッチ部３００とを備える。
読み出し動作信号(図示せず)によって前記ビットラインＢＬに検出電圧を印加し、前記検出電圧の状態によってセルのプログラム及び消去状態をセンシングするページバッファ部(図示せず)をさらに備えることができる。
セルブロック１００のストリング選択部１２０は、複数のビットラインＢＬにそれぞれ接続されローカルストリング選択信号ＳＳＬによってビットラインＢＬ信号を伝送する複数のストリング選択トランジスタＴ１ないしＴｎを備える。ソース選択部１３０は、共通ソースラインＳＬに接続されローカルソース選択信号ＳＳＬによって共通ソースラインＳＬ信号を伝送する複数のソース選択トランジスタＴ１００ないしＴｍを備える。
セルストリング部は直列接続された複数のセルが複数のストリング選択トランジスタＴ１ないしＴｎと複数のソース選択トランジスタＴ１００ないしＴｍとの間にそれぞれ接続された複数のセルストリングを含み、複数のセルストリング内の同一位置にあるセルのゲート各々にローカルワードラインＷＬが接続され複数のビットライン信号ＢＬ、共通ソースライン信号ＳＳＬ及び複数のローカルワードライン信号ＷＬ０ないしＷＬｎによって所定のデータを格納したり消去する。
Ｘデコーダ部２００は、動作信号ＢＬＫＷＬによってそれぞれグローバルストリング選択信号ＧＤＳＬをローカルストリング選択信号ＧＳＬに伝送するストリング伝送トランジスタ２１０と、グローバルソース選択信号ＧＳＳＬをローカルソース選択信号ＳＳＬに伝送するソース伝送トランジスタ２３０と、複数のグローバルワードライン信号ＧＷＬ０ないしＧＷＬｍを複数のローカルワードライン信号ＷＬ０ないしＷＬｎに伝送する複数のワードライン伝送トランジスタ２２０とを備える。
スイッチ部３００は、制御信号ＣＳによってそれぞれローカルストリング選択信号ＤＳＬに接地電源を伝送するストリング放電トランジスタ３１０と、ローカルソース選択信号ＳＳＬに接地電源を伝送するソース放電トランジスタ３２０とを備える。
この場合、隣接した前記セルブロック１００ａと１００ｂの前記ソース選択部１３０ａと１３０ｂに同じ前記ローカルソース選択信号ＳＳＬが印加されるように、隣接した前記セルブロック間１００ａと１００ｂの前記ソース選択部１３０ａと１３０ｂを電気的に接続したり、隣接した前記セルブロック１００ａと１００ｂの前記ソース選択部１３０ａと１３０ｂにそれぞれ独立された前記ローカルソース選択信号ＳＳＬが印加されるように、隣接した前記セルブロック間１００ａと１００ｂの前記ソース選択部１３０ａと１３０ｂを電気的に分離することができる。また、２個以上のソース選択部１３０に同じローカルソース選択信号ＳＳＬが印加されるように、ソース選択部１３０を電気的に接続できる。
複数のストリング選択トランジスタＴ１ないしＴｎと複数のソース選択トランジスタＴ１００ないしＴｍとは、ＮＭＯＳトランジスタを使用することが好ましい。複数のストリング選択トランジスタＴ１ないしＴｎと複数のソース選択トランジスタＴ１００ないしＴｍのうち、最初のトランジスタＴ１及びＴ１００らの間に複数のセルストリングのうち最初のセルストリングが接続される。複数のセルストリングのうち、最初のセルらは最初のワードライン信号ＷＬ０によって動作する。セルストリング１１０に１６の２の倍数個数ぐらいのセルが直列接続されることが好ましい。
ストリング伝送トランジスタ２１０、ソース伝送トランジスタ２３０と複数のワードライン伝送トランジスタ２２０として、１ないし２５Ｖの電圧でも動作が可能な高電圧ＮＭＯＳトランジスタを使用することが好ましい。すなわち、２０Ｖ以上の接合ブレークダウン電圧を有するトランジスタを使用することが効果的である。また、上述したトランジスタとしてイオンが注入されない半導体基板上に形成されるネガティブ高電圧トランジスタを使用することが好ましい。
ストリング放電トランジスタ３１０とソース放電トランジスタ３２０として、高電圧ＮＭＯＳトランジスタまたは一般ＮＭＯＳトランジスタを使用することが好ましい。
本発明のＮＡＮＤフラッシュ素子においては、１０２４の２の倍数個数ぐらいのセルブロック１００が位置していることが好ましい。また、上述したように少なくとも２個以上のソース選択トランジスタ間のゲート端子を一つのラインで接続することもでき、それぞれ分離されたラインで接続することもできる。ゲート端子を一つのラインで接続する場合、ソース放電トランジスタの数字を減らすことができ、それぞれ分離されたラインで接続する場合、独立的な電圧を印加できる。
上述した構成を有する本発明において、選択されたセルブロック内の所定のセル内のデータを読み出すための過程を説明すれば次の通りである。この場合、選択されたセルブロックを図２の１００aとし、選択されないセルブロックを図１の１００bとして説明する。
複数のビットラインＢＬ０ないしＢＬｎに接続された複数のストリング選択トランジスタＴ１ないしＴｎと共通ソースラインＳＬに接続された複数のソース選択トランジスタＴ１００ないしＴｍとの間に直列接続された複数のセルストリング１１０、前記複数のストリング選択トランジスタＴ１ないしＴｎのゲート端子に接続されたローカルストリング選択ラインＤＳＬ、前記複数のソース選択トランジスタＴ１００ないしＴｍのゲート端子に接続されたローカルソース選択ラインＳＳＬ及び前記セルストリング１１０内のセル各々のゲート端子に接続された複数のワードラインＷＬ０ないしＷＬｎを含む複数のセルブロック１００と、それぞれ動作電圧ＢＬＫＷＬによって駆動しグローバルストリング選択ラインＧＤＳＬとローカルストリング選択ラインＤＳＬとに接続されたストリング伝送トランジスタ２１０、グローバルソース選択ラインＧＳＳＬとローカルソース選択ラインＳＳＬとに接続されたソース伝送トランジスタ２３０及び複数のグローバルワードラインＧＷＬ０ないしＧＷＬｎと複数のローカルワードラインＷＬ０ないしＷＬｎとに接続された複数のワードライン伝送トランジスタ２２０を含むＸデコーダ部２００と、それぞれ制御電圧ＣＳによって駆動し接地電源とローカルストリング選択ラインＤＳＬとに接続されたストリング放電トランジスタ３１０と、接地電源とローカルソース選択ラインＳＳＬとに接続されたソース放電トランジスタＳＳＬを含むスイッチ部３００と、読み出し動作信号(図示せず)によって前記ビットラインＢＬに検出電圧を印加し、前記検出電圧の状態によってセルのプログラム及び消去状態をセンシングするページバッファ部(図示せず)を含むＮＡＮＤフラッシュメモリ素子において、Ｘデコーダ部２００にグローバルストリング選択電圧、グローバルソース選択電圧、選択されない複数のワードラインにはパス電圧を印加し、選択されたワードラインには読み出し電圧を印加し、選択されたセルブロック１００ａと接続されたＸデコーダ部２００ａとにロジックハイの動作電圧ＢＬＫＷＬａを印加し、選択されないセルブロック１００ｂと接続されたＸデコーダ部２００ｂとにロジックローの動作電圧ＢＬＫＷＬｂを印加する。
選択されたセルブロック１００ａと接続されたスイッチ部３００ａとにロジックローの制御電圧ＣＳａを印加し、選択されないセルブロック１００ｂと接続されたスイッチ部３００ｂにロジックハイの制御電圧ＣＳｂを印加する。
共通ソースラインＳＬとバルク(図示せず)に接地電圧を印加する。ページバッファを介して選択されたビットラインに検出電圧を印加した後、検出電圧の変化をセンシングする。
本実施の形態では上述した電圧の印加順序は素子の読み取り方法によって多様に変更できる。すなわち、スイッチ部３００に制御電圧を先に印加した後、Ｘデコーダ２００に所定の電圧を印加することもできる。
グローバルストリング選択電圧、グローバルソース選択電圧及びパス電圧として４.０ないし５.０Ｖの電圧を使用することが好ましい。読み出し電圧として接地電圧を使用することが好ましい。
選択されたセルブロック１００ａと接続されたＸデコーダ部２００aとにロジックハイの動作電圧ＢＬＫＷＬａとして４.０Ｖ+２Ｖｔないし５.０Ｖ+２Ｖｔだけの電圧を使用することが好ましく、選択されないセルブロック１００ｂと接続されたＸデコーダ部２００ｂにロジックローの動作電圧ＢＬＫＷＬｂとして接地電圧を使用することが好ましい。上記のＶｔはＸデコーダ部２００内のトランジスタ等のしきい電圧を意味する。
検出電圧としては０.８ないし１.５Ｖの電圧を使用することが好ましい。
以下、上述した説明に基づきＮＡＮＤフラッシュ素子の読み出し動作時に印加される電圧を表に整理すれば次の通りである。
表１は、本発明に係るＮＡＮＤフラッシュメモリ素子に印加される電圧を示した表である。
Figure 2005293813
表１を参照し本発明の読み出し動作を具体的に説明すれば次の通りである。
外部のアドレス入力を介して読み出すためのセルを選択(ワードラインとビットライン選択)し、これに伴い選択されたセルが位置しているセルブロックを選択されたセルブロック１００ａと定義する。
Ｘデコーダ部２００のグローバルストリング選択ラインＧＤＳＬ、グローバルソース選択ラインＧＳＳＬ及び選択されないグローバルワードラインＧＷＬに各々４.５Ｖのグローバルストリング選択電圧、グローバルソース選択電圧及びパス電圧を印加し、選択されたグローバルワードラインＧＷＬには０Ｖの電圧を印加する。
選択されたセルブロック１００ａと接続されたＸデコーダ部２００ａには４.５＋２Ｖｔの動作電圧ＢＬＫＷＬａを印加し、選択されないセルブロック１００ｂと接続されたＸデコーダ部２００ｂには０Ｖの動作電圧ＢＬＫＷＬｂを印加する。選択されたセルブロック１００ａと接続されたスイッチ部３００ａに０Ｖの電圧を印加し、選択されないセルブロック１００ｂと接続されたスイッチ部３００ｂに電源電圧Ｖｃｃを印加する。
これにより、選択されたセルブロック１００ａのローカルストリング選択ラインＤＳＬ,ローカルソース選択ラインＳＳＬ及び選択されないローカルワードラインＷＬには各々４.５Ｖのローカルストリング選択電圧、ローカルソース選択電圧及びパス電圧が印加され、選択されたローカルワードラインＷＬには０Ｖの電圧が印加される。一方、選択されないセルブロック１００ｂのあらゆるローカルワードラインＷＬはフローティングされ、ローカルストリング選択ラインＤＳＬとローカルソース選択ラインＳＳＬとには０Ｖの電圧が印加される。
共通ソースラインＳＬとバルクに０Ｖの電圧を印加し、ビットラインＢＬに接続されているページバッファを介して選択されたビットラインに１Ｖの検出電圧を印加する。所定時間後にビットラインＢＬに印加された１Ｖの検出電圧の変化をページバッファが判断してセルのデータを検出する。これはセルのプログラムまたは消去されている状態のしきい電圧差によってビットラインに充電されている検出電圧が放電されたり、その状態を維持するようになる。
これによりプログラムセルを読み出す場合、ビットラインの漏れ電流が減少するようになって、プログラムされたセルと消去されたセルとの間のオン/オフ電流比が増加するようになる。したがって、素子のセンシングタイム(Ｓｅｎｓｉｎｇ Ｔｉｍｅ）が減少するようになり、リ―ドトリップレンジ(ＲｅａｄＴｒｉｐ Ｒａｎｇｅ)が増加してデータ保存力(Ｄａｔａ Ｒｅｔｅｎｔｉｏｎ)及び読み出しディスターブ(Ｒｅａｄ Ｄｉｓｔｕｒｂ)によるしきい電圧変化を防止できる。すなわち、しきい電圧変化に対するマージンを増加させることができる。また、２Ｋバイトであるページバッファ変化(ＰａｇｅＢｕｆｆｅｒ Ｖａｒｉａｔｉｏｎ)に対するマージンを増加させることができる。
図３及び図４は、本発明に係るＮＡＮＤフラッシュメモリ素子の漏れ電流を測定したグラフである。
図３は、テストパターンにおいてセルのしきい電圧が約-５Ｖの場合、ソース選択ラインをフローティングノードで維持した場合と、０Ｖに維持した場合の漏れ電流をモニタした結果である。ソース選択ラインとこれと隣接したワードラインの容量性カップリング比(ＣａｐａｃｉｔｉｖｅＣｏｕｐｌｉｎｇ ＲａｔＩＯ)が小さくて誘起されたポテンシャルが０.２ないし０.３Ｖ程度にも関わらず、２ないし３倍程度の漏れ電流差を示している。すなわち、ソース選択ラインをフローティングさせた場合より強制的に０Ｖを印加した場合が漏れ電流が減少することが分かる。
図４Ａは、ソース選択ラインを０Ｖにした場合の漏れ電流をモニタした結果であり、図４Ｂは、従来１０２４ブロックの５１２Ｍ製品においてソース選択ラインをフローティングで維持した場合の漏れ電流をモニタした結果である。図４Ａないし図４Ｂに比べて漏れ電流が減少することはもちろん、漏れ電流が均一であることがわかる。すなわち、図４Ａが図４Ｂに比べて約１/４水準に漏れ電流が減少した。
尚、本発明は、上記した本実施の形態に限られるものではなく、本発明の技術的思想から逸脱しない範囲内で多様に変更して実施することが可能である。
選択されないブロックのストリング選択トランジスタには０Ｖのゲート電圧を印加し、ソース選択トランジスタはフローティングさせた状態の概念図である。 本発明に係るＮＡＮＤフラッシュメモリ素子の回路図である。 本発明に係るＮＡＮＤフラッシュメモリ素子の漏れ電流を測定したグラフである。 本発明に係るＮＡＮＤフラッシュメモリ素子の漏れ電流を測定したグラフである。
符号の説明
１００ セルブロック
１１０ セルストリング部
１２０ ストリング選択部
１３０ ソース選択部
２００ Ｘデコーダ部
２１０ ストリング伝送トランジスタ
２２０ ワードライン伝送トランジスタ
２３０ ソース伝送トランジスタ
３００ スイッチ部
３１０ ストリング放電トランジスタ
３２０ ソース放電トランジスタ

Claims (12)

  1. ローカルストリング選択信号によって複数のビットライン信号を伝送するストリング選択部と、ローカルソース選択信号によって共通ソースライン信号を伝送するソース選択部と、複数のビットライン信号、共通ソースライン信号及び複数のローカルワードライン信号によって所定のデータを格納するセルストリング部とを含むセルブロックと、
    動作信号によってグローバルストリング選択信号、グローバルソース選択信号及び複数のグローバルワードライン信号をそれぞれ前記ローカルストリング選択信号、前記ローカルソース選択信号及び前記複数のローカルワードライン信号に伝送するＸデコーダ部と、
    所定の制御信号によって前記ローカルストリング選択信号及び前記ローカルソース選択信号に接地電源信号を印加するスイッチ部と
    を備えることを特徴とするＮＡＮＤフラッシュメモリ素子。
  2. 前記スイッチ部は、
    前記制御信号によってそれぞれ前記ローカルストリング選択信号に接地電源を伝送するストリング放電トランジスタと、
    前記ローカルソース選択信号に接地電源を伝送するソース放電トランジスタと
    を備えることを特徴とする請求項１に記載のＮＡＮＤフラッシュメモリ素子。
  3. 選択された前記セルブロックと接続した前記スイッチ部に印加する前記制御信号はロジックローであり、選択されない前記セルブロックと接続した前記スイッチ部に印加する前記制御信号はロジックハイであることを特徴とする請求項２に記載のＮＡＮＤフラッシュメモリ素子。
  4. 読み出し動作信号によって前記ビットラインに検出電圧を印加し、前記検出電圧の状態によってセルのプログラム及び消去状態をセンシングするページバッファ部をさらに備えることを特徴とする請求項１に記載のＮＡＮＤフラッシュメモリ素子。
  5. 前記セルブロックは、
    複数のビットラインにそれぞれ接続され前記ローカルストリング選択信号によって前記ビットライン信号を伝送する複数のストリング選択トランジスタと、
    共通ソースラインに接続され前記ローカルソース選択信号によって前記共通ソースライン信号を伝送する複数のソース選択トランジスタと、
    直列接続された複数のセルが前記複数のストリング選択トランジスタと前記複数のソース選択トランジスタとの間にそれぞれ接続された複数のセルストリングを含み、複数のセルストリング内の同一位置にある前記セルのゲート各々にローカルワードラインが接続され前記複数のビットライン信号、前記共通ソースライン信号及び前記複数のローカルワードライン信号によって所定のデータを格納したり消去することを特徴とする請求項１に記載のＮＡＮＤフラッシュメモリ素子。
  6. 前記Ｘデコーダ部は、
    前記動作信号によってそれぞれ前記グローバルストリング選択信号を前記ローカルストリング選択信号に伝送するストリング伝送トランジスタと、
    前記グローバルソース選択信号を前記ローカルソース選択信号に伝送するソース伝送トランジスタと、
    前記複数のグローバルワードライン信号を前記複数のローカルワードライン信号に伝送する複数のワードライン伝送トランジスタと
    を備えることを特徴とする請求項１に記載のＮＡＮＤフラッシュメモリ素子。
  7. 少なくとも２個以上の前記セルブロックの前記ソース選択部に同じ前記ローカルソース選択信号が印加されるように、前記セルブロック間の前記ソース選択部を電気的に接続することを特徴とする請求項１に記載のＮＡＮＤフラッシュメモリ素子。
  8. 前記セルブロックの前記ソース選択部にそれぞれ独立された前記ローカルソース選択信号が印加されるように、前記セルブロックの前記ソース選択部を電気的に分離することを特徴とする請求項１に記載のＮＡＮＤフラッシュメモリ素子。
  9. 複数のビットラインに接続された複数のストリング選択トランジスタと共通ソースラインに接続された複数のソース選択トランジスタとの間に直列接続された複数のセルストリングと、前記複数のストリング選択トランジスタのゲート端子に接続されたローカルストリング選択ラインと、前記複数のソース選択トランジスタのゲート端子に接続されたローカルソース選択ライン及び前記セルストリング内のセル各々のゲート端子に接続された複数のローカルワードラインとを含む複数のセルブロックと、
    それぞれ動作電圧によって駆動しグローバルストリング選択ラインと前記ローカルストリング選択ラインとに接続されたストリング伝送トランジスタと、グローバルソース選択ラインと前記ローカルソース選択ラインとに接続されたソース伝送トランジスタ、複数のグローバルワードラインと前記複数のローカルワードラインとに接続された複数のワードライン伝送トランジスタとを含むＸデコーダ部と、
    それぞれ制御電圧によって駆動し接地電源と前記ローカルストリング選択ラインとに接続されたストリング放電トランジスタと、接地電源と前記ローカルソース選択ラインとに接続されたソース放電トランジスタとを含むスイッチ部と、
    読み出し動作信号によって前記ビットラインに検出電圧を印加し、前記検出電圧の状態によってセルのプログラム及び消去状態を判断するページバッファ部と
    を備えるＮＡＮＤフラッシュメモリ素子の読み取り方法において、
    前記Ｘデコーダ部にグローバルストリング選択電圧、グローバルソース選択電圧及び選択されない複数のワードラインにはパス電圧を印加し、選択されたワードラインには読み出し電圧を印加し、選択された前記セルブロックと接続された前記Ｘデコーダ部にロジックハイの動作電圧を印加し、選択されない前記セルブロックと接続された前記Ｘデコーダ部にロジックローの動作電圧を印加するステップと、
    選択された前記セルブロックと接続された前記スイッチ部にロジックローの制御電圧を印加し、選択されない前記セルブロックと接続された前記スイッチ部にロジックハイの制御電圧を印加するステップと、
    前記共通ソースラインとバルクとに接地電圧を印加し、前記ページバッファを介して選択された前記ビットラインに検出電圧を印加した後、前記検出電圧の変化をセンシングするステップと
    を備えることを特徴とするＮＡＮＤフラッシュメモリ素子の読み取り方法。
  10. 前記グローバルストリング選択電圧、前記グローバルソース選択電圧及び前記パス電圧として４.０ないし５.０Ｖの電圧を使用し、前記読み出し電圧として接地電圧を使用することを特徴とする請求項９に記載のＮＡＮＤフラッシュメモリ素子の読み取り方法。
  11. 選択された前記セルブロックと接続された前記Ｘデコーダ部に印加されるロジックハイの動作電圧として４.０Ｖ+２Ｖｔないし５.０Ｖ+２Ｖｔ電圧を使用し、選択されない前記セルブロックと接続された前記Ｘデコーダ部に印加されるロジックローの動作電圧として接地電圧を使用することを特徴とする請求項９に記載のＮＡＮＤフラッシュメモリ素子の読み取り方法。
  12. 前記選択されたセルブロックと接続した前記スイッチ部に印加する前記制御電圧はロジックローであり、前記選択されないセルブロックと接続した前記スイッチ部に印加する前記制御電圧はロジックハイであることを特徴とする請求項９に記載のＮＡＮＤフラッシュメモリ素子の読み取り方法。
JP2004192821A 2004-04-01 2004-06-30 Ｎａｎｄフラッシュメモリ素子及びその読み取り方法 Pending JP2005293813A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040022677A KR100559716B1 (ko) 2004-04-01 2004-04-01 낸드 플래시 메모리 소자 및 이의 독출 방법

Publications (1)

Publication Number Publication Date
JP2005293813A true JP2005293813A (ja) 2005-10-20

Family

ID=35034188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004192821A Pending JP2005293813A (ja) 2004-04-01 2004-06-30 Ｎａｎｄフラッシュメモリ素子及びその読み取り方法

Country Status (6)

Country Link
US (1) US7035143B2 (ja)
JP (1) JP2005293813A (ja)
KR (1) KR100559716B1 (ja)
CN (1) CN1677569B (ja)
DE (1) DE102004030931A1 (ja)
TW (1) TWI264727B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009043394A (ja) * 2007-08-06 2009-02-26 Hynix Semiconductor Inc ブロックデコーダ及びこれを含む半導体メモリ素子

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3999900B2 (ja) * 1998-09-10 2007-10-31 株式会社東芝 不揮発性半導体メモリ
KR100671625B1 (ko) * 2004-12-28 2007-01-19 주식회사 하이닉스반도체 블록 사이즈를 변경할 수 있는 난드 플래시 메모리 장치
KR100612569B1 (ko) * 2005-03-10 2006-08-11 주식회사 하이닉스반도체 향상된 프리-프로그램 기능을 가지는 플래쉬 메모리 장치및 그 프리-프로그램 동작 제어방법
US7499326B2 (en) * 2006-04-12 2009-03-03 Sandisk Corporation Apparatus for reducing the impact of program disturb
US7684243B2 (en) 2006-08-31 2010-03-23 Micron Technology, Inc. Reducing read failure in a memory device
KR100827695B1 (ko) * 2006-11-03 2008-05-07 삼성전자주식회사 연약 셀을 표식자로서 활용하는 불휘발성 반도체 메모리장치
KR100811278B1 (ko) * 2006-12-29 2008-03-07 주식회사 하이닉스반도체 셀프 부스팅을 이용한 낸드 플래시 메모리소자의 읽기 방법
US7778086B2 (en) * 2007-01-25 2010-08-17 Micron Technology, Inc. Erase operation control sequencing apparatus, systems, and methods
US7656740B2 (en) * 2007-02-05 2010-02-02 Micron Technology, Inc. Wordline voltage transfer apparatus, systems, and methods
KR100865821B1 (ko) * 2007-03-14 2008-10-28 주식회사 하이닉스반도체 불휘발성 메모리 장치의 독출 방법
JP5057850B2 (ja) * 2007-06-04 2012-10-24 東芝メモリシステムズ株式会社 半導体装置
KR101411976B1 (ko) 2007-07-09 2014-06-27 삼성전자주식회사 플래시 메모리 시스템 및 그것의 에러 정정 방법
KR100976694B1 (ko) * 2007-07-25 2010-08-18 주식회사 하이닉스반도체 불휘발성 메모리 장치의 블록 디코더
US7701761B2 (en) * 2007-12-20 2010-04-20 Sandisk Corporation Read, verify word line reference voltage to track source level
JP2009206492A (ja) * 2008-01-31 2009-09-10 Toshiba Corp 半導体装置
KR101458792B1 (ko) 2008-02-11 2014-11-10 삼성전자주식회사 플래시 메모리 장치
KR100965066B1 (ko) * 2008-03-28 2010-06-21 주식회사 하이닉스반도체 플래시 메모리 소자 및 그 블록 선택 회로
KR101411499B1 (ko) 2008-05-19 2014-07-01 삼성전자주식회사 가변 저항 메모리 장치 및 그것의 관리 방법
US7889572B2 (en) * 2008-09-04 2011-02-15 Macronix International Co., Ltd. Memory with high reading performance and reading method thereof
US8164134B2 (en) 2009-06-09 2012-04-24 Samsung Electronics Co., Ltd. Semiconductor device
JP2011040706A (ja) * 2009-07-15 2011-02-24 Toshiba Corp 不揮発性半導体記憶装置
US8837221B2 (en) * 2010-09-03 2014-09-16 Aplus Flash Technology, Inc. Write bias condition for 2T-string NOR flash cell
WO2012084751A1 (en) * 2010-12-23 2012-06-28 Imec Vertical memory devices
US8614918B2 (en) 2011-05-02 2013-12-24 Micron Technology, Inc. Memory apparatus and methods
JP2014063556A (ja) 2012-09-24 2014-04-10 Toshiba Corp 不揮発性半導体記憶装置
KR102127416B1 (ko) 2013-06-27 2020-06-26 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 읽기 방법
KR102210520B1 (ko) * 2013-12-19 2021-02-02 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 소거 방법
CN104835528B (zh) * 2014-02-07 2018-09-11 华邦电子股份有限公司 快闪存储器装置及其数据读取方法
KR20160008875A (ko) * 2014-07-15 2016-01-25 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
KR20160094117A (ko) * 2015-01-30 2016-08-09 에스케이하이닉스 주식회사 플래시 메모리 소자
KR102424371B1 (ko) * 2016-01-19 2022-07-25 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
KR102650333B1 (ko) 2016-08-10 2024-03-25 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치를 포함하는 스토리지 장치
TWI611409B (zh) * 2016-12-08 2018-01-11 旺宏電子股份有限公司 記憶體裝置與其相關的控制方法
CN108206039B (zh) * 2016-12-19 2020-09-11 旺宏电子股份有限公司 存储器装置与其相关的控制方法
CN107507639B (zh) * 2017-07-17 2020-06-09 上海华虹宏力半导体制造有限公司 消除sonos器件字线耦合影响读余量的电路和方法
US10475510B2 (en) * 2017-12-21 2019-11-12 Macronix International Co., Ltd. Leakage compensation read method for memory device
WO2019181465A1 (ja) 2018-03-19 2019-09-26 日鉄ケミカル＆マテリアル株式会社 有機電界発光素子
CN108511021B (zh) * 2018-03-26 2020-10-27 上海华虹宏力半导体制造有限公司 一种虚拟接地闪存读取电路
US10714166B2 (en) * 2018-08-13 2020-07-14 Micron Technology, Inc. Apparatus and methods for decoding memory access addresses for access operations
KR102564605B1 (ko) * 2018-12-21 2023-08-14 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 제조 방법
KR20200132270A (ko) * 2019-05-16 2020-11-25 에스케이하이닉스 주식회사 메모리 장치, 메모리 장치를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법
CN112309476B (zh) * 2019-07-26 2023-03-10 西安格易安创集成电路有限公司 一种NAND Flash单元数据的读取方法和装置
CN112002357B (zh) * 2020-08-13 2023-09-26 长江存储科技有限责任公司 用于操作半导体器件的方法及半导体器件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3890647B2 (ja) * 1997-01-31 2007-03-07 ソニー株式会社 不揮発性半導体記憶装置
US5886923A (en) * 1997-10-27 1999-03-23 Integrated Silicon Solution Inc. Local row decoder for sector-erase fowler-nordheim tunneling based flash memory
KR100301932B1 (ko) * 1999-04-27 2001-10-29 윤종용 불 휘발성 반도체 메모리 장치
KR100418521B1 (ko) * 2001-06-11 2004-02-11 삼성전자주식회사 계층적 섹터구조를 갖는 불휘발성 반도체 메모리 장치
KR100432884B1 (ko) * 2001-08-28 2004-05-22 삼성전자주식회사 공유된 행 선택 구조를 갖는 불 휘발성 반도체 메모리 장치
KR100463199B1 (ko) * 2002-03-04 2004-12-23 삼성전자주식회사 플렉서블 리던던시 스킴을 갖는 반도체 메모리 장치
KR100502412B1 (ko) * 2002-10-23 2005-07-19 삼성전자주식회사 불 휘발성 반도체 메모리 장치 및 그것의 프로그램 방법
KR100559714B1 (ko) * 2004-04-19 2006-03-10 주식회사 하이닉스반도체 낸드 플래시 메모리 소자 및 이의 프로그램 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009043394A (ja) * 2007-08-06 2009-02-26 Hynix Semiconductor Inc ブロックデコーダ及びこれを含む半導体メモリ素子

Also Published As

Publication number Publication date
CN1677569B (zh) 2011-05-11
US20050226048A1 (en) 2005-10-13
US7035143B2 (en) 2006-04-25
KR20050097595A (ko) 2005-10-10
TW200534287A (en) 2005-10-16
KR100559716B1 (ko) 2006-03-10
DE102004030931A1 (de) 2005-10-20
CN1677569A (zh) 2005-10-05
TWI264727B (en) 2006-10-21

Similar Documents

Publication Publication Date Title
JP2005293813A (ja) Ｎａｎｄフラッシュメモリ素子及びその読み取り方法
US7161842B2 (en) Flash memory device and method of erasing flash memory cell thereof
US7212447B2 (en) NAND flash memory cell programming
KR100542701B1 (ko) 낸드 플래시 메모리 소자의 문턱전압 측정 방법
KR100515060B1 (ko) 비트 라인의 프리차지 레벨을 일정하게 유지하는 불휘발성반도체 메모리 장치
US8320184B2 (en) Method of programming nonvolatile semiconductor memory device
US6285587B1 (en) Memory cell string structure of a flash memory device
US7251161B2 (en) Semiconductor device and method of controlling said semiconductor device
JP2005310347A (ja) Ｎａｎｄフラッシュメモリ素子及びそのプログラム方法
US7898889B2 (en) Nonvolatile semiconductor memory device
KR20020046321A (ko) 불휘발성 반도체 메모리 장치의 프로그램 방법
KR20090026502A (ko) 플래시 메모리 소자의 동작 방법
KR100855962B1 (ko) 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 독출방법
KR100634456B1 (ko) 플래시 메모리 장치 및 그것의 독출 방법
JP2001093287A (ja) 不揮発性半導体記憶装置
KR20120037187A (ko) 반도체 메모리 장치 및 그의 동작 방법
KR102064514B1 (ko) 반도체 메모리 장치의 동작 방법
KR20070021370A (ko) 플래시 메모리 장치의 프로그램 방법
KR20100022228A (ko) 불휘발성 메모리 소자 및 그 동작 방법
KR100630752B1 (ko) 플래쉬 메모리 장치의 낮은 동작 전원 전압에 적합한워드라인 디코더
KR100908540B1 (ko) 낸드 플래시 메모리 장치
JP2010027141A (ja) 不揮発性半導体記憶装置とその読み出し方法
JPH10302491A (ja) 不揮発性半導体記憶装置
JP2011028845A (ja) 半導体装置および半導体装置の制御方法
KR20130097406A (ko) 비휘발성 메모리 장치, 그것의 소거 방법, 및 그것을 포함하는 메모리 시스템

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060512

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090420

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090908