JP3848064B2 - 半導体不揮発性メモリの試験方法 - Google Patents
半導体不揮発性メモリの試験方法 Download PDFInfo
- Publication number
- JP3848064B2 JP3848064B2 JP2000239055A JP2000239055A JP3848064B2 JP 3848064 B2 JP3848064 B2 JP 3848064B2 JP 2000239055 A JP2000239055 A JP 2000239055A JP 2000239055 A JP2000239055 A JP 2000239055A JP 3848064 B2 JP3848064 B2 JP 3848064B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- program
- memory cell
- program disturb
- word line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
Landscapes
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Description
【０００１】
【発明の属する技術分野】
ゲート、浮遊ゲート、ドレイン及びソースを有する単数または複数のメモリセルからなる半導体不揮発性メモリの試験方法に関し、特にプログラムディスターブストレスを印加した際のディスターブ量とディスターブマージンとを測定する試験方法に関する。
【０００２】
【従来の技術】
浮遊ゲートを有する半導体不揮発性メモリには、例えばフラッシュメモリなどがある。この半導体不揮発性メモリの一構成例を図１５に示す。図１５は、半導体不揮発性メモリの断面略図である。このメモリセルは、制御端子１１を有するゲート１、浮遊ゲート２、ドレイン端子１３を有するドレイン３及びソース端子１４を有するソース４を備えている。また、基板５と浮遊ゲート２との間には、トンネル酸化膜６が設けられている。
【０００３】
図１５に示したメモリセル２１は、浮遊ゲート２に蓄積される電荷量によって、書き込み状態と消去状態との２つの状態にすることができる。すなわち、浮遊ゲート２の電荷量が平衡またはそれに近い状態になった場合と、浮遊ゲート２に負の電荷が蓄積された場合と、において、制御端子１１に同じ大きさの正電圧を印加すると、ドレイン３とソース４との間にできるチャネル層を流れる電流には、大小の差が生じる。この時、制御端子１１に適当な電圧を選択して印加することで、ドレイン３とソース４との間を導通状態または非導通状態にすることができる。
【０００４】
例えば、チャネルが導通状態の場合におけるメモリセルのデータを「１」、チャネルが非導通状態の場合におけるメモリセルのデータを「０」と定義すると、浮遊ゲート２に蓄積される電荷量に応じて、２値のデータを保持し読み出すことができる。
【０００５】
浮遊ゲート２の電荷量が平衡またはそれに近い状態の場合に、制御端子１１に正の電圧を印加すると、ドレイン３とソース４との間に電流が流れる（導通状態）。
【０００６】
また、メモリセルのデータを「０」の状態（消去状態）にするには、例えば、制御端子１１に正の電圧を印加し、基板５、ドレイン端子１３及びソース端子１４に負の電圧を印加することで、ドレイン３とソース４との間にできたチャネル層から電子がFowler-Nordhiem トンネル現象（以下、ＦＮトンネル現象と称する。）によって、浮遊ゲート２に注入される。この状態において、制御端子１１に正の電圧を印加しても浮遊ゲート２に蓄積された負の電荷がバリアとなって、ドレイン３とソース４との間に電流は流れない（非導通状態）。
【０００７】
浮遊ゲート２に蓄積される電荷量をさらに細かく制御すれば、２値に限らず多値のデータを保持し、読み出すことが可能である。
【０００８】
メモリセルアレイは、このような複数のメモリセルによって構成されている。図１６は、メモリセルアレイの構成例を示す回路図である。メモリセルアレイ３１は、６個のメモリセル２１ａ〜２１ｆ（以下、図１６においてメモリセルの総称をメモリセル２１とする。）から構成され、各メモリセルの制御端子１１は、ワード線３２に接続されている。また、隣り合うメモリセルのドレイン端子１３及びソース端子１４はビット線３３に接続され、メモリセルアレイ３１は７本のビット線３３ａ〜３３ｇ（以下、図１６においてビット線の総称をビット線３３とする。）を備えている。
【０００９】
メモリセルアレイ３１にデータを書き込む場合には、メモリセルアレイ３１全体、またはメモリセルアレイ３１の必要な領域のみに、浮遊ゲート２に過剰な負の電荷を注入することで消去状態「０」（メモリセル２１の閾値電圧が高い状態）にしておく。そして、例えば図１６に示したように、複数のメモリセル２１の各制御端子１１が接続されたワード線３２に負の電圧−Ｖｇを印加し、データ「１」を書き込む例えばメモリセル２１ｂのドレイン端子１３に接続されたビット線３３ｃに正の電圧＋Ｖｄを印加し、データ「０」を書き込む例えばメモリセル２１ｄのドレイン端子１３’に接続されたビット線３３ｅは、フローティング状態（浮遊状態）Ｆにする（以下、図７、図１３、図１４及び図１６において、フローティング状態にするメモリセルのドレインを３’、ドレイン端子を１３’と称する。）。
【００１０】
この場合、データ「１」を書き込むメモリセルのトンネル酸化膜６には、ＦＮトンネル現象を生じるのに十分な電界が生じて、負の電荷が浮遊ゲート２からドレイン３’に移動する。一方、データ「０」を書き込むメモリセル２１のトンネル酸化膜６には、ＦＮトンネル現象を生じるのに十分な電界が生じず、負の電荷が浮遊ゲート２’（以下、負の電荷を蓄積した浮遊ゲートを２’と称する。）からドレイン３’に移動しない。従って、データに応じて浮遊ゲートに蓄積される電荷量に差が生じ、メモリセルアレイにデータが書き込まれる。
【００１１】
メモリセルアレイを構成する複数のメモリセルの特性は、製造ばらつきなどの原因により、均一ではない。したがって、メモリセルの書き込み時（プログラム動作時）にメモリセルの特性に合わせて、プログラムパルスを制御する必要が生じる。
【００１２】
この作業は、例えば、格子状に配置された複数のワード線及びビット線を備えたメモリセルアレイにおいて、ワード線毎にプログラムを実施する場合、プログラムを行うワード線に複数のパルス（パルス列）を印加し、各プログラムパルス列の印加後にメモリセルの閾値を測定する（ベリファイと称する。）。そして、その次のプログラムパルスを印加する時に、所定の閾値に達したメモリセルに接続されたビット線をフローティング状態にし、所定の閾値に達していないメモリセルに接続されたビット線には、さらに絶対値の大きい電圧を印加することにより、浮遊ゲートに注入される電荷量を制御して、各メモリセルの閾値をあるばらつき範囲にまで揃えるという操作によって行われる。
【００１３】
この操作では、前述の通り、データ「０」を書き込むメモリセルの制御端子にはワード線に負の電圧−Ｖｇが電圧ストレスとして印加されている。同時にプログラムされる同じワード線に接続されたメモリセルの特性のばらつきが大きい場合、たとえ、ドレイン端子に接続されたビット線はフローティング状態であっても、ＦＮトンネル現象が生じて、メモリセルによっては負の電荷が浮遊ゲートからドレインに移動するため、データが「０」から「１」になることがある。このように、メモリセルが受けるディスターブは、メモリセルの閾値電圧の低下として現れる。
【００１４】
一連のプログラムパルス列は、プログラムアルゴリズムによって形成される。このアルゴリズムにおいては、同時にプログラムする複数のメモリセルの中で、最も長くプログラムに要するメモリセルへの書き込み時間、または、プログラムが完了する最後のパルスステップにおいて、最もディスターブを受ける消去状態であるべきメモリセルがプログラムされない（所定の閾値電圧より低くならない）ということを考慮しておく必要がある。
【００１５】
したがって、メモリセルアレイを構成する各メモリセルのディスターブ量を測定すること、さらに、そのプログラムアルゴリズムがどの程度余裕を持っているかを示す指標であるディスターブマージンを測定することは、プログラムアルゴリズムを構成する上で非常に重要である。さらに、これらは、製品を出荷する際の判定基準として利用もできる。
【００１６】
また、メモリセルのプログラム時におけるディスターブ量であるプログラムディスターブ量及びそのマージンを試験することは、フラッシュメモリの種類に係わらず本質的に必要なことである。すなわち、書き込み電圧の極性などを最適化することで、フラッシュメモリの種類、例えば、ＮＯＲ型、ＮＡＮＤ型、ＤＩＮＯＲ型、または、バーチャルグランドＮＯＲ型などによらず適用可能である。以下に、従来のメモリセル試験方法であるプログラムディスターブの評価方法を例示する。
【００１７】
（試験方法１）ごく一般的なプログラムディスターブの評価は、消去状態の複数のメモリセルに対して、仕様などで定められたプログラムストレスに相当するプログラムディスターブストレスを印加した後、読み出し動作を行って、結果が消去状態であるか否かで判断される。
【００１８】
（試験方法２）また、別のプログラムディスターブの評価は、消去状態の複数のメモリセルに対して、仕様などで定められたプログラムストレスに相当するプログラムディスターブストレスを印加した後、仕様などで定められた閾値を越えたか否かを試験して判断される。
【００１９】
（試験方法３）さらに、プログラムディスターブマージンをより正確に試験評価するには、同時にプログラム動作を受ける複数のメモリセルに対して、すべてプログラムするのに必要な時間、または、すべてプログラムするのに必要なプログラムパルスステップを試験で求め、その後、それと同じ複数のメモリセルに対して、最初にプログラムディスターブを受け消去状態からプログラム状態に変化したメモリセルが生じるまでの時間、または、ステップを試験で求め、それぞれに対応する時間の比、またはステップの差を求め判断する。
【００２０】
【発明が解決しようとする課題】
しかしながら、上記の各試験方法には、以下のような問題点があった。すなわち、（試験方法１）においては、プログラムディスターブストレスを受けたメモリセルが存在するか否かの判断のみには有効であるが、プログラムディスターブマージンに対する情報は一切得られないという短所を有している。
【００２１】
（試験方法２）においては、仕様などで定められたプログラムディスターブマージンを有するか否かという情報は得られるが、マージン量そのものは得られていないという短所を有している。
【００２２】
（試験方法３）においては、仕様などで定められたプログラムディスターブマージンを定量的に試験評価できる。しかし、一般に、ディスターブ不良を起こすには、プログラム時間よりはるかに長い時間を必要とする。この方法では、プログラムディスターブ不良を実際に生じるまでプログラムディスターブストレスを印加する必要があり、試験時間が非常に長くなるという短所を有している。
【００２３】
そこで、本発明は上記の問題点を解決するために成されたものであり、その目的は、ディスターブ量及びディスターブマージンを正確に短時間で試験評価することができる半導体不揮発性メモリの試験方法を提供することである。
【００２４】
【課題を解決するための手段】
この発明は、上記の課題を解決するための手段として、以下の構成を備えている。
【００２５】
(1) ゲート、浮遊ゲート、ドレイン及びソースを有する複数のメモリセルから成る半導体不揮発性メモリの試験方法であって、
漸次増加する大きさの電圧であり、かつ、最終パルスの電圧が、同時にプログラムディスターブストレスのかかる複数のメモリセルについてプログラムを完了するのに必要な電圧に等しい電圧、またはプログラムを完了するのに必要な電圧から一定の大きさの電圧を差し引いた電圧であるプログラムディスターブストレスパルス列を、メモリセルを消去状態にした後に制御端子に印加し、
プログラムディスターブストレスパルス列の印加終了後に、該同時にプログラムディスターブストレスのかかるメモリセルにおいて閾値電圧が最低であるメモリセルのみを測定し、
前記半導体不揮発性メモリにおいて、同時にプログラムディスターブストレスのかかる複数のメモリセル内に設置されたリファレンスセルに対して、前記プログラムディスターブストレスパルス列と同時にプログラムパルス列を印加し、該リファレンスセルのプログラムが終了するまで前記プログラムディスターブストレスパルス列を印加することを特徴とする。
【００２６】
この構成においては、ゲート、浮遊ゲート、ドレイン及びソースを有する複数のメモリセルから成る半導体不揮発性メモリの制御端子に、漸次増加する大きさの電圧であり、かつ、最終パルスの電圧が、同時にプログラムディスターブストレスのかかる複数のメモリセルをプログラムを完了するのに必要な電圧に等しい電圧、またはプログラムを完了するのに必要な電圧から一定の大きさの電圧を差し引いた電圧であるプログラムディスターブストレスパルス列を、メモリセルを消去状態にした後に印加し、プログラムディスターブストレスパルス列の印加終了後に、該同時にプログラムディスターブストレスのかかるメモリセルにおいて閾値電圧が最低であるメモリセルのみを測定して半導体不揮発性メモリの試験を行う。また、半導体不揮発性メモリにおいて、同時にプログラムディスターブストレスのかかる複数のメモリセル内に設置されたリファレンスセルに対して、プログラムディスターブストレスパルス列と同時にプログラムパルス列を印加し、このリファレンスセルのプログラムが終了するまでプログラムディスターブストレスパルス列を印加する。したがって、不揮発性メモリの場合、ワード線内で最もプログラムディスターブを受けたメモリセルの閾値電圧は、最も低い閾値を持つことになり、ワード線毎に最低の閾値電圧を求めるだけで、ワード線毎のディスターブ量を試験評価することが可能となる。また、リファレンスメモリセルを採用することで、ワード線毎のプログラム終了電圧を考慮した電圧までのステップの試験とプログラムディスターブストレスの試験とを同時に行うことが可能となる。
【００２７】
(2) 同時にプログラムディスターブストレスのかかる複数のメモリセル以外のリファレンスセルに対し、プログラムディスターブストレスパルス列と同時にプログラムパルス列を印加し、前記リファレンスセルのプログラムが終了するまで前記プログラムディスターブストレスパルス列を印加することを特徴とする。
【００２８】
この構成においては、プログラムディスターブストレスパルス列と同時にプログラムパルス列を印加し、リファレンスセルのプログラムが終了するまでプログラムディスターブストレスパルス列を印加して、同時にプログラムディスターブストレスのかかる複数のメモリセル以外のリファレンスセルに対する試験を行う。したがって、メインメモリセルアレイ内の任意のメモリセルをリファレンスメモリセルと見なして設定することで、チップ面積を増大させることなく、プログラムディスターブとそのプログラムディスターブマージンに対する試験とを行うことが可能となる。
【００３１】
(3) 前記プログラムディスターブストレスパルス列は、各パルス幅と各ストレス電圧の増加量との比が、一定であることを特徴とする。
【００３２】
この構成においては、各パルス幅と各ストレス電圧の増加量との比が、一定であるプログラムディスターブストレスパルス列を印加して半導体不揮発性メモリセルの試験を行う。したがって、ワード線毎に接続された複数のメモリセルの中で各ワード線の最低閾値と消去状態の読み出し限界の閾値との差が、そのまま、印加するゲート電圧に対するプログラムディスターブマージンとなり、得られた各ワード線の最低閾値と消去状態の読み出し限界の閾値との差を、階段状パルスの増分（ストレス電圧の増加量）で割ると、ステップ数の算出が可能となる。
【００３３】
(4) プログラムを完了するのに必要な電圧の範囲内で任意に設定した電圧まで前記プログラムディスターブストレスを印加することを特徴とする。
【００３４】
この構成においては、プログラムを完了するのに必要な電圧の範囲内で任意に設定した電圧までプログラムディスターブストレスを印加して、半導体不揮発性メモリの試験を行う。したがって、ディスターブストレスパルスが全ワード線に対して所定のステップ数分短くなり、試験時間を短縮することが可能となる。
【００３５】
【発明の実施の形態】
本発明の実施形態に係る半導体不揮発性メモリの試験方法であるプログラムディスターブ試験のアルゴリズムを説明する。図１は、プログラムディスターブパルス列の模式図である。この試験アルゴリズムの主要部は、大きく分けて２種類の部分から成立している。つまり、メモリセルアレイの各メモリにプログラムディスターブストレスを印加する部分と、最もディスターブを受けたメモリセルの閾値電圧を読み出す部分である。
【００３６】
本発明においては、メモリセルを消去状態にした後に、図１に示したパルス幅ｔpp及び各パルスの間隔が一定であり、パルス毎に同じ増分Ｖｇstepで電圧の絶対値が大きくなる階段状となる特徴を持っているプログラムディスターブパルス列を半導体不揮発性メモリの制御端子に印加する。また、メモリに印加する最終のディスターブパルスの電圧の大きさを、プログラム時に必要なワード線に対して絶対値が最大のゲート電圧（−Ｖｇend ）に設定する。
【００３７】
また、パルス毎に同じ増分Ｖｇstepで電圧の絶対値が大きくなる階段状のプログラムディスターブパルス列を、プログラムディスターブストレスが最終ストレスとなるまでワード線毎に印加する。それから、プログラムディスターブパルス列を最終ワード線まで印加し、閾値電圧の読み出し処理を行う。
【００３８】
そして、すべてのワード線にプログラムディスターブパルス列を印加し終えた後、ワード線毎に最もプログラムディスターブを受けたメモリセルの閾値電圧を測定し、ワード線毎に最低の閾値電圧を算出する。
【００３９】
図１６に示したフラッシュメモリセルアレイの場合、ワード線内で最もプログラムディスターブを受けたメモリセルの閾値電圧は、最も低い閾値を持つことになる。したがって、ワード線毎に最低の閾値電圧を求めるだけでよい。これらの結果から、ワード線毎のディスターブ量を試験評価できる。
【００４０】
さらに、プログラムディスターブマージンは、得られた各ワード線の最低閾値と、消去状態の読み出し限界の閾値と、の差として求める。図１５に示したメモリセル２１のようにＦＮトンネル現象を利用したプログラム動作を行う場合、ドレイン端子１３に所定の一定電圧を印加し、制御端子１１に図１に示した階段状のプログラムディスターブパルスを印加した場合、階段状パルスの増分に等しい値だけ、メモリセルの閾値は低下する。この詳細については、特開平９−９１９８０号公報に記載されている。
【００４１】
この現象を本発明のプログラムディスターブに適応する。すなわち、閾値の低下分と階段状パルスの増分との比は、１になる（ポイント１）。この現象を利用すると、得られた各ワード線の最低閾値と消去状態の読み出し限界の閾値との差が、そのまま、印加するゲート電圧に対するプログラムディスターブマージンとなる。これをステップ数に直すには、得られた各ワード線の最低閾値と消去状態の読み出し限界の閾値との差を、階段状パルスの増分で割れば算出できる。
【００４２】
図２は、プログラムディスターブパルス列の模式図である。また、制御端子１１に印加するプログラムディスターブストレスパルスは、パルス幅とパルス毎の電圧の増分との比が等しければ、図２に示したように、ディスターブパルス列の始めの部分において、パルス幅と電圧増分とを共に大きくして、パルス数を減少させてもよい。
【００４３】
図２に示したディスターブパルス列では、階段状パルス列の前半部分は、パルス幅が２ｔpp、パルス毎に電圧の大きさが同じ増分２Ｖｇstepで絶対値が大きくなるようにする。また、階段状パルス列の後半部分は、パルス幅がｔpp、パルス毎に電圧の大きさが同じ増分Ｖｇstepで絶対値が大きくなるようにする。この場合、ディスターブパルス列のパルス幅とパルス毎の電圧の増分との比は、前半が２Ｖｇstep／２ｔpp、後半がＶｇstep／ｔppである。よって、この比は同じであり、この比を維持ことで、メモリセルの閾値電圧の下げ幅を同じにすることができる。
【００４４】
また、各ワード線に印加するプログラムディスターブパルスの最終電圧は、そのワード線に接続されるすべてのメモリセルのプログラムが終了する電圧が予めわかっている場合は、その電圧に設定すればよい。
【００４５】
また、上記の電圧が不明の場合、例えば、従来の（試験方法３）のように、プログラムが終了する電圧を別に測定し、その値をプログラムディスターブパルスの最終電圧に設定してもよい。
【００４６】
この場合、別にプログラム終了ゲート電圧を試験する分、試験時間が延びてしまうという問題がある。これを解決する手段として、リファレンスセルを別途設置して、プログラムゲートディスターブパルスをメモリセルに印加する時と同時に、リファレンスセルにプログラムパルスを印加し、リファレンスセルのプログラムが終了すると同時に、ディスターブパルスの印加を停止するようにしても良い。（図１３に基づいて後述する。）これは、プログラムされるリファレンスセルと試験されるメモリセルとが、共通のワード線に接続して、リファレンスセルのドレインにのみ所定のプログラム電圧を印加すれば実現できる。
【００４７】
さらに、このリファレンスセルは、試験されるメモリセルとは別に設置するのではなく、試験されるメモリセルの一部をリファレンスセルとみなして用いることができる。この場合、メモリセルアレイを不必要に増大させることを防ぐことができる。プログラムディスターブは、リフアレンスメモリセル以外のメモリセルの中で最も低いメモリセルの閾値を読み出せばよい。（図１４に基づいて後述する。）このようにして、最終ワード線までディスターブマージンを求める。
【００４８】
そして、ディスターブマージンが予め設定した所定値より大きいか否かを判定して、ディスターブマージンが予め設定した所定値より大きい場合は、メモリアレイは良品であると判定する。一方、ディスターブマージンが予め設定した所定値以下である場合は、メモリアレイは不良品であると判定する。
【００４９】
次に、本発明の第１実施形態に係る半導体不揮発性メモリの試験方法であるプログラムディスターブ試験の実施手順について、図４〜図６に基づいて説明する。図４は、プログラムディスターブ試験のアルゴリズムを説明するためのフローチャートである。図５は、ディスターブストレス印加処理を説明するためのフローチャートである。図６は、メモリセルの閾値電圧読み出し処理を説明するためのフローチャートである。
【００５０】
本発明に係る半導体不揮発性メモリの試験方法のアルゴリズムは、例えば、図１６に示したメモリセルアレイ３１に適用することができる。まず、図４に示したように、メモリセルアレイ３１全体を一括消去する（ｓ１）。つまり、全メモリセル２１のデータを「０」とする。
【００５１】
次に、ディスターブストレス印加処理を実行する（ｓ２）。この処理では、ドレイン端子１３’を浮遊状態にして、ワード線３２にプログラムディスターブパルスを印加する。まず、図５に示したように、ワード線３２を初期設定する（ｓ１１）。次に、プログラムディスターブストレスを初期設定する（ｓ１２）。
【００５２】
ここで、前記のようにプログラムディスターブパルスは、図１に示したように、パルス幅ｔppが一定であり、パルス毎に電圧の大きさが同じ増分Ｖｇstepで絶対値が大きくなる階段状となる特徴を持っている。また、最終のディスターブパルスの電圧の大きさは、プログラム時に必要なワード線に対して最大のゲート電圧（−Ｖｇend ）に初期設定する。
【００５３】
ｓ１２の処理に続いて、ワード線３２にプログラムディスターブパルスを印加し（ｓ１３）、このパルスの電圧の大きさが最終パルスの電圧の大きさ（−Ｖｇend ）か否かを確認する（ｓ１４）。この時、最終パルスの大きさでなければ、パルスの電圧の大きさを前記のようにＶｇstepだけ絶対値が大きくなる電圧とする（ｓ１６）。そして、再度プログラムディスターブパルスを印加する（ｓ１３）。このように、プログラムディスターブストレスが最終ストレスとなるまで、ｓ１３、ｓ１４、ｓ１６の処理を繰り返し実施する。
【００５４】
一方、ｓ１４において、プログラムディスターブパルスが、最終パルスの電圧の大きさであると、プログラムディスターブパルスを印加していたのが最終ワード線か否かを確認する（ｓ１５）。最終ワード線でない場合は、次のワード線を指定して（ｓ１７）、再度、ｓ１２からｓ１５までの処理を行う。
【００５５】
一方、プログラムディスターブパルスを印加していたのが最終ワード線である場合は、次に閾値電圧の読み出し処理を行う（ｓ３）。つまり、すべてのワード線にプログラムディスターブパルスを印加し終えた後、ワード線毎に最もプログラムディスターブを受けたメモリセルの閾値を測定する。
【００５６】
まず、図６において、ワード線を初期設定する（ｓ２１）。そして、最もディスターブを受けたメモリセルの閾値電圧を測定し（ｓ２２）、ワード線毎に最低の閾値電圧を算出する（ｓ２３）。
【００５７】
図１６に示したフラッシュメモリセルアレイ３１の場合、ワード線３２に接続されたメモリセルにおいて、最もプログラムディスターブを受けたメモリセルが、最も低い閾値電圧を持つことになる。したがって、ワード線毎に最低の閾値電圧を求めるだけでよい。これらの結果からワード線毎のディスターブ量を試験評価できる。
【００５８】
さらに、プログラムディスターブマージンを、得られた各ワード線の最低閾値と、消去状態の読み出し限界の閾値と、の差として求める（ｓ２４）。詳細は、前述の通りである。
【００５９】
ディスターブマージンを求めたら、プログラムディスターブパルスを印加していたのが最終のワード線か否かを確認する（ｓ２５）。最終のワード線でない場合は、次のワード線を指定して（ｓ２６）、ｓ２２からｓ２５までの処理を行う。
【００６０】
一方、最終のワード線の場合は、ディスターブマージンが予め設定した所定値（良否判定値）より大きいか否かを判定する（ｓ４）。ディスターブマージンが予め設定した所定値より大きい場合は、メモリアレイは良品であると判定する（ｓ５）。一方、ディスターブマージンが予め設定した所定値以下である場合は、メモリアレイは不良品であると判定する（ｓ６）。そして、この処理を終了する。
【００６１】
次に、本発明の第１実施形態に係る半導体不揮発性メモリの試験方法を、さらに具体的な数値を用いて説明する。図３は、プログラムゲート電圧に対するパルス列の模式図である。図３に示したように、メモリセルの制御端子に印加するゲート電圧の一連のパルス列を、−４Ｖから０．５Ｖステップで−１２Ｖまで増加し、パルス幅ｔppは１ｍｓになるように設定する。なお、以下の説明において挙げる数値は、あくまでも一例に過ぎず、本発明を限定するものではない。
【００６２】
図７は、浮遊ゲートを有する半導体不揮発性メモリのメモリセルアレイの部分模式図である。図７に示したメモリセルアレイは、３０個のメモリセルを備え、各メモリセルは、制御端子１１が６個毎に異なるワード線に接続されている。よって、メモリセルアレイは５本のワード線Ａ〜Ｅを備えている。また、各メモリセルは、隣り合うメモリセルのドレイン端子１３とソース端子１４とが、５個毎に異なるビット線に接続されている。よって、メモリセルアレイは７本のビット線４１〜４７を備えている。
【００６３】
プログラム動作は、一本のワード線を単位として行われる。つまり、ワード線に−Ｖｇが印加すると、ワード線に接続された各メモリセルの制御端子に−Ｖｇが印加される。よって、一本のワード線に接続された複数のメモリセルは、同時にプログラム動作を受けることになる。メモリセルアレイには、ワード線Ａのプログラム動作を行い、それが終了すると、ワード線Ｂのプログラム動作を行い、それが終了すると、ワード線Ｃのプログラム動作を行い、という具合にワード線毎にプログラム動作を実施する。プログラム動作時に、選択したワード線には−Ｖｇを印加し、選択していないワード線には０Ｖを印加する。
【００６４】
各ワード線毎のプログラム動作では、ワード線に図３に示したようなパルス列を印加していく。この時、ドレイン電圧は、プログラムされるべきメモリセルに対しては４Ｖ、消去状態に留めておくメモリセルに対しては、浮遊状態Ｆにする。
【００６５】
ワード線毎のプログラム動作では、消去状態に設定しておかなければならないメモリセルが、プログラム動作中ずっとそのメモリセルのゲート端子にワード線電圧が印加されることとなり、これがプログラムディスターブの原因となる。
【００６６】
また、消去状態に留めておかなければならないメモリセルが、最もディスターブ速度の速いメモリセルであると言える。一方、プログラムすべきメモリセルが、そのワード線に接続された全メモリセルの中で、最もプログラム速度の遅いメモリセルであると言える。換言すれば、図４に示したパルス列の最後のパルスまで印加する必要があるメモリセルが最もプログラム速度の遅いメモリセルであると言える。このような場合が、プログラムディスターブマージンの限界に相当する場合である。
【００６７】
図８は、メモリセルのプログラム特性及びプログラムディスターブ特性を説明するためのワード線に印加する電圧とメモリセルの閾値電圧との関係を示す図である。プログラムディスターブマージンを試験する場合、図８に示したように、ワード線毎に、最もプログラム速度の遅いメモリセルがどのステップのプログラムパルスまで必要としているかという量と、最もディスターブの早いメモリセルがそのステップまでディスターブストレスが印加された場合、マージンは確保されているか、そして、そのマージン量はどの位の大きさがあるのかを試験する必要がある。
【００６８】
図８において、センスアンプ遷移領域は、ビット線の先に設置され、メモリセル内を流れる電流を電圧値に換算し、所定の電圧（参照電圧）と比較してメモリセルの状態を判定するセンスアンプの回路のバラツキ等で、誤判定を起こさない領域である。したがって、センスアンプ遷移領域の上限が消去状態のメモリセルの読み出し限界となる。
【００６９】
そこで、まず、ワード線毎に図３に示したようなパルス列のどのステップまで電圧を印加すれば、そのワード線に属する全メモリセルのプログラムが終了するのかを試験で求める。図９は、プログラム特性を説明するためのワード線に印加する電圧とメモリセルの閾値との関係を示した図である。図１０は、プログラムディスターブストレス電圧に対するパルス列の模式図である。例えば、図９に示したように、全メモリセルのプログラムが終了する電圧が、ワード線Ａでは１０Ｖ、そして、ワード線Ｂでは１１．５Ｖであったとする。
【００７０】
つまり、ワード線Ａでは、最も遅くプログラムされるメモリセルは１０Ｖまで印加した時にプログラム状態、すなわちセンスアンプ遷移領域の下限値をとる。このような値を各ワード線毎にすべて求めておく。なお、これらの値は、試験を行うテスタなどが備えた記憶装置に記憶させておいてもよいし、試験をうける不揮発性メモリ内に記憶させておいてもよい。
【００７１】
メモリセルを一旦消去状態にしたうえで、次に、各ワード線毎にプログラムディスターブストレス電圧を印加していく。この時、ワード線に印加するストレスは、例えば、先程のワード線Ａに対しては、図１０（Ａ）に示したように最終ステップが１０Ｖまでのパルス列を、先程のワード線Ｂに対しては、図１０（Ｂ）のように最終ステップが１１．５Ｖまでのパルス列を、順に印加していく。
【００７２】
全ワード線へのディスターブパルスの印加終了後、最もディスターブを受けたメモリセルは最も低い閾値を持つため、ワード線毎に最も低い閾値を求める。例えば、ワード線Ａについて図１１を用いて説明する。図１１は、プログラム特性及びプログラムディスターブ特性を説明するためのワード線に印加する電圧とメモリセルの閾値電圧との関係を示す図である。
【００７３】
前もって測定されている最も遅くプログラム（データ「１」を書き込む）されるメモリセル、つまりワード電圧１０Ｖでプログラムが完了するメモリセルのワード電圧値（◎印）と、ステップ状にこのワード電圧１０Ｖまで印加した際、最も早くディスターブを受けたメモリセルの閾値電圧（□印）から傾き１で減算したラインでセンスアンプ遷移領域の上限と交叉した点（限界値）のワード線電圧値の差がワード線Ａでのプログラムディスターブマージンとなる。これを各ワード線毎に求める。
【００７４】
前記の（ポイント１）で示した通り、閾値の変化分とゲート電圧の増分との比は１になるので、各ワード線毎に最も低い閾値と傾き１で換算して算出した消去読み出し限界閾値との差が、そのままプログラムディスターブマージンの量となる。
【００７５】
つまり、｜閾値電圧変化分｜＝｜ワード線電圧の変化分｜となり、各ワード線にこの値を算出し、最も厳しい値が、このメモリセルアレイのプログラムディスターブマージンとなる。
【００７６】
先の記述の中で、ワード線毎のプログラムディスターブストレス電圧を、そのワード線に属する全メモリセルのプログラムが終了するワード緑電圧のステップまで印加するという試験方法を示してきた。次に、ワード線毎のプログラムディスターブストレス電圧を、そのワード線に属する全メモリセルのプログラムが終了するワード線電圧のステップから指定したステップだけ手前のステップまで印加するという試験方法を、本発明の実施形態として説明する。
【００７７】
図１２は、プログラム特性とプログラムディスターブ特性を説明するためのワード線に印加する電圧とメモリセルの閾値電圧との関係を示す図である。例えば、ワード線Ａについては、図１２に示したように、ワード線毎のプログラムディスターブストレス電圧を、そのワード線に属する全メモリセルのプログラムが終了するワード線電圧（１０Ｖ）のステップから１ステップだけ手前（９．５Ｖ）のステップまで印加するという試験方法がある。この場合、ディスターブストレスパルスが全ワード線に対して１ステップ短くなり、試験時間が短縮できるという長所を持つ。
【００７８】
まず、メモリセルを消去状態にしておき、次に、ワード線毎にディスターブパルスを印加していく。ここまでは、前述の実施形態と同じである。但し、ワード線に印加するプログラムディスターブストレスの最終パルスを、図示は省略するが、例えば、先程のワード線Ａに対しては、最終ステップが９．５Ｖまでのパレス列を、先程のワード線Ｂに対しては、最終ステップが１１．０Ｖまでのパルス列を、順に印加していく。このパルスを印加する部分が先程と異なる。この後、各ワード線毎に最も低い閾値を求める。これは、前述の方法と同じである。
【００７９】
この方法を実施した場合のワード線Ａにおけるメモリセルの特性について図１２に基づいて説明する。前もって測定されている最も遅くプログラム（データ「１」を書き込む）されるメモリセル、つまりワード電圧１０Ｖでプログラムが完了するメモリセルのワード電圧値（◎印）と、この場合ステップ状にこのワード電圧の１ステップ前の９．５Ｖまで印加した際、最も早くディスターブを受けたメモリセルの閾値電圧（□印）から傾き１（プログラムディスターブストレスパルス電圧の増分を減算）で減算したラインでセンスアンプ遷移領域の上限と交叉した点（限界値）のワード線電圧値の差がワード線Ａでのプログラムディスターブマージンとなる。
【００８０】
これも先に説明した図１１と同様であり、ステップ状の書き込みパルスの変化分とメモリセルの閾値電圧の変化分との比が１：１に対応することを利用している。
【００８１】
後は図１１で説明した方法と同じであり、各ワード線毎にこの値を求め、最も厳しい値がこのメモリセルアレイでのプログラムディスターブマージンとなる。
【００８２】
上記の実施形態では、プログラムディスターブストレスとしてワード線に印加する電圧パルスの最終ステップを、そのワード線に属する全メモリセルのプログラムが終了するワード線電圧のステップから１ステップだけ手前のステップまで印加するという試験方法を示したが、例えば、プログラムディスターブストレスとしてワード線に印加する電圧パルスの最終ステップを、そのワード線に属する全メモリセルのプログラムが終了するワード線電圧のステップから２ステップだけ手前でも、または、３ステップ手前のステップまで印加するという試験方法でも構わない。試験方法は、図１２に基づいて説明した方法と同様である。
【００８３】
つまり、前もって測定されている最も遅くプログラム（データ「１」を書き込む）されるメモリセル、つまりワード電圧１０Ｖでプログラムが完了するメモリセルのワード電圧値（◎印）と、この場合、ステップ状にこのワード電圧の２ステップ前の９．０Ｖまで印加した際、最も早くディスターブを受けたメモリセルの閾値電圧から傾き１（プログラムディスターブストレスパルス電圧の増分の２倍値を減算）で減算したラインでセンスアンプ遷移領域の上限と交叉した点（限界値）のワード線電圧値の差がワード線Ａでのプログラムディスターブマージンとなる。
【００８４】
後は図１１を用いて説明した試験方法と同じであり、各ワード線毎にこの値を求め、最も厳しい値がこのメモリセルアレイでのプログラムディスターブマージンとなる。
【００８５】
３ステップ手前まで印加した場合も同様に、最も低い閾値から、ワード線に印加されたプログラムディスターブストレスパルスの電圧の増分の３倍分だけ差し引いた値をつかって換算して求めることができる。
【００８６】
なお、上記の実施形態においては、ワード線にプログラムディスターブストレスを印加した場合、ワード線毎にディスターブ量とディスターブマージンとを正確に試験するのに有効である。
【００８７】
ここで、試験精度はやや落ちるが、試験時間をさらに大幅に低減可能な実施形態を説明する。まず、プログラム終了電圧を仕様などで予め指定することで、前述の、ワード線毎に図４に示したようなパルス列のどのステップまで電圧を印加すれば、そのワード線に属する全メモリセルのプログラムが終了するのかを試験することを省略することができる。
【００８８】
さらに、リファレンスメモリセルを採用することで、ワード線毎のプログラム終了電圧を考慮した電圧までのステップの試験とプログラムディスターブストレスの試験とを同時に行うことができる。
【００８９】
図１３は、半導体不揮発性メモリのメモリセルアレイの模式図である。図１３に示したように、同じワード線に接続されているメインメモリセルアレイ以外のメモリセルをリファレンスメモリセルとして設定する。ワード線毎に、リファレンスメモリセルのドレインに電圧を印加する。一方、メインメモリセルアレイ内のメモリセルのドレインをすべて浮遊状態にしたうえで、図４に示したようなプログラムディスターブストレスパルス列をワード線に印加する。この時、リファレンスメモリセルの閾値は低下し徐々にプログラムされていく。一方、メインメモリセルアレイ内のメモリセルは、ワード線にプログラムディスターブストレスを受けるだけである。そして、リファレンスメモリセルのプログラムが終了したワード電圧まで、または、そのステップからある指定された数のステップまで、ワード線に印加する電圧ストレスを印加することで、ワード線毎のプログラム終了電圧を考慮した電圧までのステップの試験とプログラムディスターブストレスの試験とを同時に行うことができる。
【００９０】
図１４は、浮遊ゲートを有する半導体不揮発性メモリのメモリセルアレイの部分模式図である。さらに、図１４に示したように、メインメモリセルアレイ内の任意のメモリセルをリファレンスメモリセルとみなして設定することで、チップ面積を増大させることなく、図１３を用いて説明した実施形態と同等のプログラムディスターブとそのプログラムディスターブマージンに対する試験とを行うことができる。
【００９１】
なお、上記の説明では便宜上数値をあげて説明したが、本発明を制約するものではない。
【００９２】
【発明の効果】
本発明によれば、以下の効果が得られる。
【００９３】
(1) ゲート、浮遊ゲート、ドレイン及びソースを有する複数のメモリセルから成る半導体不揮発性メモリの制御端子に、漸次増加する大きさの電圧であり、かつ、最終パルスの電圧が、同時にプログラムディスターブストレスのかかる複数のメモリセルをプログラムを完了するのに必要な電圧に等しい電圧、またはプログラムを完了するのに必要な電圧から一定の大きさの電圧を差し引いた電圧であるプログラムディスターブストレスパルス列を、メモリセルを消去状態にした後に印加し、プログラムディスターブストレスパルス列の印加終了後に、該同時にプログラムディスターブストレスのかかるメモリセルにおいて閾値電圧が最低であるメモリセルのみを測定して半導体不揮発性メモリの試験を行い、半導体不揮発性メモリにおいて、同時にプログラムディスターブストレスのかかる複数のメモリセル内に設置されたリファレンスセルに対して、プログラムディスターブストレスパルス列と同時にプログラムパルス列を印加し、このリファレンスセルのプログラムが終了するまでプログラムディスターブストレスパルス列を印加するので、ワード線内で最もプログラムディスターブを受けたメモリセルの閾値電圧は、最も低い閾値を持つことになり、ワード線毎に最低の閾値電圧を求めるだけで、ワード線毎のディスターブ量を試験評価することができ、また、リファレンスメモリセルを採用することで、ワード線毎のプログラム終了電圧を考慮した電圧までのステップの試験とプログラムディスターブストレスの試験とを同時に行うことができる。
【００９４】
(2) プログラムディスターブストレスパルス列と同時にプログラムパルス列を印加し、リファレンスセルのプログラムが終了するまでプログラムディスターブストレスパルス列を印加して、同時にプログラムディスターブストレスのかかる複数のメモリセル以外のリファレンスセルに対する試験を行うので、メインメモリセルアレイ内の任意のメモリセルをリファレンスメモリセルと見なして設定することで、チップ面積を増大させることなく、プログラムディスターブとそのプログラムディスターブマージンに対する試験とを行うことができる。
【００９６】
(3) 各パルス幅と各ストレス電圧の増加量との比が、一定であるプログラムディスターブストレスパルス列を印加して半導体不揮発性メモリセルの試験を行うことによって、ワード線毎に接続された複数のメモリセルの中で各ワード線の最低閾値と消去状態の読み出し限界の閾値との差が、そのまま、印加するゲート電圧に対するプログラムディスターブマージンとなり、得られた各ワード線の最低閾値と消去状態の読み出し限界の閾値との差を、階段状パルスの増分（ストレス電圧の増加量）で割ると、ステップ数を算出することができる。
【００９７】
(4) プログラムを完了するのに必要な電圧の範囲内で任意に設定した電圧までプログラムディスターブストレスを印加して、半導体不揮発性メモリの試験を行うため、ディスターブストレスパルスが全ワード線に対して所定のステップ数分短くなり、試験時間を短縮することができる。
【００９８】
【図面の簡単な説明】
【図１】プログラムディスターブパルス列の模式図である。
【図２】プログラムディスターブパルス列の模式図である。
【図３】プログラムゲート電圧に対するパルス列の模式図である。
【図４】プログラムディスターブ試験のアルゴリズムを説明するためのフローチャートである。
【図５】ディスターブストレス印加処理を説明するためのフローチャートである。
【図６】メモリセルの閾値電圧読み出し処理を説明するためのフローチャートである。
【図７】浮遊ゲートを有する半導体不揮発性メモリのメモリセルアレイの部分模式図である。
【図８】メモリセルのプログラム特性及びプログラムディスターブ特性を説明するためのワード線に印加する電圧とメモリセルの閾値電圧との関係を示す図である。
【図９】プログラム特性を説明するためのワード線に印加する電圧とメモリセルの閾値との関係を示した図である。
【図１０】プログラムディスターブストレス電圧に対するパルス列の模式図である。
【図１１】プログラム特性及びプログラムディスターブ特性を説明するためのワード線に印加する電圧とメモリセルの閾値電圧との関係を示す図である。
【図１２】プログラム特性とプログラムディスターブ特性を説明するためのワード線に印加する電圧とメモリセルの閾値電圧との関係を示す図である。
【図１３】半導体不揮発性メモリのメモリセルアレイの模式図である。
【図１４】浮遊ゲートを有する半導体不揮発性メモリのメモリセルアレイの部分模式図である。
【図１５】半導体不揮発性メモリの断面略図である。
【図１６】メモリセルアレイの構成例を示す回路図である。
【符号の説明】
１−ゲート
２−浮遊ゲート
３−ドレイン
４−ソース
５−基板
６−トンネル酸化膜
１１−制御端子
１３−ドレイン端子
１４−ソース端子
２１−メモリセル
３１−メモリセルアレイ
【発明の属する技術分野】
ゲート、浮遊ゲート、ドレイン及びソースを有する単数または複数のメモリセルからなる半導体不揮発性メモリの試験方法に関し、特にプログラムディスターブストレスを印加した際のディスターブ量とディスターブマージンとを測定する試験方法に関する。
【０００２】
【従来の技術】
浮遊ゲートを有する半導体不揮発性メモリには、例えばフラッシュメモリなどがある。この半導体不揮発性メモリの一構成例を図１５に示す。図１５は、半導体不揮発性メモリの断面略図である。このメモリセルは、制御端子１１を有するゲート１、浮遊ゲート２、ドレイン端子１３を有するドレイン３及びソース端子１４を有するソース４を備えている。また、基板５と浮遊ゲート２との間には、トンネル酸化膜６が設けられている。
【０００３】
図１５に示したメモリセル２１は、浮遊ゲート２に蓄積される電荷量によって、書き込み状態と消去状態との２つの状態にすることができる。すなわち、浮遊ゲート２の電荷量が平衡またはそれに近い状態になった場合と、浮遊ゲート２に負の電荷が蓄積された場合と、において、制御端子１１に同じ大きさの正電圧を印加すると、ドレイン３とソース４との間にできるチャネル層を流れる電流には、大小の差が生じる。この時、制御端子１１に適当な電圧を選択して印加することで、ドレイン３とソース４との間を導通状態または非導通状態にすることができる。
【０００４】
例えば、チャネルが導通状態の場合におけるメモリセルのデータを「１」、チャネルが非導通状態の場合におけるメモリセルのデータを「０」と定義すると、浮遊ゲート２に蓄積される電荷量に応じて、２値のデータを保持し読み出すことができる。
【０００５】
浮遊ゲート２の電荷量が平衡またはそれに近い状態の場合に、制御端子１１に正の電圧を印加すると、ドレイン３とソース４との間に電流が流れる（導通状態）。
【０００６】
また、メモリセルのデータを「０」の状態（消去状態）にするには、例えば、制御端子１１に正の電圧を印加し、基板５、ドレイン端子１３及びソース端子１４に負の電圧を印加することで、ドレイン３とソース４との間にできたチャネル層から電子がFowler-Nordhiem トンネル現象（以下、ＦＮトンネル現象と称する。）によって、浮遊ゲート２に注入される。この状態において、制御端子１１に正の電圧を印加しても浮遊ゲート２に蓄積された負の電荷がバリアとなって、ドレイン３とソース４との間に電流は流れない（非導通状態）。
【０００７】
浮遊ゲート２に蓄積される電荷量をさらに細かく制御すれば、２値に限らず多値のデータを保持し、読み出すことが可能である。
【０００８】
メモリセルアレイは、このような複数のメモリセルによって構成されている。図１６は、メモリセルアレイの構成例を示す回路図である。メモリセルアレイ３１は、６個のメモリセル２１ａ〜２１ｆ（以下、図１６においてメモリセルの総称をメモリセル２１とする。）から構成され、各メモリセルの制御端子１１は、ワード線３２に接続されている。また、隣り合うメモリセルのドレイン端子１３及びソース端子１４はビット線３３に接続され、メモリセルアレイ３１は７本のビット線３３ａ〜３３ｇ（以下、図１６においてビット線の総称をビット線３３とする。）を備えている。
【０００９】
メモリセルアレイ３１にデータを書き込む場合には、メモリセルアレイ３１全体、またはメモリセルアレイ３１の必要な領域のみに、浮遊ゲート２に過剰な負の電荷を注入することで消去状態「０」（メモリセル２１の閾値電圧が高い状態）にしておく。そして、例えば図１６に示したように、複数のメモリセル２１の各制御端子１１が接続されたワード線３２に負の電圧−Ｖｇを印加し、データ「１」を書き込む例えばメモリセル２１ｂのドレイン端子１３に接続されたビット線３３ｃに正の電圧＋Ｖｄを印加し、データ「０」を書き込む例えばメモリセル２１ｄのドレイン端子１３’に接続されたビット線３３ｅは、フローティング状態（浮遊状態）Ｆにする（以下、図７、図１３、図１４及び図１６において、フローティング状態にするメモリセルのドレインを３’、ドレイン端子を１３’と称する。）。
【００１０】
この場合、データ「１」を書き込むメモリセルのトンネル酸化膜６には、ＦＮトンネル現象を生じるのに十分な電界が生じて、負の電荷が浮遊ゲート２からドレイン３’に移動する。一方、データ「０」を書き込むメモリセル２１のトンネル酸化膜６には、ＦＮトンネル現象を生じるのに十分な電界が生じず、負の電荷が浮遊ゲート２’（以下、負の電荷を蓄積した浮遊ゲートを２’と称する。）からドレイン３’に移動しない。従って、データに応じて浮遊ゲートに蓄積される電荷量に差が生じ、メモリセルアレイにデータが書き込まれる。
【００１１】
メモリセルアレイを構成する複数のメモリセルの特性は、製造ばらつきなどの原因により、均一ではない。したがって、メモリセルの書き込み時（プログラム動作時）にメモリセルの特性に合わせて、プログラムパルスを制御する必要が生じる。
【００１２】
この作業は、例えば、格子状に配置された複数のワード線及びビット線を備えたメモリセルアレイにおいて、ワード線毎にプログラムを実施する場合、プログラムを行うワード線に複数のパルス（パルス列）を印加し、各プログラムパルス列の印加後にメモリセルの閾値を測定する（ベリファイと称する。）。そして、その次のプログラムパルスを印加する時に、所定の閾値に達したメモリセルに接続されたビット線をフローティング状態にし、所定の閾値に達していないメモリセルに接続されたビット線には、さらに絶対値の大きい電圧を印加することにより、浮遊ゲートに注入される電荷量を制御して、各メモリセルの閾値をあるばらつき範囲にまで揃えるという操作によって行われる。
【００１３】
この操作では、前述の通り、データ「０」を書き込むメモリセルの制御端子にはワード線に負の電圧−Ｖｇが電圧ストレスとして印加されている。同時にプログラムされる同じワード線に接続されたメモリセルの特性のばらつきが大きい場合、たとえ、ドレイン端子に接続されたビット線はフローティング状態であっても、ＦＮトンネル現象が生じて、メモリセルによっては負の電荷が浮遊ゲートからドレインに移動するため、データが「０」から「１」になることがある。このように、メモリセルが受けるディスターブは、メモリセルの閾値電圧の低下として現れる。
【００１４】
一連のプログラムパルス列は、プログラムアルゴリズムによって形成される。このアルゴリズムにおいては、同時にプログラムする複数のメモリセルの中で、最も長くプログラムに要するメモリセルへの書き込み時間、または、プログラムが完了する最後のパルスステップにおいて、最もディスターブを受ける消去状態であるべきメモリセルがプログラムされない（所定の閾値電圧より低くならない）ということを考慮しておく必要がある。
【００１５】
したがって、メモリセルアレイを構成する各メモリセルのディスターブ量を測定すること、さらに、そのプログラムアルゴリズムがどの程度余裕を持っているかを示す指標であるディスターブマージンを測定することは、プログラムアルゴリズムを構成する上で非常に重要である。さらに、これらは、製品を出荷する際の判定基準として利用もできる。
【００１６】
また、メモリセルのプログラム時におけるディスターブ量であるプログラムディスターブ量及びそのマージンを試験することは、フラッシュメモリの種類に係わらず本質的に必要なことである。すなわち、書き込み電圧の極性などを最適化することで、フラッシュメモリの種類、例えば、ＮＯＲ型、ＮＡＮＤ型、ＤＩＮＯＲ型、または、バーチャルグランドＮＯＲ型などによらず適用可能である。以下に、従来のメモリセル試験方法であるプログラムディスターブの評価方法を例示する。
【００１７】
（試験方法１）ごく一般的なプログラムディスターブの評価は、消去状態の複数のメモリセルに対して、仕様などで定められたプログラムストレスに相当するプログラムディスターブストレスを印加した後、読み出し動作を行って、結果が消去状態であるか否かで判断される。
【００１８】
（試験方法２）また、別のプログラムディスターブの評価は、消去状態の複数のメモリセルに対して、仕様などで定められたプログラムストレスに相当するプログラムディスターブストレスを印加した後、仕様などで定められた閾値を越えたか否かを試験して判断される。
【００１９】
（試験方法３）さらに、プログラムディスターブマージンをより正確に試験評価するには、同時にプログラム動作を受ける複数のメモリセルに対して、すべてプログラムするのに必要な時間、または、すべてプログラムするのに必要なプログラムパルスステップを試験で求め、その後、それと同じ複数のメモリセルに対して、最初にプログラムディスターブを受け消去状態からプログラム状態に変化したメモリセルが生じるまでの時間、または、ステップを試験で求め、それぞれに対応する時間の比、またはステップの差を求め判断する。
【００２０】
【発明が解決しようとする課題】
しかしながら、上記の各試験方法には、以下のような問題点があった。すなわち、（試験方法１）においては、プログラムディスターブストレスを受けたメモリセルが存在するか否かの判断のみには有効であるが、プログラムディスターブマージンに対する情報は一切得られないという短所を有している。
【００２１】
（試験方法２）においては、仕様などで定められたプログラムディスターブマージンを有するか否かという情報は得られるが、マージン量そのものは得られていないという短所を有している。
【００２２】
（試験方法３）においては、仕様などで定められたプログラムディスターブマージンを定量的に試験評価できる。しかし、一般に、ディスターブ不良を起こすには、プログラム時間よりはるかに長い時間を必要とする。この方法では、プログラムディスターブ不良を実際に生じるまでプログラムディスターブストレスを印加する必要があり、試験時間が非常に長くなるという短所を有している。
【００２３】
そこで、本発明は上記の問題点を解決するために成されたものであり、その目的は、ディスターブ量及びディスターブマージンを正確に短時間で試験評価することができる半導体不揮発性メモリの試験方法を提供することである。
【００２４】
【課題を解決するための手段】
この発明は、上記の課題を解決するための手段として、以下の構成を備えている。
【００２５】
(1) ゲート、浮遊ゲート、ドレイン及びソースを有する複数のメモリセルから成る半導体不揮発性メモリの試験方法であって、
漸次増加する大きさの電圧であり、かつ、最終パルスの電圧が、同時にプログラムディスターブストレスのかかる複数のメモリセルについてプログラムを完了するのに必要な電圧に等しい電圧、またはプログラムを完了するのに必要な電圧から一定の大きさの電圧を差し引いた電圧であるプログラムディスターブストレスパルス列を、メモリセルを消去状態にした後に制御端子に印加し、
プログラムディスターブストレスパルス列の印加終了後に、該同時にプログラムディスターブストレスのかかるメモリセルにおいて閾値電圧が最低であるメモリセルのみを測定し、
前記半導体不揮発性メモリにおいて、同時にプログラムディスターブストレスのかかる複数のメモリセル内に設置されたリファレンスセルに対して、前記プログラムディスターブストレスパルス列と同時にプログラムパルス列を印加し、該リファレンスセルのプログラムが終了するまで前記プログラムディスターブストレスパルス列を印加することを特徴とする。
【００２６】
この構成においては、ゲート、浮遊ゲート、ドレイン及びソースを有する複数のメモリセルから成る半導体不揮発性メモリの制御端子に、漸次増加する大きさの電圧であり、かつ、最終パルスの電圧が、同時にプログラムディスターブストレスのかかる複数のメモリセルをプログラムを完了するのに必要な電圧に等しい電圧、またはプログラムを完了するのに必要な電圧から一定の大きさの電圧を差し引いた電圧であるプログラムディスターブストレスパルス列を、メモリセルを消去状態にした後に印加し、プログラムディスターブストレスパルス列の印加終了後に、該同時にプログラムディスターブストレスのかかるメモリセルにおいて閾値電圧が最低であるメモリセルのみを測定して半導体不揮発性メモリの試験を行う。また、半導体不揮発性メモリにおいて、同時にプログラムディスターブストレスのかかる複数のメモリセル内に設置されたリファレンスセルに対して、プログラムディスターブストレスパルス列と同時にプログラムパルス列を印加し、このリファレンスセルのプログラムが終了するまでプログラムディスターブストレスパルス列を印加する。したがって、不揮発性メモリの場合、ワード線内で最もプログラムディスターブを受けたメモリセルの閾値電圧は、最も低い閾値を持つことになり、ワード線毎に最低の閾値電圧を求めるだけで、ワード線毎のディスターブ量を試験評価することが可能となる。また、リファレンスメモリセルを採用することで、ワード線毎のプログラム終了電圧を考慮した電圧までのステップの試験とプログラムディスターブストレスの試験とを同時に行うことが可能となる。
【００２７】
(2) 同時にプログラムディスターブストレスのかかる複数のメモリセル以外のリファレンスセルに対し、プログラムディスターブストレスパルス列と同時にプログラムパルス列を印加し、前記リファレンスセルのプログラムが終了するまで前記プログラムディスターブストレスパルス列を印加することを特徴とする。
【００２８】
この構成においては、プログラムディスターブストレスパルス列と同時にプログラムパルス列を印加し、リファレンスセルのプログラムが終了するまでプログラムディスターブストレスパルス列を印加して、同時にプログラムディスターブストレスのかかる複数のメモリセル以外のリファレンスセルに対する試験を行う。したがって、メインメモリセルアレイ内の任意のメモリセルをリファレンスメモリセルと見なして設定することで、チップ面積を増大させることなく、プログラムディスターブとそのプログラムディスターブマージンに対する試験とを行うことが可能となる。
【００３１】
(3) 前記プログラムディスターブストレスパルス列は、各パルス幅と各ストレス電圧の増加量との比が、一定であることを特徴とする。
【００３２】
この構成においては、各パルス幅と各ストレス電圧の増加量との比が、一定であるプログラムディスターブストレスパルス列を印加して半導体不揮発性メモリセルの試験を行う。したがって、ワード線毎に接続された複数のメモリセルの中で各ワード線の最低閾値と消去状態の読み出し限界の閾値との差が、そのまま、印加するゲート電圧に対するプログラムディスターブマージンとなり、得られた各ワード線の最低閾値と消去状態の読み出し限界の閾値との差を、階段状パルスの増分（ストレス電圧の増加量）で割ると、ステップ数の算出が可能となる。
【００３３】
(4) プログラムを完了するのに必要な電圧の範囲内で任意に設定した電圧まで前記プログラムディスターブストレスを印加することを特徴とする。
【００３４】
この構成においては、プログラムを完了するのに必要な電圧の範囲内で任意に設定した電圧までプログラムディスターブストレスを印加して、半導体不揮発性メモリの試験を行う。したがって、ディスターブストレスパルスが全ワード線に対して所定のステップ数分短くなり、試験時間を短縮することが可能となる。
【００３５】
【発明の実施の形態】
本発明の実施形態に係る半導体不揮発性メモリの試験方法であるプログラムディスターブ試験のアルゴリズムを説明する。図１は、プログラムディスターブパルス列の模式図である。この試験アルゴリズムの主要部は、大きく分けて２種類の部分から成立している。つまり、メモリセルアレイの各メモリにプログラムディスターブストレスを印加する部分と、最もディスターブを受けたメモリセルの閾値電圧を読み出す部分である。
【００３６】
本発明においては、メモリセルを消去状態にした後に、図１に示したパルス幅ｔpp及び各パルスの間隔が一定であり、パルス毎に同じ増分Ｖｇstepで電圧の絶対値が大きくなる階段状となる特徴を持っているプログラムディスターブパルス列を半導体不揮発性メモリの制御端子に印加する。また、メモリに印加する最終のディスターブパルスの電圧の大きさを、プログラム時に必要なワード線に対して絶対値が最大のゲート電圧（−Ｖｇend ）に設定する。
【００３７】
また、パルス毎に同じ増分Ｖｇstepで電圧の絶対値が大きくなる階段状のプログラムディスターブパルス列を、プログラムディスターブストレスが最終ストレスとなるまでワード線毎に印加する。それから、プログラムディスターブパルス列を最終ワード線まで印加し、閾値電圧の読み出し処理を行う。
【００３８】
そして、すべてのワード線にプログラムディスターブパルス列を印加し終えた後、ワード線毎に最もプログラムディスターブを受けたメモリセルの閾値電圧を測定し、ワード線毎に最低の閾値電圧を算出する。
【００３９】
図１６に示したフラッシュメモリセルアレイの場合、ワード線内で最もプログラムディスターブを受けたメモリセルの閾値電圧は、最も低い閾値を持つことになる。したがって、ワード線毎に最低の閾値電圧を求めるだけでよい。これらの結果から、ワード線毎のディスターブ量を試験評価できる。
【００４０】
さらに、プログラムディスターブマージンは、得られた各ワード線の最低閾値と、消去状態の読み出し限界の閾値と、の差として求める。図１５に示したメモリセル２１のようにＦＮトンネル現象を利用したプログラム動作を行う場合、ドレイン端子１３に所定の一定電圧を印加し、制御端子１１に図１に示した階段状のプログラムディスターブパルスを印加した場合、階段状パルスの増分に等しい値だけ、メモリセルの閾値は低下する。この詳細については、特開平９−９１９８０号公報に記載されている。
【００４１】
この現象を本発明のプログラムディスターブに適応する。すなわち、閾値の低下分と階段状パルスの増分との比は、１になる（ポイント１）。この現象を利用すると、得られた各ワード線の最低閾値と消去状態の読み出し限界の閾値との差が、そのまま、印加するゲート電圧に対するプログラムディスターブマージンとなる。これをステップ数に直すには、得られた各ワード線の最低閾値と消去状態の読み出し限界の閾値との差を、階段状パルスの増分で割れば算出できる。
【００４２】
図２は、プログラムディスターブパルス列の模式図である。また、制御端子１１に印加するプログラムディスターブストレスパルスは、パルス幅とパルス毎の電圧の増分との比が等しければ、図２に示したように、ディスターブパルス列の始めの部分において、パルス幅と電圧増分とを共に大きくして、パルス数を減少させてもよい。
【００４３】
図２に示したディスターブパルス列では、階段状パルス列の前半部分は、パルス幅が２ｔpp、パルス毎に電圧の大きさが同じ増分２Ｖｇstepで絶対値が大きくなるようにする。また、階段状パルス列の後半部分は、パルス幅がｔpp、パルス毎に電圧の大きさが同じ増分Ｖｇstepで絶対値が大きくなるようにする。この場合、ディスターブパルス列のパルス幅とパルス毎の電圧の増分との比は、前半が２Ｖｇstep／２ｔpp、後半がＶｇstep／ｔppである。よって、この比は同じであり、この比を維持ことで、メモリセルの閾値電圧の下げ幅を同じにすることができる。
【００４４】
また、各ワード線に印加するプログラムディスターブパルスの最終電圧は、そのワード線に接続されるすべてのメモリセルのプログラムが終了する電圧が予めわかっている場合は、その電圧に設定すればよい。
【００４５】
また、上記の電圧が不明の場合、例えば、従来の（試験方法３）のように、プログラムが終了する電圧を別に測定し、その値をプログラムディスターブパルスの最終電圧に設定してもよい。
【００４６】
この場合、別にプログラム終了ゲート電圧を試験する分、試験時間が延びてしまうという問題がある。これを解決する手段として、リファレンスセルを別途設置して、プログラムゲートディスターブパルスをメモリセルに印加する時と同時に、リファレンスセルにプログラムパルスを印加し、リファレンスセルのプログラムが終了すると同時に、ディスターブパルスの印加を停止するようにしても良い。（図１３に基づいて後述する。）これは、プログラムされるリファレンスセルと試験されるメモリセルとが、共通のワード線に接続して、リファレンスセルのドレインにのみ所定のプログラム電圧を印加すれば実現できる。
【００４７】
さらに、このリファレンスセルは、試験されるメモリセルとは別に設置するのではなく、試験されるメモリセルの一部をリファレンスセルとみなして用いることができる。この場合、メモリセルアレイを不必要に増大させることを防ぐことができる。プログラムディスターブは、リフアレンスメモリセル以外のメモリセルの中で最も低いメモリセルの閾値を読み出せばよい。（図１４に基づいて後述する。）このようにして、最終ワード線までディスターブマージンを求める。
【００４８】
そして、ディスターブマージンが予め設定した所定値より大きいか否かを判定して、ディスターブマージンが予め設定した所定値より大きい場合は、メモリアレイは良品であると判定する。一方、ディスターブマージンが予め設定した所定値以下である場合は、メモリアレイは不良品であると判定する。
【００４９】
次に、本発明の第１実施形態に係る半導体不揮発性メモリの試験方法であるプログラムディスターブ試験の実施手順について、図４〜図６に基づいて説明する。図４は、プログラムディスターブ試験のアルゴリズムを説明するためのフローチャートである。図５は、ディスターブストレス印加処理を説明するためのフローチャートである。図６は、メモリセルの閾値電圧読み出し処理を説明するためのフローチャートである。
【００５０】
本発明に係る半導体不揮発性メモリの試験方法のアルゴリズムは、例えば、図１６に示したメモリセルアレイ３１に適用することができる。まず、図４に示したように、メモリセルアレイ３１全体を一括消去する（ｓ１）。つまり、全メモリセル２１のデータを「０」とする。
【００５１】
次に、ディスターブストレス印加処理を実行する（ｓ２）。この処理では、ドレイン端子１３’を浮遊状態にして、ワード線３２にプログラムディスターブパルスを印加する。まず、図５に示したように、ワード線３２を初期設定する（ｓ１１）。次に、プログラムディスターブストレスを初期設定する（ｓ１２）。
【００５２】
ここで、前記のようにプログラムディスターブパルスは、図１に示したように、パルス幅ｔppが一定であり、パルス毎に電圧の大きさが同じ増分Ｖｇstepで絶対値が大きくなる階段状となる特徴を持っている。また、最終のディスターブパルスの電圧の大きさは、プログラム時に必要なワード線に対して最大のゲート電圧（−Ｖｇend ）に初期設定する。
【００５３】
ｓ１２の処理に続いて、ワード線３２にプログラムディスターブパルスを印加し（ｓ１３）、このパルスの電圧の大きさが最終パルスの電圧の大きさ（−Ｖｇend ）か否かを確認する（ｓ１４）。この時、最終パルスの大きさでなければ、パルスの電圧の大きさを前記のようにＶｇstepだけ絶対値が大きくなる電圧とする（ｓ１６）。そして、再度プログラムディスターブパルスを印加する（ｓ１３）。このように、プログラムディスターブストレスが最終ストレスとなるまで、ｓ１３、ｓ１４、ｓ１６の処理を繰り返し実施する。
【００５４】
一方、ｓ１４において、プログラムディスターブパルスが、最終パルスの電圧の大きさであると、プログラムディスターブパルスを印加していたのが最終ワード線か否かを確認する（ｓ１５）。最終ワード線でない場合は、次のワード線を指定して（ｓ１７）、再度、ｓ１２からｓ１５までの処理を行う。
【００５５】
一方、プログラムディスターブパルスを印加していたのが最終ワード線である場合は、次に閾値電圧の読み出し処理を行う（ｓ３）。つまり、すべてのワード線にプログラムディスターブパルスを印加し終えた後、ワード線毎に最もプログラムディスターブを受けたメモリセルの閾値を測定する。
【００５６】
まず、図６において、ワード線を初期設定する（ｓ２１）。そして、最もディスターブを受けたメモリセルの閾値電圧を測定し（ｓ２２）、ワード線毎に最低の閾値電圧を算出する（ｓ２３）。
【００５７】
図１６に示したフラッシュメモリセルアレイ３１の場合、ワード線３２に接続されたメモリセルにおいて、最もプログラムディスターブを受けたメモリセルが、最も低い閾値電圧を持つことになる。したがって、ワード線毎に最低の閾値電圧を求めるだけでよい。これらの結果からワード線毎のディスターブ量を試験評価できる。
【００５８】
さらに、プログラムディスターブマージンを、得られた各ワード線の最低閾値と、消去状態の読み出し限界の閾値と、の差として求める（ｓ２４）。詳細は、前述の通りである。
【００５９】
ディスターブマージンを求めたら、プログラムディスターブパルスを印加していたのが最終のワード線か否かを確認する（ｓ２５）。最終のワード線でない場合は、次のワード線を指定して（ｓ２６）、ｓ２２からｓ２５までの処理を行う。
【００６０】
一方、最終のワード線の場合は、ディスターブマージンが予め設定した所定値（良否判定値）より大きいか否かを判定する（ｓ４）。ディスターブマージンが予め設定した所定値より大きい場合は、メモリアレイは良品であると判定する（ｓ５）。一方、ディスターブマージンが予め設定した所定値以下である場合は、メモリアレイは不良品であると判定する（ｓ６）。そして、この処理を終了する。
【００６１】
次に、本発明の第１実施形態に係る半導体不揮発性メモリの試験方法を、さらに具体的な数値を用いて説明する。図３は、プログラムゲート電圧に対するパルス列の模式図である。図３に示したように、メモリセルの制御端子に印加するゲート電圧の一連のパルス列を、−４Ｖから０．５Ｖステップで−１２Ｖまで増加し、パルス幅ｔppは１ｍｓになるように設定する。なお、以下の説明において挙げる数値は、あくまでも一例に過ぎず、本発明を限定するものではない。
【００６２】
図７は、浮遊ゲートを有する半導体不揮発性メモリのメモリセルアレイの部分模式図である。図７に示したメモリセルアレイは、３０個のメモリセルを備え、各メモリセルは、制御端子１１が６個毎に異なるワード線に接続されている。よって、メモリセルアレイは５本のワード線Ａ〜Ｅを備えている。また、各メモリセルは、隣り合うメモリセルのドレイン端子１３とソース端子１４とが、５個毎に異なるビット線に接続されている。よって、メモリセルアレイは７本のビット線４１〜４７を備えている。
【００６３】
プログラム動作は、一本のワード線を単位として行われる。つまり、ワード線に−Ｖｇが印加すると、ワード線に接続された各メモリセルの制御端子に−Ｖｇが印加される。よって、一本のワード線に接続された複数のメモリセルは、同時にプログラム動作を受けることになる。メモリセルアレイには、ワード線Ａのプログラム動作を行い、それが終了すると、ワード線Ｂのプログラム動作を行い、それが終了すると、ワード線Ｃのプログラム動作を行い、という具合にワード線毎にプログラム動作を実施する。プログラム動作時に、選択したワード線には−Ｖｇを印加し、選択していないワード線には０Ｖを印加する。
【００６４】
各ワード線毎のプログラム動作では、ワード線に図３に示したようなパルス列を印加していく。この時、ドレイン電圧は、プログラムされるべきメモリセルに対しては４Ｖ、消去状態に留めておくメモリセルに対しては、浮遊状態Ｆにする。
【００６５】
ワード線毎のプログラム動作では、消去状態に設定しておかなければならないメモリセルが、プログラム動作中ずっとそのメモリセルのゲート端子にワード線電圧が印加されることとなり、これがプログラムディスターブの原因となる。
【００６６】
また、消去状態に留めておかなければならないメモリセルが、最もディスターブ速度の速いメモリセルであると言える。一方、プログラムすべきメモリセルが、そのワード線に接続された全メモリセルの中で、最もプログラム速度の遅いメモリセルであると言える。換言すれば、図４に示したパルス列の最後のパルスまで印加する必要があるメモリセルが最もプログラム速度の遅いメモリセルであると言える。このような場合が、プログラムディスターブマージンの限界に相当する場合である。
【００６７】
図８は、メモリセルのプログラム特性及びプログラムディスターブ特性を説明するためのワード線に印加する電圧とメモリセルの閾値電圧との関係を示す図である。プログラムディスターブマージンを試験する場合、図８に示したように、ワード線毎に、最もプログラム速度の遅いメモリセルがどのステップのプログラムパルスまで必要としているかという量と、最もディスターブの早いメモリセルがそのステップまでディスターブストレスが印加された場合、マージンは確保されているか、そして、そのマージン量はどの位の大きさがあるのかを試験する必要がある。
【００６８】
図８において、センスアンプ遷移領域は、ビット線の先に設置され、メモリセル内を流れる電流を電圧値に換算し、所定の電圧（参照電圧）と比較してメモリセルの状態を判定するセンスアンプの回路のバラツキ等で、誤判定を起こさない領域である。したがって、センスアンプ遷移領域の上限が消去状態のメモリセルの読み出し限界となる。
【００６９】
そこで、まず、ワード線毎に図３に示したようなパルス列のどのステップまで電圧を印加すれば、そのワード線に属する全メモリセルのプログラムが終了するのかを試験で求める。図９は、プログラム特性を説明するためのワード線に印加する電圧とメモリセルの閾値との関係を示した図である。図１０は、プログラムディスターブストレス電圧に対するパルス列の模式図である。例えば、図９に示したように、全メモリセルのプログラムが終了する電圧が、ワード線Ａでは１０Ｖ、そして、ワード線Ｂでは１１．５Ｖであったとする。
【００７０】
つまり、ワード線Ａでは、最も遅くプログラムされるメモリセルは１０Ｖまで印加した時にプログラム状態、すなわちセンスアンプ遷移領域の下限値をとる。このような値を各ワード線毎にすべて求めておく。なお、これらの値は、試験を行うテスタなどが備えた記憶装置に記憶させておいてもよいし、試験をうける不揮発性メモリ内に記憶させておいてもよい。
【００７１】
メモリセルを一旦消去状態にしたうえで、次に、各ワード線毎にプログラムディスターブストレス電圧を印加していく。この時、ワード線に印加するストレスは、例えば、先程のワード線Ａに対しては、図１０（Ａ）に示したように最終ステップが１０Ｖまでのパルス列を、先程のワード線Ｂに対しては、図１０（Ｂ）のように最終ステップが１１．５Ｖまでのパルス列を、順に印加していく。
【００７２】
全ワード線へのディスターブパルスの印加終了後、最もディスターブを受けたメモリセルは最も低い閾値を持つため、ワード線毎に最も低い閾値を求める。例えば、ワード線Ａについて図１１を用いて説明する。図１１は、プログラム特性及びプログラムディスターブ特性を説明するためのワード線に印加する電圧とメモリセルの閾値電圧との関係を示す図である。
【００７３】
前もって測定されている最も遅くプログラム（データ「１」を書き込む）されるメモリセル、つまりワード電圧１０Ｖでプログラムが完了するメモリセルのワード電圧値（◎印）と、ステップ状にこのワード電圧１０Ｖまで印加した際、最も早くディスターブを受けたメモリセルの閾値電圧（□印）から傾き１で減算したラインでセンスアンプ遷移領域の上限と交叉した点（限界値）のワード線電圧値の差がワード線Ａでのプログラムディスターブマージンとなる。これを各ワード線毎に求める。
【００７４】
前記の（ポイント１）で示した通り、閾値の変化分とゲート電圧の増分との比は１になるので、各ワード線毎に最も低い閾値と傾き１で換算して算出した消去読み出し限界閾値との差が、そのままプログラムディスターブマージンの量となる。
【００７５】
つまり、｜閾値電圧変化分｜＝｜ワード線電圧の変化分｜となり、各ワード線にこの値を算出し、最も厳しい値が、このメモリセルアレイのプログラムディスターブマージンとなる。
【００７６】
先の記述の中で、ワード線毎のプログラムディスターブストレス電圧を、そのワード線に属する全メモリセルのプログラムが終了するワード緑電圧のステップまで印加するという試験方法を示してきた。次に、ワード線毎のプログラムディスターブストレス電圧を、そのワード線に属する全メモリセルのプログラムが終了するワード線電圧のステップから指定したステップだけ手前のステップまで印加するという試験方法を、本発明の実施形態として説明する。
【００７７】
図１２は、プログラム特性とプログラムディスターブ特性を説明するためのワード線に印加する電圧とメモリセルの閾値電圧との関係を示す図である。例えば、ワード線Ａについては、図１２に示したように、ワード線毎のプログラムディスターブストレス電圧を、そのワード線に属する全メモリセルのプログラムが終了するワード線電圧（１０Ｖ）のステップから１ステップだけ手前（９．５Ｖ）のステップまで印加するという試験方法がある。この場合、ディスターブストレスパルスが全ワード線に対して１ステップ短くなり、試験時間が短縮できるという長所を持つ。
【００７８】
まず、メモリセルを消去状態にしておき、次に、ワード線毎にディスターブパルスを印加していく。ここまでは、前述の実施形態と同じである。但し、ワード線に印加するプログラムディスターブストレスの最終パルスを、図示は省略するが、例えば、先程のワード線Ａに対しては、最終ステップが９．５Ｖまでのパレス列を、先程のワード線Ｂに対しては、最終ステップが１１．０Ｖまでのパルス列を、順に印加していく。このパルスを印加する部分が先程と異なる。この後、各ワード線毎に最も低い閾値を求める。これは、前述の方法と同じである。
【００７９】
この方法を実施した場合のワード線Ａにおけるメモリセルの特性について図１２に基づいて説明する。前もって測定されている最も遅くプログラム（データ「１」を書き込む）されるメモリセル、つまりワード電圧１０Ｖでプログラムが完了するメモリセルのワード電圧値（◎印）と、この場合ステップ状にこのワード電圧の１ステップ前の９．５Ｖまで印加した際、最も早くディスターブを受けたメモリセルの閾値電圧（□印）から傾き１（プログラムディスターブストレスパルス電圧の増分を減算）で減算したラインでセンスアンプ遷移領域の上限と交叉した点（限界値）のワード線電圧値の差がワード線Ａでのプログラムディスターブマージンとなる。
【００８０】
これも先に説明した図１１と同様であり、ステップ状の書き込みパルスの変化分とメモリセルの閾値電圧の変化分との比が１：１に対応することを利用している。
【００８１】
後は図１１で説明した方法と同じであり、各ワード線毎にこの値を求め、最も厳しい値がこのメモリセルアレイでのプログラムディスターブマージンとなる。
【００８２】
上記の実施形態では、プログラムディスターブストレスとしてワード線に印加する電圧パルスの最終ステップを、そのワード線に属する全メモリセルのプログラムが終了するワード線電圧のステップから１ステップだけ手前のステップまで印加するという試験方法を示したが、例えば、プログラムディスターブストレスとしてワード線に印加する電圧パルスの最終ステップを、そのワード線に属する全メモリセルのプログラムが終了するワード線電圧のステップから２ステップだけ手前でも、または、３ステップ手前のステップまで印加するという試験方法でも構わない。試験方法は、図１２に基づいて説明した方法と同様である。
【００８３】
つまり、前もって測定されている最も遅くプログラム（データ「１」を書き込む）されるメモリセル、つまりワード電圧１０Ｖでプログラムが完了するメモリセルのワード電圧値（◎印）と、この場合、ステップ状にこのワード電圧の２ステップ前の９．０Ｖまで印加した際、最も早くディスターブを受けたメモリセルの閾値電圧から傾き１（プログラムディスターブストレスパルス電圧の増分の２倍値を減算）で減算したラインでセンスアンプ遷移領域の上限と交叉した点（限界値）のワード線電圧値の差がワード線Ａでのプログラムディスターブマージンとなる。
【００８４】
後は図１１を用いて説明した試験方法と同じであり、各ワード線毎にこの値を求め、最も厳しい値がこのメモリセルアレイでのプログラムディスターブマージンとなる。
【００８５】
３ステップ手前まで印加した場合も同様に、最も低い閾値から、ワード線に印加されたプログラムディスターブストレスパルスの電圧の増分の３倍分だけ差し引いた値をつかって換算して求めることができる。
【００８６】
なお、上記の実施形態においては、ワード線にプログラムディスターブストレスを印加した場合、ワード線毎にディスターブ量とディスターブマージンとを正確に試験するのに有効である。
【００８７】
ここで、試験精度はやや落ちるが、試験時間をさらに大幅に低減可能な実施形態を説明する。まず、プログラム終了電圧を仕様などで予め指定することで、前述の、ワード線毎に図４に示したようなパルス列のどのステップまで電圧を印加すれば、そのワード線に属する全メモリセルのプログラムが終了するのかを試験することを省略することができる。
【００８８】
さらに、リファレンスメモリセルを採用することで、ワード線毎のプログラム終了電圧を考慮した電圧までのステップの試験とプログラムディスターブストレスの試験とを同時に行うことができる。
【００８９】
図１３は、半導体不揮発性メモリのメモリセルアレイの模式図である。図１３に示したように、同じワード線に接続されているメインメモリセルアレイ以外のメモリセルをリファレンスメモリセルとして設定する。ワード線毎に、リファレンスメモリセルのドレインに電圧を印加する。一方、メインメモリセルアレイ内のメモリセルのドレインをすべて浮遊状態にしたうえで、図４に示したようなプログラムディスターブストレスパルス列をワード線に印加する。この時、リファレンスメモリセルの閾値は低下し徐々にプログラムされていく。一方、メインメモリセルアレイ内のメモリセルは、ワード線にプログラムディスターブストレスを受けるだけである。そして、リファレンスメモリセルのプログラムが終了したワード電圧まで、または、そのステップからある指定された数のステップまで、ワード線に印加する電圧ストレスを印加することで、ワード線毎のプログラム終了電圧を考慮した電圧までのステップの試験とプログラムディスターブストレスの試験とを同時に行うことができる。
【００９０】
図１４は、浮遊ゲートを有する半導体不揮発性メモリのメモリセルアレイの部分模式図である。さらに、図１４に示したように、メインメモリセルアレイ内の任意のメモリセルをリファレンスメモリセルとみなして設定することで、チップ面積を増大させることなく、図１３を用いて説明した実施形態と同等のプログラムディスターブとそのプログラムディスターブマージンに対する試験とを行うことができる。
【００９１】
なお、上記の説明では便宜上数値をあげて説明したが、本発明を制約するものではない。
【００９２】
【発明の効果】
本発明によれば、以下の効果が得られる。
【００９３】
(1) ゲート、浮遊ゲート、ドレイン及びソースを有する複数のメモリセルから成る半導体不揮発性メモリの制御端子に、漸次増加する大きさの電圧であり、かつ、最終パルスの電圧が、同時にプログラムディスターブストレスのかかる複数のメモリセルをプログラムを完了するのに必要な電圧に等しい電圧、またはプログラムを完了するのに必要な電圧から一定の大きさの電圧を差し引いた電圧であるプログラムディスターブストレスパルス列を、メモリセルを消去状態にした後に印加し、プログラムディスターブストレスパルス列の印加終了後に、該同時にプログラムディスターブストレスのかかるメモリセルにおいて閾値電圧が最低であるメモリセルのみを測定して半導体不揮発性メモリの試験を行い、半導体不揮発性メモリにおいて、同時にプログラムディスターブストレスのかかる複数のメモリセル内に設置されたリファレンスセルに対して、プログラムディスターブストレスパルス列と同時にプログラムパルス列を印加し、このリファレンスセルのプログラムが終了するまでプログラムディスターブストレスパルス列を印加するので、ワード線内で最もプログラムディスターブを受けたメモリセルの閾値電圧は、最も低い閾値を持つことになり、ワード線毎に最低の閾値電圧を求めるだけで、ワード線毎のディスターブ量を試験評価することができ、また、リファレンスメモリセルを採用することで、ワード線毎のプログラム終了電圧を考慮した電圧までのステップの試験とプログラムディスターブストレスの試験とを同時に行うことができる。
【００９４】
(2) プログラムディスターブストレスパルス列と同時にプログラムパルス列を印加し、リファレンスセルのプログラムが終了するまでプログラムディスターブストレスパルス列を印加して、同時にプログラムディスターブストレスのかかる複数のメモリセル以外のリファレンスセルに対する試験を行うので、メインメモリセルアレイ内の任意のメモリセルをリファレンスメモリセルと見なして設定することで、チップ面積を増大させることなく、プログラムディスターブとそのプログラムディスターブマージンに対する試験とを行うことができる。
【００９６】
(3) 各パルス幅と各ストレス電圧の増加量との比が、一定であるプログラムディスターブストレスパルス列を印加して半導体不揮発性メモリセルの試験を行うことによって、ワード線毎に接続された複数のメモリセルの中で各ワード線の最低閾値と消去状態の読み出し限界の閾値との差が、そのまま、印加するゲート電圧に対するプログラムディスターブマージンとなり、得られた各ワード線の最低閾値と消去状態の読み出し限界の閾値との差を、階段状パルスの増分（ストレス電圧の増加量）で割ると、ステップ数を算出することができる。
【００９７】
(4) プログラムを完了するのに必要な電圧の範囲内で任意に設定した電圧までプログラムディスターブストレスを印加して、半導体不揮発性メモリの試験を行うため、ディスターブストレスパルスが全ワード線に対して所定のステップ数分短くなり、試験時間を短縮することができる。
【００９８】
【図面の簡単な説明】
【図１】プログラムディスターブパルス列の模式図である。
【図２】プログラムディスターブパルス列の模式図である。
【図３】プログラムゲート電圧に対するパルス列の模式図である。
【図４】プログラムディスターブ試験のアルゴリズムを説明するためのフローチャートである。
【図５】ディスターブストレス印加処理を説明するためのフローチャートである。
【図６】メモリセルの閾値電圧読み出し処理を説明するためのフローチャートである。
【図７】浮遊ゲートを有する半導体不揮発性メモリのメモリセルアレイの部分模式図である。
【図８】メモリセルのプログラム特性及びプログラムディスターブ特性を説明するためのワード線に印加する電圧とメモリセルの閾値電圧との関係を示す図である。
【図９】プログラム特性を説明するためのワード線に印加する電圧とメモリセルの閾値との関係を示した図である。
【図１０】プログラムディスターブストレス電圧に対するパルス列の模式図である。
【図１１】プログラム特性及びプログラムディスターブ特性を説明するためのワード線に印加する電圧とメモリセルの閾値電圧との関係を示す図である。
【図１２】プログラム特性とプログラムディスターブ特性を説明するためのワード線に印加する電圧とメモリセルの閾値電圧との関係を示す図である。
【図１３】半導体不揮発性メモリのメモリセルアレイの模式図である。
【図１４】浮遊ゲートを有する半導体不揮発性メモリのメモリセルアレイの部分模式図である。
【図１５】半導体不揮発性メモリの断面略図である。
【図１６】メモリセルアレイの構成例を示す回路図である。
【符号の説明】
１−ゲート
２−浮遊ゲート
３−ドレイン
４−ソース
５−基板
６−トンネル酸化膜
１１−制御端子
１３−ドレイン端子
１４−ソース端子
２１−メモリセル
３１−メモリセルアレイ
Claims (4)
- ゲート、浮遊ゲート、ドレイン及びソースを有する複数のメモリセルから成る半導体不揮発性メモリの試験方法であって、
漸次増加する大きさの電圧であり、かつ、最終パルスの電圧が、同時にプログラムディスターブストレスのかかる複数のメモリセルについてプログラムを完了するのに必要な電圧に等しい電圧、またはプログラムを完了するのに必要な電圧から一定の大きさの電圧を差し引いた電圧であるプログラムディスターブストレスパルス列を、メモリセルを消去状態にした後に制御端子に印加し、
プログラムディスターブストレスパルス列の印加終了後に、該同時にプログラムディスターブストレスのかかるメモリセルにおいて閾値電圧が最低であるメモリセルのみを測定し、
前記半導体不揮発性メモリにおいて、同時にプログラムディスターブストレスのかかる複数のメモリセル内に設置されたリファレンスセルに対して、前記プログラムディスターブストレスパルス列と同時にプログラムパルス列を印加し、該リファレンスセルのプログラムが終了するまで前記プログラムディスターブストレスパルス列を印加することを特徴とする半導体不揮発性メモリの試験方法。 - 同時にプログラムディスターブストレスのかかる複数のメモリセル以外のリファレンスセルに対して、プログラムディスターブストレスパルス列と同時にプログラムパルス列を印加し、前記リファレンスセルのプログラムが終了するまで前記プログラムディスターブストレスパルス列を印加することを特徴とする請求項１に記載の半導体不揮発性メモリの試験方法。
- 前記プログラムディスターブストレスパルス列は、各パルス幅と各ストレス電圧の増加量との比が、一定であることを特徴とする請求項１に記載の半導体不揮発性メモリの試験方法。
- プログラムを完了するのに必要な電圧の範囲内で任意に設定した電圧まで前記プログラムディスターブストレスを印加することを特徴とする請求項１に記載の半導体不揮発性メモリの試験方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000239055A JP3848064B2 (ja) | 2000-08-07 | 2000-08-07 | 半導体不揮発性メモリの試験方法 |
| TW090118482A TW525272B (en) | 2000-08-07 | 2001-07-27 | Test methods for semiconductor non-volatile memories |
| US09/922,791 US6490198B2 (en) | 2000-08-07 | 2001-08-07 | Test methods for semiconductor non-volatile memories |
| KR10-2001-0047545A KR100451598B1 (ko) | 2000-08-07 | 2001-08-07 | 반도체 비휘발성 메모리의 시험 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000239055A JP3848064B2 (ja) | 2000-08-07 | 2000-08-07 | 半導体不揮発性メモリの試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002056698A JP2002056698A (ja) | 2002-02-22 |
| JP3848064B2 true JP3848064B2 (ja) | 2006-11-22 |
Family
ID=18730657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000239055A Expired - Fee Related JP3848064B2 (ja) | 2000-08-07 | 2000-08-07 | 半導体不揮発性メモリの試験方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6490198B2 (ja) |
| JP (1) | JP3848064B2 (ja) |
| KR (1) | KR100451598B1 (ja) |
| TW (1) | TW525272B (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6684173B2 (en) * | 2001-10-09 | 2004-01-27 | Micron Technology, Inc. | System and method of testing non-volatile memory cells |
| JP4424952B2 (ja) * | 2003-09-16 | 2010-03-03 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
| AT501848B1 (de) | 2005-04-15 | 2007-04-15 | Wien Kanal Abwassertech Gmbh | Kabelkanal |
| KR100794663B1 (ko) * | 2006-08-28 | 2008-01-14 | 삼성전자주식회사 | 디스터브 모니터링 스킴을 갖는 플래시 메모리 장치 |
| US7643337B2 (en) * | 2007-07-17 | 2010-01-05 | Macronix International Co., Ltd. | Multi-bit flash memory and reading method thereof |
| US8787065B2 (en) | 2011-10-18 | 2014-07-22 | Micron Technology, Inc. | Apparatuses and methods for determining stability of a memory cell |
| FR3021522A1 (fr) * | 2014-05-28 | 2015-12-04 | Imv Technologies | Paillette pour la conservation d'une dose predeterminee de substance a base liquide, notamment de la semence animale diluee ; milieu de dilution pour donner une telle substance ; et systeme les comportant |
| US11205483B2 (en) * | 2016-04-11 | 2021-12-21 | SK Hynix Inc. | Memory system having dies and operating method of the memory system outputting a command in response to a status of a selected die |
| US11988702B2 (en) | 2018-04-04 | 2024-05-21 | Samsung Electronics Co., Ltd. | Method and system for inspection of defective MTJ cell in STT-MRAM |
| KR102076323B1 (ko) * | 2018-04-04 | 2020-02-11 | 한양대학교 산학협력단 | Sttmram에서 결함 셀 스크린 방법 및 시스템 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5155701A (en) * | 1985-02-08 | 1992-10-13 | Hitachi, Ltd. | Semiconductor integrated circuit device and method of testing the same |
| DE69229673T2 (de) * | 1992-10-29 | 1999-12-02 | St Microelectronics Srl | Verfahren zur Bewertung des Gatteroxids nicht-flüchtiger EPROM, EEPROM und flash-EEPROM-Speicher |
| EP0595775B1 (en) * | 1992-10-29 | 1999-07-28 | STMicroelectronics S.r.l. | Method of evaluating the dielectric layer of nonvolatile EPROM, EEPROM and flash-EEPROM memories |
| KR0141432B1 (ko) * | 1993-10-01 | 1998-07-15 | 기다오까 다까시 | 반도체 기억장치 |
| KR0172831B1 (ko) | 1995-09-18 | 1999-03-30 | 문정환 | 비휘발성 메모리를 프로그램하는 방법 |
| US5912836A (en) * | 1997-12-01 | 1999-06-15 | Amic Technology, Inc. | Circuit for detecting both charge gain and charge loss properties in a non-volatile memory array |
| JP2001266598A (ja) * | 2000-03-22 | 2001-09-28 | Denso Corp | 不揮発性半導体メモリの特性検査方法 |
-
2000
- 2000-08-07 JP JP2000239055A patent/JP3848064B2/ja not_active Expired - Fee Related
-
2001
- 2001-07-27 TW TW090118482A patent/TW525272B/zh not_active IP Right Cessation
- 2001-08-07 KR KR10-2001-0047545A patent/KR100451598B1/ko active IP Right Grant
- 2001-08-07 US US09/922,791 patent/US6490198B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020012523A (ko) | 2002-02-16 |
| US6490198B2 (en) | 2002-12-03 |
| US20020018365A1 (en) | 2002-02-14 |
| JP2002056698A (ja) | 2002-02-22 |
| TW525272B (en) | 2003-03-21 |
| KR100451598B1 (ko) | 2004-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7623390B2 (en) | Programming method for non-volatile memory and non-volatile memory-based programmable logic device | |
| KR100749736B1 (ko) | 플래시 메모리 장치 및 그것의 소거 방법 | |
| US8339864B2 (en) | Method of programming nonvolatile memory device | |
| EP2777046B1 (en) | Defective word line detection | |
| JP5964522B2 (ja) | 不揮発性メモリのプログラムアルゴリズムのデバイス及び方法 | |
| TW201027543A (en) | Adaptive erase and soft programming for memory | |
| KR20120025462A (ko) | 비휘발성 저장장치를 위한 2 패스 소거 | |
| US6128219A (en) | Nonvolatile memory test structure and nonvolatile memory reliability test method | |
| US9007826B2 (en) | Non-volatile semiconductor memory device | |
| KR101668340B1 (ko) | Nand형 플래시 메모리 및 그의 프로그래밍 방법 | |
| JP3848064B2 (ja) | 半導体不揮発性メモリの試験方法 | |
| WO2013070916A2 (en) | Erratic program detection for non-volatile storage | |
| TW201603022A (zh) | 半導體記憶體裝置及記憶體系統 | |
| JP2008262623A (ja) | 不揮発性半導体記憶装置 | |
| KR100908662B1 (ko) | 불휘발성반도체기억장치 | |
| US20050213363A1 (en) | Non-volatile memory device and inspection method for non-volatile memory device | |
| KR20090048102A (ko) | 불휘발성 메모리 장치의 소프트 프로그램 방법과 검증/독출방법 | |
| KR20070057716A (ko) | 멀티 레벨 셀을 갖는 플래시 메모리 장치의 프로그램 방법 | |
| US10431321B1 (en) | Embedded transconductance test circuit and method for flash memory cells | |
| JP2007250133A (ja) | 不揮発性半導体記憶装置のテスト方法 | |
| US8000154B2 (en) | Non-volatile memory device and method of controlling a bulk voltage thereof | |
| CN114664356B (zh) | 非易失性存储器的擦除方法和擦除装置 | |
| JP2551394B2 (ja) | 不揮発性半導体記憶装置のテスト方法 | |
| KR20120069111A (ko) | 반도체 메모리 장치의 테스트 방법 | |
| KR100541165B1 (ko) | 플래쉬 메모리 소자의 프로그램 및 소거 검증 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050328 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050517 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050714 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060328 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060426 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060801 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060824 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3848064 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130901 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |