-
Die vorliegende Erfindung bezieht
sich auf ein Verfahren und einen Schaltkreis zur Erzeugung einer
regulierten Spannung nach den Oberbegriffen der Ansprüche 1 bzw.
7.
-
Spannungsregler sind Schaltkreise,
die seit vielen Jahren in der Elektronikindustrie Verwendung finden.
In neuerer Zeit hielten sie Einzug in nichtflüchtige Speichervorrichtungen,
welche aus MOS-Transistoren
mit einem schwebenden Anschluss vom Gate-Typ bestehende Zellen umfassen,
wie z. B. Speicher vom Typ EPROM, EEPROM und FLASH. In der Tat führen eine
reduzierte Versorgungsspannung, vergrößerte Integrationsdichte und
zunehmende Mengen von in einer einzigen Zelle abzuspeichernden binären Informationen
zu dem Erfordernis, dass diese Schreib- und Löschsignale mit größerer Genauigkeit
gesteuert werden.
-
Ein nichtflüchtiges Speichersystem vom
Multi-Level-Typ ist aus der Patentanmeldung
EP 394 705 bekannt. Dieses umfasst
eine Gate-Spannungserzeugungsschaltung,
die in
4(a) gezeigt wird und die aus
einer Taktimpulssignal-Erzeugungsschaltung
40, einer Ladungspumpenschaltung
60 und
einer Regulatorschaltung
100 besteht, die sämtlich zueinander
in Reihe geschaltet sind, sowie aus einer Spannungssteuerschaltung
80,
deren Eingang mit dem Ausgang der Schaltung
60 und deren
Ausgang mit einem Stoppanschluss der Schaltung
40 verbunden ist.
Die Spannungssteuerschaltung
80 umfasst einen Komparator
86,
welcher einen über
einen Lastwiderstand
84 mit der Masse verbundenen negativen
Eingang und einen positiven Eingang für den Erhalt eines Datenspannungssignals
mit einem Wert im Bereich von 0 bis 5 Volt aufweist, sowie eine
Zenerdiode
82, welche eine Zenerspannung von 15 Volt aufweist, eine
mit dem Eingang der Steuerschaltung
80 verbundene Kathode
und eine mit dem negativen Eingang des Komparators
86 verbundene
Anode; der Ausgang des Komparators
86 ist mit dem Ausgang der
Steuerschaltung
80 verbunden.
-
Die Funktion dieser Gate-Spannungserzeugungsschaltung
ergibt sich ohne weiteres aus 4(b).
Die Regelung wird so durchgeführt,
dass der Wert den kombinierten Daten- und Zenerspannungen entspricht.
Es sollte jedoch angemerkt werden, dass während eines Zellenlesevorgangs
das Gate der Speicherzelle, wie in 9 gezeigt,
an die 5-Volt-Versorgungsspannung VDD angelegt wird.
-
Eine weitere Gate-Spannungserzeugungsschaltung
zur Verwendung in nichtflüchtigen
Speichern vom Multi-Level-Typ bzw. von dem Typ mit niedriger Versorgungsspannung
ist aus der Patentanmeldung
EP
656 629 bekannt; während
des Lesevorgangs wird die Gatespannung durch eine durch einen Oszillator
gesteuerte Ladungspumpenschaltung zugeführt und hat einen höheren Wert
als die Systemversorgungsspannung, um einen großen Störspannungsabstand zwischen
Speicherzuständen
zu ermöglichen.
Die resultierende Spannung wird dann, wie in
3 gezeigt, durch eine Zenerdiode reguliert.
-
Die beiden an sich bekannten Regler
basieren auf einem hochpräzisen,
aus einer Zenerdiode bestehenden Referenzelement. Entsprechend wird der
regulierte Spannungswert in der Entwicklungsphase eingestellt und
kann beispielsweise weder durch den Nutzer noch durch den Hersteller
im EWS (Electrical Wafer Sort)-Stadium geändert werden. Entsprechend
sind die Zenerdioden nicht immer bequem mit der CMOS-Technologie zu integrieren.
-
Zusätzlich ändert sich die Leistung der
Speicherzellen mit dem Zeitablauf, beispielsweise aufgrund von Temperaturschwankungen.
Dementsprechend kann bei einem gegebenen Speicherzustand und einem
gegebenen Wert der Gate-Lesespannung der durch eine Zelle fließende Strom
signifikant unterschiedliche Werte annehmen. Dies gibt die Wahl großer Störabstände vor.
-
Des weiteren ist aus dem an Vider
erteilten US-Patent Nr. 4,954,990 eine Vorrichtung für die Steuerung
der Programmierspannung einer EEPROM-Anordnung bekannt, welche eine
Vielzahl von Speicherzellen vom schwebenden Gate-Typ aufweist. Insbesondere
umfasst eine solche Vorrichtung eine zusätzliche Speicherzelle, um Schwankungen der
Programmierspannung aufgrund der Prozessstreuung zu kompensieren.
-
Der vorliegenden Erfindung liegt
die Aufgabe zugrunde, ein Verfahren und eine Schaltung zur Erzeugung
einer regulierten Spannung insbesondere für Gate-Anschlüsse von
nichtflüchtigen
Speicherzellen vom schwebenden Gate-Typ zu liefern, die die Nachteile
des Standes der Technik zu überwinden vermögen.
-
Diese Aufgabe wird durch ein Verfahren
und eine Schaltung gelöst,
die die in Anspruch 1 bzw. 7 dargestellten Funktionen und Eigenschaften
aufweisen. Weitere vorteilhafte Erfindungsmerkmale werden in den
Unteransprüchen
angegeben.
-
Wenn für den Reguliervorgang eine
nichtflüchtige
Speicherzelle vom schwebenden Gate-Typ genutzt wird, kann der regulierte
Spannungswert programmiert werden und folgt automatisch beliebigen Veränderungen
bei der Leistung der Speicherzellen, aus denen zu lesen ist.
-
Die vorliegende Erfindung bezieht
sich auch auf eine nichtflüchtige
Speichervorrichtung nach Anspruch 12, auf die das erfindungsgemäße Verfahren und
die erfindungsgemäße Schaltung
in vorteilhafter Weise angewandt werden können.
-
Weitere erfindungswesentliche Merkmale gehen
aus der nachfolgenden Beschreibung hervor, in der mit Bezug auf
die Zeichnungen Ausführungsbeispiele
erläutert
werden. In den Zeichnungen zeigen:
-
1 ein
schematisches teilweises Blockdiagramm einer FLASH-Speichervorrichtung
vom Multi-Level-Typ;
-
2 die
Verteilung der Zellenschwellenspannung für vier unterschiedliche Speicherzustände, und
-
3 ein
gemischtes Schaltungs-/Blockdiagramm einer Erzeugungsschaltung nach
der Erfindung.
-
Wie bereits erwähnt ist die vorliegende Erfindung
für nichtflüchtige Speichervorrichtungen,
welche Zellen aufweisen, welche aus MOS-Transistoren mit einem Anschluss vom
schwebenden Gate-Typ gebildet werden, wie sie durch die schematischen Darstellungen
der 1 dargestellt werden,
besonders nützlich.
-
Diese umfasst eine Vielzahl MTX von
Speicherzellen MC, die in einer Matrix organisiert sind. Die Source-Anschlüsse der
Zellen MC sind mit einer Masse GND verbunden; die Gate-Anschlüsse sind als
Reihen miteinander und mit Wortleitungen WL verbunden, und die Drain-Anschlüsse sind
als Spalten miteinander und mit Bitleitungen BL verbunden. Die Wortleitungen
WL sind mit einem Zeilendekoder RDEC verbunden, der an seinem Eingang
eine Zeilenadresse RADR erhält,
und die Bitleitungen BL sind mit einem Spaltendekoder CDEC verbunden,
der an seinem Eingang eine Spaltenadresse CADR erhält.
-
Da die Vorrichtung nach 1 ein FLASH-Speicher ist,
haben die Zellen MC keine Auswahltransistoren, und der Dekoder RDEC
erhält
am Eingang eine Lesespannung RV, eine Schreibspannung WV und eine
Löschspannung
EV, um sie selektiv über
eine Vermittlungsschaltung SW den Leitungen WL in mit der durchzuführenden
Operation konsistenter Weise zuzuführen.
-
Mit dem Dekoder CDEC verbunden und
zusammengeschaltet ist ein Leseverstärker SAMP, welcher so wirkt,
dass an einem Ausgang DOUT zwei Bits erzeugt werden, die der binären Kodierung
des Speicherzustandes in der gewählten
Speicherzelle entsprechen: Dies ist also eine Multi-Level-Speichervorrichtung,
genauer gesagt eine Speichervorrichtung mit vier Zuständen.
-
Ein Leseverstärker, welcher für nichtflüchtige Speicher
vom Multi-Level-Typ
geeignet und für
den Einsatz in der Vorrichtung nach
1 ausgelegt
ist, wird beispielsweise in der Patentanmeldung
EP 735 542 gezeigt.
-
Es wird daran erinnert, dass die
Schwellenspannung Vth der MOS-Transistoren
vom schwebenden Gate-Typ dadurch reguliert werden kann, dass in bzw.
aus dem schwebenden Gate Ladungen zugeführt bzw. entnommen werden.
-
Bei einer Vorrichtung mit vier Zuständen kann
die Verteilung DIS der Zellenschwellenspannung für die vier verschiedenen Speicherzustände („11", „10", „01", „00") beispielsweise
der in 2 gezeigten entsprechen.
Die Verteilungen haben eine glockenartige Form, und ihre Mittelpunktwerte
können
beispielsweise sein: 2,0 Volt (jungfräuliche Zelle), 3,1 Volt, 4,5
Volt und 6,2 Volt. Im allgemeinen nimmt ihre Breite mit dem Mittelpunktwert
zu. Für verlässliches
Auslesen mit geringer Fehlerrate werden in geeigneter Weise beabstandete
enge Verteilungen benötigt.
-
Bei wie in 2 gezeigt beabstandeten Verteilungen
und wenn die Versorgungsspannung VCC entsprechend der Spezifikation
zwischen 4,5 Volt und 5,5 Volt variiert werden kann, erfordert eine
ordnungsgemäße und sichere
Unterscheidung zwischen den Zuständen „01" und „00", dass eine ausreichend regulierte
Gate-Lesespannung RV1 erzeugt und verwendet werden kann, beispielsweise
5,35 Volt (Mittelwert zwischen 4,5 und 6,2). Dieser Wert ist höher als
die angegebene Mindestversorgungsspannung. Bei räumlich weit verteilten Verteilungen
muss der Wert der Lesespannung RV1 sehr viel höher sein als der Wert der Versorgungsspannung
VCC.
-
Ein ähnliches Problem wie bei den
Multi-Level-Speichern kann bei Zwei-Level-Vorrichtungen angetroffen
werden, wenn die Versorgungsspannung VCC niedrig ist, beispielsweise
gleich oder nur leicht höher
als die Schwellenspannung der jungfräulichen Zelle ist.
-
Es wird daran erinnert, dass es bei FLASH-Vorrichtungen
im allgemeinen notwendig ist, das Lesen einer Zelle sowohl während des
eigentlichen Lesevorgangs wie auch während der Schreib- und/oder
Löschvorgänge, wenn
das Ergebnis des Vorgangs verifiziert wird, durchzuführen.
-
Die Erfindung wird im weiteren Verlauf
hauptsächlich
unter Bezugnahme auf 3 beschrieben.
-
Das Verfahren zur Erzeugung einer
regulierten Spannung entsprechend der vorliegenden Erfindung sieht
vor, dass als ein Referenzelement für den Reguliervorgang eine
nichtflüchtige
Speicherreferenzzelle REFC vom schwebenden Gate-Typ verwendet wird.
-
Damit der Wert der regulierten Spannung
gut den Leistungsänderungen
der Speicherzellen folgt, ist es bevorzugt, dass die Zelle REFC
im wesentlichen zu den MC-Zellen der ausgelesenen Vielzahl MTX identisch
ist.
-
Wenn die Schwellenspannung der Zelle REFC
einen ungeeigneten Wert hat, ist es notwendig, die Zelle REFC auf
einen vorbestimmten Schwellenspannungswert zu programmieren, bevor
der Reguliervorgang beginnt. Mit der Schaltung nach 3 und den Verteilungen nach 2 sollte die Zelle REFC
auf einen Schwellenspannungswert RV1 programmiert werden, welcher
einem Zwischenwert der Verteilungen „01" und „00" entspricht, beispielsweise 5,35 Volt.
Dieses Programmieren kann mit hoher Genauigkeit im EWS-Stadium (±1 μA) durchgeführt werden,
indem direkt auf die Zelle zugegriffen wird.
-
Die Erzeugungsschaltung der vorliegenden Erfindung
weist demzufolge auf
- a) eine Generatorschaltung,
welche geeignet ist, eine unregulierte Spannung VCHP abzugeben;
- b) eine Komparatorschaltung, die mit dem Ausgang der Generatorschaltung
verbunden und geeignet ist, ein elektrisches Fehlersignal ID auszugeben,
welches an die Differenz zwischen der Spannung VCHP und einer internen
Referenzspannung gebunden ist, und
- c) eine Regulatorschaltung, die mit dem Ausgang der Komparatorschaltung
verbunden ist und dahingehend funktioniert, dass sie die Spannung VCHP
basierend auf dem Wert des elektrischen Fehlersignals ID reguliert.
-
Die Komparatorschaltung umfasst ein
Referenzelement, das aus einer nichtflüchtigen Speicherzelle REFC
vom schwebenden Gate-Typ besteht und deren Schwellenspannung der
genannten internen Referenzspannung entspricht.
-
Die Komparatorschaltung kann in beliebiger Weise
implementiert werden, beispielsweise durch Verwendung eines mit
einem Spannungskomparator verbundenen Referenzgenerators.
-
Bei einer sehr einfachen und effektiven
Ausführungsform
besteht diese Schaltung im wesentlichen nur aus der Zelle REFC.
In diesem Fall ist der Ausgang der Generatorschaltung mit dem Gate-Anschluss
der Zelle REFC verbunden, und die Regulatorschaltung ist ebenso
wie das Fehlersignal ID der Strom, der durch die Zelle fließt und entsprechend die
Spannung VCHP regelt.
-
Es gibt mehrere mögliche Wege zur Durchführung der
Regulierung einer Spannung. Eine Ausführungsform, die von linearen
Regulatoren entlehnt wurde, besteht darin, die Hauptleiterbahn eines
Transistors in Reihe mit dem Generator der unregulierten Spannung
zu verbinden und den Gate-Anschluss des Transistors in der Weise
zu steuern, dass der Spannungsabfall über seine Hauptleiterbahn die Schwankungen
der unregulierten Spannung kompensiert.
-
Im Gegensatz dazu sieht das Verfahren
nach der vorliegenden Erfindung vor, dass die Regulierung dadurch
durchgeführt
wird, dass je nach Notwendigkeit am Ausgang der Generatorschaltung
für unregulierte
Spannung ein Stromabfall hervorgerufen wird. Wenn nämlich dieser
Generator einen ausreichend hohen Ausgangswiderstand hat, wie dies
der Fall wäre,
wenn die Schaltung nach der vorliegenden Erfindung dazu verwendet
wird, sehr kleine Lasten zu steuern, wie z. B. die Gate-Anschlüsse von MOS-Transistoren,
führt ein
geringer Stromabfall zu einem ziemlich starken Spannungsabfall.
-
Dies kann unter Verwendung eines
in der Regulatorschaltung enthaltenen Regeltransistors TR leicht
implementiert werden, wobei dessen Hauptleiterbahn zwischen den
Ausgang der Generatorschaltung und eine Potentialreferenz, beispielsweise
die Masse GND, geschaltet ist.
-
Eine typische Form der Implementierung
der Generatorschaltung bei nichtflüchtigen Speichern besteht darin,
den Anschluss einer Oszillatorschaltung OSC, welche geeignet ist,
an ihrem Ausgang ein oszillierendes Signal zu erzeugen, in Reihe
mit einer Ladungspumpenschaltung CHP zu verbinden. In diesem Fall
ist zu erwarten, dass der Ausgangswiderstand relativ hoch ist.
-
Es ist vorteilhaft, Vorkehrungen
dahingehend zu treffen, dass die Regulierung zusätzlich zum Stromabfall eine
Unterbrechung der Erzeugung der unregulierten Spannung VCHP bewirkt,
wenn ein hoher Strom durch die Referenzzelle REFC fließt, d. h. also,
wenn die unregulierte Spannung VCHP hoch ist.
-
Sofern die Generatorschaltung aus
einer Oszillatorschaltung OSC und einer Ladungspumpenschaltung CHP
besteht, kann dies rasch und wirksam dadurch erreicht werden, dass
Vorkehrungen getroffen werden, um die Ladungspumpenschaltung daran zu
hindern, an ihrem Eingang das oszillierende Signal zu erhalten.
Zu diesem Zweck kann die Oszillatorschaltung OSC mit einem Steuereingang
versehen werden, welcher mit einem Ausgang der Regulatorschaltung
verbunden ist.
-
Bei dem Einbau in eine Speichervorrichtung, welche
eine Vielzahl MTX von nichtflüchtigen
Speicherzellen MC vom schwebenden Gate-Typ aufweist, kann die Generatorschaltung
nach der vorliegenden Erfindung dazu verwendet werden, um die Gate-Anschlüsse der
Zellen MC insbesondere während
der Leseoperationen mit Strom zu versorgen. Es ist dann vorteilhaft,
wenn die Zelle REFC vom gleichen Typ ist wie die Zellen MC, vorzugsweise sollten
sie identisch sein.
-
Damit der regulierte Spannungswert
den Veränderungen
der Leistung der Speicherzellen gut folgt, kann die Regulatorschaltung
Schaltungen aufweisen, die mit der Zelle REFC verbunden sind, um die
Wirkung der mit den Zellen MC verbundenen Schaltungen, d. h. des
Dekoders CDEC und des Verstärkers
SAMP in 1, zu simulieren.
-
Bei der in 3 gezeigten Ausführungsform umfasst die Generatorschaltung
eine Oszillatorschaltung OSC, welche einen Aktivierungs-Steuereingang und
einen Ausgang für
die Abgabe eines oszillierenden Signals aufweist. Nachdem der Steuereingang ein
Signal mit einem vorbestimmten hohen logischen Wert erhält, wird
der Betrieb der Schaltung OSC deaktiviert.
-
Der Ausgang der Schaltung OSC ist
mit einem Eingang einer Ladungspumpenschaltung CHP verbunden, welche
einen Ausgang für
die Abgabe einer unregulierten Spannung VCHP aufweist.
-
Der Ausgang der Schaltung CHP ist
mit dem Gate-Anschluss eines NMOS-Transistors vom schwebenden Gate-Typ
verbunden, der als eine nichtflüchtige
Speicherreferenzzelle REFC funktioniert; sein Source-Anschluss ist mit
der Masse GND verbunden.
-
Diese Zelle kann in der Fabrik im
EWS (Electrical Wafer Sort)-Stadium
mit großer
Genauigkeit programmiert werden, beispielsweise mit einem Stromfehler
in der Größenordnung
von 1 μA.
-
Der Drain-Anschluss der Zelle REFC
ist mit dem Eingang der Regulatorschaltung verbunden, genauer gesagt
mit dem Source-Anschluss
eines Transistors MS vom Typ N-MOS, dessen Gate-Anschluss mit der
Stromversorgung VCC verbunden ist. Der genannte Transistor MS und
seine Anschlüsse
bilden einen Schaltungsblock CSEL, der dazu bestimmt ist, für die Zelle
REFC die Wirkung des Dekoders CDEC auf die Zellen MC der Matrix
MTX zu simulieren. Wenn die Zelle REFC leitend ist, ist der Transistor MS
ebenfalls leitend, und der Spannungsabfall über die Drain- und Source-Anschlüsse ist
gering.
-
Der Drain-Anschluss des Transistors
MS ist direkt mit dem Source-Anschluss
eines Transistors MB vom Typ N-MOS sowie über einen Inverter INV mit
dessen Gate-Anschluss verbunden. Der Transistor MB und der Inverter
INV bilden in der Kombination einen Schaltungsblock CBIAS, der dazu
bestimmt ist, den Drain-Anschluss der Zelle REFC auf ungefähr 1 Volt
Vorspannung zu bringen und die Vorspannungsversorgung der Zellen
MC der Matrix MTX zu emulieren, die in dem Verstärker SAMP bewirkt wird. Dafür sollte
der Inverter INV einen Eingangsschwellenwert von ca. 1 Volt haben
und den Transistor MB in der Weise steuern, dass der Transistor
MB den Strom der Zelle REFC durchlässt und sie über die
Spannung von der stromabwärts
gelegenen Schaltung entkoppelt. Seine Ausgangslogikwerte können beispielsweise
0,0 Volt und 2,5 Volt bei einer Versorgungsspannung von 5,0 Volt
betragen.
-
Der Drain-Anschluss des Transistors
MB wird mit dem Source-Anschluss eines Transistors MC vom Typ N-MOS
verbunden, dessen Gate- und Drain-Anschlüsse miteinander und mit der
Stromversorgung VCC verbunden sind. Dieser Transistor MC bildet
mit seinen Verbindungen einen Schaltungsblock IVC, der dazu bestimmt
ist, die Strom- /Spannungs-Umwandlungsstufe
des Verstärkers
SAMP zu emulieren. Alternativ könnte
der Block IVC aus einem Transistor MC vom Typ P-MOS gebildet werden, dessen Gate-Anschluss
mit der Masse GND verbunden ist. Auf diese Weise würde die
Wirkung der Steuerschaltung effektiver sein, jedoch auf Kosten einer schlechteren Steuerpräzision,
da das Potential am Drain-Anschluss des Transistors MC dann weit
unter das Versorgungspotential VCC abfallen könnte.
-
Der Source-Anschluss des Transistors
MC ist mit dem Eingang einer Treiberschaltung mit Umkehrwirkung
DRV verbunden, die eine hohe Eingangsimpedanz aufweist. Sie könnte entweder
durch einen Inverter mit einem geeigneten Eingangsschwellenwert
und geeigneten Ausgangslogikwerten oder aber durch einen Verstärker mit
einer geeigneten Transfercharakteristik implementiert werden. Die Wahl
wird diktiert durch den Typ der angestrebten Regulierung: entweder
im wesentlichen linear oder im wesentlichen digital.
-
Der Ausgang der Schaltung DRV ist
mit dem Steuereingang der Oszillatorschaltung OSC und mit dem Gate-Anschluss
des Transistors TR vom Typ N-MOS verbunden, dessen Source-Anschluss
mit der Masse GND verbunden ist, und dessen Drain-Anschluss mit
dem Ausgang der Ladungspumpenschaltung CHP verbunden ist.
-
Wenn die Spannung VCHP über die
Schwellenspannung der Zelle REFC hinaus ansteigt, wird letztere
einen Strom ID leiten, der bewirkt, dass das Potential am Eingang
der Schaltung DRV abnimmt. Die Spannung am Ausgang der Schaltung
DRV steigt an, bewirkt, dass der Transistor TR leitend wird und kann
die Schaltung OSC deaktivieren, was von deren Wert und Konstruktionsoptionen
abhängt.
Entsprechend wird die Spannung VCHP nach unten gezogen.
-
Die so erhaltene Regulierung hängt strikt
von Konstruktionsoptionen und von der Dimensionierung der Schaltung
ab. Zusätzlich
sollte angemerkt werden, dass am Ausgang der Ladungspumpenschaltung
CHP ein oszillierendes Signal mit einer Periode in der Größenordnung
von 1 μs
anliegt, und dass die Dauer eines Lesevorgangs in der Größenordnung von
10 ns liegt.
-
Bei Speichervorrichtungen ist nicht
die Regulierung als solche von Interesse, sondern vielmehr die Fähigkeit,
ein verlässliches
Lesen mit geringer Fehlerrate zu ermöglichen; beispielsweise kann ±40 mV
zu viel sein.