DE19704999C2 - Verfahren zum Programmieren eines nichtflüchtigen Speichers - Google Patents
Verfahren zum Programmieren eines nichtflüchtigen SpeichersInfo
- Publication number
- DE19704999C2 DE19704999C2 DE19704999A DE19704999A DE19704999C2 DE 19704999 C2 DE19704999 C2 DE 19704999C2 DE 19704999 A DE19704999 A DE 19704999A DE 19704999 A DE19704999 A DE 19704999A DE 19704999 C2 DE19704999 C2 DE 19704999C2
- Authority
- DE
- Germany
- Prior art keywords
- voltage
- programming
- drain
- threshold
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 77
- 230000015654 memory Effects 0.000 title claims description 55
- 238000007667 floating Methods 0.000 claims description 56
- 230000008859 change Effects 0.000 claims description 7
- 238000012217 deletion Methods 0.000 claims description 7
- 230000037430 deletion Effects 0.000 claims description 7
- 239000002800 charge carrier Substances 0.000 claims description 5
- 238000002347 injection Methods 0.000 claims description 5
- 239000007924 injection Substances 0.000 claims description 5
- 238000012544 monitoring process Methods 0.000 claims description 5
- 230000005641 tunneling Effects 0.000 claims description 4
- 230000008569 process Effects 0.000 description 24
- 238000010586 diagram Methods 0.000 description 7
- 238000009826 distribution Methods 0.000 description 7
- 238000012795 verification Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 238000005265 energy consumption Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- NQLVQOSNDJXLKG-UHFFFAOYSA-N prosulfocarb Chemical compound CCCN(CCC)C(=O)SCC1=CC=CC=C1 NQLVQOSNDJXLKG-UHFFFAOYSA-N 0.000 description 2
- 230000036962 time dependent Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 210000003608 fece Anatomy 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000010871 livestock manure Substances 0.000 description 1
- 238000005461 lubrication Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000036316 preload Effects 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
- G11C16/3481—Circuits or methods to verify correct programming of nonvolatile memory cells whilst programming is in progress, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate programming
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/562—Multilevel memory programming aspects
- G11C2211/5621—Multilevel programming verification
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/562—Multilevel memory programming aspects
- G11C2211/5624—Concurrent multilevel programming and programming verification
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
Die Erfindung betrifft ein Verfahren zum Programmieren eines
nichtflüchtigen Speichers.
Im allgemeinen besteht bei der Verwendung nichtflüchtiger
Halbleiterspeicher als Massenspeichermedien, wie bei
EEPROMs und Flash-EEPROMs, der Nachteil, dass es höchst
schwierig ist, die hohen Kosten pro Bit bei den Speichern zu
überwinden. Um dieses Problem zu lindern, wurden in jüngerer
Zeit Mehrbitzellen vorgeschlagen.
Die Packungsdichte bei einem herkömmlichen nichtflüchtigen
Speicher entspricht in 1-zu-1-Weise der Anzahl von Speicher
zellen. Eine Mehrbitzelle speichert dagegen Daten von zwei
Bits oder mehr in einer Speicherzelle, um so die Dichte von
Daten auf derselben Chipfläche zu erhöhen, ohne die Größe
einer Speicherzelle weiter zu verringern.
Bei Mehrbitzellen müssen pro Speicherzelle mehr als zwei
Schwellenspannungen programmiert werden. Um z. B. Daten von
zwei Bits pro Zelle zu speichern, muss die jeweilige Zelle
mit 22, d. h. vier Schwellenpegeln programmierbar sein. Hier
bei entsprechen die vier Schwellenpegel den Logikzuständen
00, 01, 10, und 11.
Bei der Mehrpegelprogrammierung besteht das kritischste
Problem darin, dass die jeweiligen Schwellenspannungen eine
statistische Verteilung aufweisen. Der Verteilungswert be
trägt ungefähr 0,5 V.
Wenn die Verteilung durch genaues Einstellen der jeweiligen
Schwellenpegel verringert wird, können mehr Pegel program
miert werden, was wiederum die Anzahl von Bits pro Zelle er
höht. Um die Spannungverteilung zu verringern, existiert ein
Verfahren, bei dem unter Verwendung eines wiederholten Pro
grammierens und Verifizierens programmiert wird.
Gemäß diesem Verfahren wird eine Reihe von Spannungsimpulsen
an die Zellen angelegt, um eine jeweilige nichtflüchtige
Speicherzelle auf die vorgesehenen Schwellenpegel zu pro
grammieren. Um klarzustellen, ob eine Zelle einen beabsich
tigten Schwellenpegel erreicht hat, wird zwischen den je
weiligen Programmierspannungsimpulsen ein Lesevorgang ausge
führt.
Wenn sich während der Verifizierung ergibt, dass der Schwel
lenpegel den vorgesehenen Wert erreicht hat, endet die Pro
grammierung. Mit diesem Verfahren des wiederholten Program
mierens und Verifizierens ist es schwierig, die Fehlerverteilung
hinsichtlich der Schwellenpegel zu verringern, und
zwar auf Grund der begrenzten Impulsbreite der Programmier
spannung. Außerdem ist der Algorithmus des wiederholtes Pro
grammierens und Verifizierens durch eine zusätzliche Schal
tung zu realisieren, was die Fläche der Peripherieschaltun
gen des Chips erhöht. Ferner verlängert das Wiederholungs
verfahren die Programmierzeit. Um diesen Nachteil zu über
winden, schlug R. Cernea von SunDisk Co., Ltd. im am 6. Juni
1996 erteilten US-Patent 5,422,842 ein Verfahren zum gleich
zeitigen Programmieren und Verifizieren vor.
Fig. 1A zeigt das Symbol- und Schaltbild eines von Cernea
vorgeschlagenen nichtflüchtigen Speichers, der elektrisch
beschreibbar ist. Wie es in Fig. 1A dargestellt ist, besteht
die nichtflüchtige Speicherzelle aus einem Steuergate 1, ei
nem potentialungebundenen Gate 2, einer Source 3, einem Ka
nalbereich 4 und einem Drain 5.
Wenn an das Steuergate 1 und den Drain 5 Spannungen angelegt
werden, die dazu ausreichen, eine Programmierung hervorzuru
fen, fließt ein Strom zwischen dem Drain 5 und der Source 3.
Dieser Strom wird mit einem Bezugsstrom verglichen, und wenn
er einen Wert erreicht, der dem Bezugsstrom entspricht oder
kleiner ist, wird ein Programmierabschlusssignal erzeugt.
Der oben angegebene Ablauf ist in Fig. 1B veranschaulicht.
Die automatische Verifizierung des programmierten Zustands
gleichzeitig mit dem Programmieren gemäß diesem Stand der
Technik kann den Nachteil der Wiederholung der Programmveri
fizierung in gewissem Ausmaß kompensieren.
Jedoch schlug R. Cernea kein System vor, bei dem eine an das
Steuergate 1 der Speicherzelle angelegte Spannung den
Schwellenpegel einstellt. Das am 27. August 1991 erteilte
US Patent 5,043,940 offenbart das Variieren von Bezugsströmen, wie sie je
dem der Pegel entsprechen, als Verfahren zum Ausführen einer Mehrpegel
programmierung. Bei diesem Verfahren ist, wie es in Fig. 1B dargestellt ist,
die Beziehung zwischen den Bezugsströmen zur Erkennung und den Schwel
lenspannungen der Zelle weder explizit noch linear.
Daher haben stromgesteuerte Programmierverfahren wie die vorstehend ge
nannten den Nachteil, dass eine direkte und effektive Kontrolle der mehreren
Pegel nicht einfach ist.
Aus der DE 39 25 153 ist ein Verfahren zum Programmieren einer nichtflüch
tigen Speicherzelle bekannt, die aus einem Steuergate, einem Floatinggate so
wie aus Source- und Drainbereichen mit dazwischen liegendem Kanalbereich
eines Speichertransistors gebildet wird.
Zum Programmieren der Speicherzelle wird an das Steuergate eine erste
Spannung 0 V angelegt, während an die Source des Speichertransistors bei
spielsweise -2 V von einer Konstantspannungswandlerschaltung angelegt wer
den. An den Drain wird eine hohe Spannung, z. B. +20 V mit Hilfe einer
Hochspannungsschalter- und Spaltenverriegelungsschaltung angelegt.
Zu Beginn der Programmierung, also nachdem die erwähnten Spannungen an
die Speicherzelle angelegt sind, befindet sich der Kanalbereich des Transis
tors im nichtleitenden "AUS-ZUSTAND" und Elektronen tunneln vom Floating
gate in das Draingebiet des Speichertransistors, wodurch die Schwellenspan
nung allmählich abgesenkt wird, bis sie -2 V erreicht. Da die Sourcespannung
2 V und die Steuergatespannung 0 V beträgt, beginnt ein Stromfluß im Kanal
gebiet zwischen Drain und Source vom Spaltenverriegelungs- und Hochspan
nungsschalter.
Infolge dessen bricht die angelegte Hochspannung zusammen und das Tun
nelphänomen endet, wodurch die Programmierung abgeschlossen ist.
Um unterschiedliche Schwellenspannungen zu programmieren, werden bei
diesem bekannten Verfahren mit Hilfe der Konstantspannungswandlerschal
tung unterschiedliche Sourcespannungen an den Speichertransistor angelegt.
Für eine Weiterbildung dieses bekannten Verfahrens ist eine Schreibendeer
fassungsschaltung vorgesehen, die das Ende der Programmierung feststellt
und darauf hin den Ausgang der Hochspannungsschalter- und Spaltenverrie
gelungsschaltung definiert auf Masse legt. Hierzu wird der Strom vom Aus
gang der Hochspannungsschalter- und Spaltenverriegelungsschaltung erfaßt
und ein diese Schaltung mit Masse verbindender Schalter in seinen leitenden
Zustand gesteuert, so daß nach Beendigung des Programmierens die Bitlei
tung zuverlässig auf Masse gelegt ist.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Programmieren
einer nichtflüchtigen Speicherzelle auf mindestens zwei Schwellenpegel be
reitzustellen, bei dem die Verschiebung der Schwellenpegel mit der Verschie
bung der Steuergatespannung übereinstimmt und der jeweilige Schwellenpe
gel gleichzeitig beim Programmieren verifiziert werden kann.
Diese Aufgabe wird durch das Verfahren nach Anspruch 1 gelöst.
Erfindungsgemäß wird also zur Verifizierung der Schwellenpegel die Leitfähig
keit des Kanalbereichs während der Programmierung der nichtflüchtigen
Speicherzelle überwacht und die überwachte Leitfähigkeit wird mit einem Be
zugswert verglichen, der vollständig unabhängig vom jeweils zu programmie
renden Schwellenwert ist. Der Referenzwert für die Leitfähigkeit ist also eine
einzige festgelegt Konstante für sämtliche zu programmierenden Schwellen
spannungen.
Hierdurch läßt sich erreichen, daß die Schwellenspannungen unabhängig von
statistischen Schwankungen im Aufbau der Speicherzelle auf den jeweils ge
wünschten Wert eingestellt werden können und vor allem daß die Abstände
zwischen den einzelnen Schwellenspannungen exakt eingehalten werden kön
nen.
Die beigefügten Zeichnungen, die für ein weiteres Verständnis der Erfindung
dienen sollen und nicht zur Beschränkung dienen, veranschaulichen Ausfüh
rungsbeispiele der Erfindung und dienen zusammen mit der Beschreibung
dazu, die Prinzipien
der Erfindung zu erläutern.
Fig. 1A ist ein Schaltbild einer herkömmlichen nichtflüchti
gen Speicherzelle;
Fig. 1B ist ein Kurvenbild zum Erläutern automatischer Veri
fizierung/Programmierung beim herkömmlichen nichtflüchtigen
Speicher gemäß Fig. 1A;
Fig. 2 ist ein Diagramm zum Erläutern eines Programmierver
fahrens unter Verwendung einer Stromerfassung gemäß dem ers
ten Ausführungsbeispiel der Erfindung;
Fig. 3A-3H sind Diagramme von Signalverläufen, wie sie an
jeweiligen Knoten in der Schaltung von Fig. 2 vorliegen;
Fig. 4 ist ein Flussdiagramm, das Doppel- oder Mehrpegelpro
grammierung gemäß dem ersten Ausführungsbeispiel der Erfin
dung veranschaulicht;
Fig. 5A ist ein Ersatzschaltbild der Kapazitäten beim nicht
flüchtigen Speicher von Fig. 1A;
Fig. 5B ist ein Kurvenbild, das die Beziehung zwischen der
Spannung an einem potentialungebundenen Gate und dem Strom
durch einen Drain zeigt; und
Fig. 5C ist ein Kurvenbild, das die Änderung des Stroms vom
Anfang bis zum Ende der Programmierung auf einen jeweiligen
Pegel zeigt.
Nun werden die bevorzugten Ausführungsformen der Erfindung
im Detail beschrieben, zu denen Beispiele in den beigefügten
Zeichnungen veranschaulicht sind.
Bei der Erläuterung eines Ausführungsbeispiels der Erfindung
ist der Programmiervorgang als Datenschreibvorgang defi
niert, während ein Löschvorgang als Vorgang definiert ist,
bei dem alle Daten in einem zu löschenden Block in denselben
Zustand gebracht werden. Demgemäß kann ein Löschvorgang für
einen Datenblock mit mindestens zwei Bits definiert werden.
Demgemäß überführt das Löschen von Daten den Zustand der
Schwellenspannungen in einer nichtflüchtigen Speicherzelle
auf den niedrigsten oder höchsten Wert. Anders gesagt, kann
als Löschvorgang entweder die Injektion oder die Entnahme
von Ladungsträgern im bzw. aus einem potentialungebundenen
Gate als Löschvorgang definiert werden. Beim Ausführungsbei
spiel der Erfindung ist der Löschvorgang als Vorgang defi
niert, der in einem n-Kanal-FET die Schwellenspannungen auf
den höchsten Wert bringt.
Fig. 2 ist ein Diagramm eines nichtflüchtigen Speichersys
tems zum Erläutern eines Programmierverfahrens für einen
nichtflüchtigen Speicher gemäß dem Ausführungsbeispiel der
Erfindung.
Gemäß Fig. 2 umfasst der nichtflüchtige Speicher eine erste
Spannungsquelle 6, eine zweite Spannungsquelle 7, eine drittte
Spannungsquelle 8, einen Stromdetektor 9 sowie eine nicht
flüchtige Speicherzelle 10 wie die in Fig. 1A dargestellte.
Das Symbol einer nichtflüchtigen Speicherzelle, wie es in
Fig. 1A dargestellt ist, gibt den üblichsten Aufbau an. Das
heißt, dass dann, wenn die verschiedenen Konstruktionen der
zeitiger nichtflüchtiger Speicherzellen, wie eines Aufbaus
mit einfachem Stapelgate eines Aufbaus mit unterteiltem Ka
nal und dergleichen, im Hinblick auf einen Programmierbe
triebsmodus vereinfacht werden, der in Fig. 1A dargestellte
Aufbau erhalten wird.
In Fig. 2 bezeichnet das Symbol PS ein von außen zugeführtes
Programmierstartsignal, und VST kennzeichnet ein Program
mierstopsignal.
Die erste Spannungsquelle 6 legt eine Spannung VC,i (i = 0,
1, 2, . . n - 1) an ein Steuergate 1 einer nichtflüchtigen
Speicherzelle 10 an, um während der Mehrpegelprogrammierung
den Schwellenpegel i zu programmieren. Demgemäß hat die
Spannung VC,i Werte, die für die Programmierung für jeden
Pegel verschieden sind.
Die zweite Spannungsquelle 7 legt eine Spannung VD an den
Drain 5 an, und die dritte Spannungsquelle 8 legt eine Span
nung VS an die Source 3 an. Die Spannung VS kann beliebigen
Wert aufweisen, jedoch wird der Einfachheit halber davon
ausgegangen, dass VS die Massespannung GND ist. Durch den
Drain 5 fließt der Strom ID,i(t).
Der Stromdetektor, der mit einer Bezugsstromstärke IREF ar
beitet, erzeugt ein Programmierstopsignal VST, wenn der
durch den Drain 5 fließende Strom ID,i(t) während der Pro
grammierung auf den Schwellenpegel i die Bezugsstromstärke
IREF erreicht. Der Wert IREF kann als Schwellenstrom be
zeichnet werden. Der Zeitpunkt tp,i bezeichnet den Zeit
punkt, zu dem die Programmierung auf den Schwellenpegel i
abgeschlossen ist. Hierbei hängt die Bezugsstromstärke IREF
von den elektrischen Eigenschaften der nichtflüchtigen Spei
cherzelle 10 ab, auf die das erfindungsgemäße Programmier
verfahren angewandt wird.
Der Strom ID,i(t) durch den Drain 5 kann als zeitabhängiger
Strom umdefiniert werden.
Der Strom ID,i(t) repräsentiert die Stärke des Stroms durch
den Drain 5, wie durch eine Spannung VF,i(t) am potentialungebundenen
Gate 2 während der Programmierung auf dem Pegel i
ausgelöst. Der Strom hat im Anfangsstadium der Programmie
rung einen sehr kleinen Leckstromanteil, der dem ausgeschal
teten Zustand eines Kanalbereichs (oder dem Zustand unter
der Schwelle) entspricht, wobei der ausgeschaltete Zustand
während der Programmierung für eine bestimmte Zeitspanne
eingehalten wird, nämlich bis zum Einschalten des Kanalbe
reichs, d. h. bis zu einer Inversion, wenn der Strom ID,i(t)
stark ansteigt. Nach dem Durchschalten des Kanalbereichs er
zeugt der Stromdetektor 9 ein Programmierstopsignal VST zu
demjenigen Zeitpunkt, zu dem der Strom ID,i(t) den Bezugs
strom IREF im Stromdetektor 9 erreicht.
Für die vorstehend angegebenen Bedingungen werden nun unter
Bezugnahme auf die Fig. 2, 3A-3H und 4 Schritte für Ein
zel- oder Mehrpegelprogrammierung beschrieben. Die Fig. 3A-3H
zeigen Signalverläufe für jeden der Knoten in Fig. 2, und
Fig. 4 veranschaulicht ein Flussdiagramm für die genannten
Schritte.
Unter Bezugnahme auf Fig. 4 werden zunächst die Verfahrens
schritte beim Programmieren einer nichtflüchtigen Speicher
zelle gemäß der Erfindung erläutert.
Zunächst sei angenommen, dass das erfindungsgemäße Verfahren
zum Programmieren einer nichtflüchtigen Speicherzelle auf
die oben genannte nichtflüchtige Speicherzelle, wie eine
EEPROM-Zelle, angewandt wird, die über das Steuergate 1, das
potentialungebundene Gate, den Drain 5, die Source 3 und den
Kanalbereich 4 zwischen dem Drain 5 und der Source 3 ver
fügt, wobei die höchste Schwellenspannung im Löschzustand
vorliegt.
Zum Programmieren wird eine erste Spannung an das Steuergate
1 angelegt, eine zweite Spannung wird an den Drain 5 angelegt
und eine dritte Spannung wird an die Source 3 angelegt,
so dass der Kanalbereich im Anfangsstadium abgeschaltet ist
und Ladungsträger vom potentialungebundenen Gate 2 an den
Drain 5 transportiert werden. Im Fall einer Programmierung
auf mehrere Pegel wird die erste Spannung entsprechend der
Programmierung auf jeden Schwellenpegel variiert. Die an den
Drain 5 angelegte zweite Spannung ist höher als die an die
Source 3 angelegte dritte Spannung.
Ein zwischen dem Drain 5 und der Source 3 fließender Strom
(oder die Leitfähigkeit des Kanalbereichs 4) wird während
der Programmierung auf jeden Schwellenpegel in der nicht
flüchtigen Speicherzelle überwacht, und mindestens eine der
ersten, zweiten und dritten Spannung, wie sie an das Steuer
gate 1, den Drain 5 bzw. die Source 3 angelegt werden, wird
abgeschaltet, um den Programmiervorgang zu beenden, wenn der
Strom die Bezugsstromstärke erreicht.
Nachfolgend wird dieses Programmierverfahren genauer erläu
tert.
Es sei angenommen, dass sich die zu programmierende Zelle im
Löschzustand befindet, in dem sie die höchste Schwellenspan
nung aufweist. Weiterhin ist angenommen, dass die Zelle aus
einem FET mit potentialungebundenem Gate mit einem Aufbau
besteht, bei dem ein n-Kanal auf einem p-Substrat (in Fig. 3
nicht dargestellt) ausgebildet ist.
Als erstes wird, wenn das in Fig. 3A dargestellte Program
mierstartsignal Ps von außen angelegt wird, um eine Doppel-
oder Mehrpegelprogrammierung auszuführen, eine negative
Spannung VC,i, wie sie an das Steuergate 1 anzulegen ist,
für die Programmierung für den Pegel i eingestellt.
Die Spannung VC,i sowie die Spannung VD der Fig. 3B und 3C
werden gleichzeitig mit dem Zuführen des Programmierstart
signals PS von Fig. 3A von der ersten bzw. zweiten Span
nungsquelle 6 bzw. 7 an das Steuergate 1 bzw. den Drain 5
angelegt. Dadurch werden, um den Schwellenpegel i zu pro
grammieren, Elektronen durch Tunneln vom potentialungebunde
nen Gate 2 an den Drain 5 übertragen. Nachdem die Spannungen
VC,i und VD an das Steuergate 1 bzw. den Drain 5 angelegt
wurden, wird der Stromdetektor 9 zum Überwachen der Ladungs
änderung am potentialungebundenen Gate 2 eingeschaltet. Wenn
die Spannungen VC,i und VD an das Steuergate 1 bzw. den
Drain 5 angelegt sind, wird eine Spannung VF,i(t) zum Pro
grammieren des Schwellenpegels i, wie in Fig. 3C darge
stellt, an das potentialungebundene Gate 2 angelegt. Dabei
werden die Spannungen VC,i und VD so angelegt, dass die An
fangsspannung VF,i(t) an das potentialungebundene Gate den
Kanalbereich 4 im FET abschaltet, d. h., das die Anfangsspan
nung VF,i(t) niedriger als die Schwellenspannung VF TH ist.
Demgemäß fließt kein Strom durch den Drain 5.
Wenn die Programmierung fortschreitet, werden Elektronen aus
dem potentialungebundenen Gate entnommen, was die Spannung
VF,i in demselben erhöht, wie es in Fig. 3D dargestellt ist.
Wenn die Spannung am potentialungebundenen Gate 2 die Span
nung VF TH erreicht, beginnt der Strom ID,i(t) durch den
Drain 5 zu fließen, wie es in Fig. 3 dargestellt ist. Wenn
davon ausgegangen wird, dass die Programmierung auf den
Schwellenpegel i abgeschlossen ist, wenn dieser Strom
ID,i(t) den Bezugswert IREF erreicht, wird ein Programmier
stopsignal VST vom Strom vom Stromdetektor 9 ausgegeben, wie
es in Fig. 3F dargestellt ist.
Demgemäß überwacht der Stromdetektor 9 während der Program
mierung auf den Schwellenpegel i den Drainstrom ID,i(t). Die
Erläuterung, dass der Stromdetektor 9 den durch den Drain 5
fließenden Strom ID,i(t) überwacht, kann auch dahingehend zu
verstehen sein, dass der Stromdetektor 9 die Spannungsände
rung oder die Änderung von Ladungen auf dem potentialunge
bundenen Gate 2, wie in den Fig. 3G bzw. 3H dargestellt,
während der Programmierung auf den Schwellenpegel i über
wacht. Auch kann dies so verstanden werden, dass der Strom
detektor 9 die Änderung des im Kanalbereich fließenden
Stroms überwacht. Das heißt, dass dann, wenn der Drainstrom
den Bezugsstrom IREF erreicht, wie in Fig. 3E dargestellt,
die Spannung am potentialungebundenen Gate 2 die Bezugsspan
nung VR REF für das potentialungebundene Gate 2 erreicht hat,
die dem Bezugsstrom IREF entspricht, wie in Fig. 3E darge
stellt. Auch kann das Überwachen des Stroms ID,i(t) als ein
Überwachen der Leitfähigkeit einer im Kanalbereich 4 ausge
bildeten Inversionsschicht angesehen werden.
Gemäß Fig. 2 wird das Programmierstopsignal VST an die erste
und zweite Spannungsquelle 6 und 7 angelegt. Auf das Pro
grammierstopsignal VST hin beenden die erste und/oder zweite
Spannungsquelle 6 und 7 das Anlegen der Spannung VC,i und/
oder der Spannung VD, wie in den Fig. 3B und 3C dargestellt,
an das Steuergate 1 und den Drain 5. Das heißt, dass dann,
wenn, gemäß den Fig. 3G und 3H, zum Zeitpunkt t = tP,i er
kannt wird, dass der Drainstrom ID,i(t) höher als der Be
zugsstrom IREF ist, die Programmierung auf den Schwellenpe
gel i beendet ist. Daher repräsentiert der Zeitpunkt tP,i
den Zeitpunkt, zu dem der Schwellenpegel i programmiert ist.
Fig. 3G ist ein Kurvenbild, das die Änderung der Schwellen
spannungen VC TH,1 und VC TH,2 am Steuergate 1 aufgetragen
über der Zeit zeigt, wenn für den Schwellenpegel i die Werte
i = 1 bzw. i = 2 gelten. Fig. 3 G zeigt auch, dass die
Schwellenspannung VC TH,i am Steuergate 1 mit zunehmendem
Rang des Pegels während der Programmierung auf mehrere Pegel
abnimmt, was durch Verringern der Spannung VC während der
Programmierung erfolgen kann. Der Grund, dass die Seiten
tP,1 und tP,2 zum Programmieren auf den ersten und zweiten
Pegel verschieden sind, liegt darin, dass die Verschiebungen
der Steuergatespannung VC,i und der Schwellenspannung VC TH,i
für die jeweiligen Pegel verschieden sind.
Indessen ist Fig. 3H ein Kurvenbild, das Änderungen der La
dungsmenge auf dem potentialungebundenen Gate 2 gegenüber
der anfänglichen Ladungsmenge QF,0(0) bis auf die Ladungs
menge QF,1(tP,1) zu demjenigen Zeitpunkt zeigt, zu dem die
Programmierung auf den ersten Schwellenpegel abgeschlossen
ist, und bis auf die Ladungsmenge QF,2(tP,2) zum Zeitpunkt,
zu dem die Programmierung auf den zweiten Schwellenpegel ab
geschlossen ist, d. h. für den Fall, dass der Schwellenpegel
i der erste bzw. zweite Pegel ist. Aus Fig. 3H ist auch er
kennbar, dass dann, wenn die Spannung VF,1(t) oder VF,2(t)
am potentialungebundenen Gate 2 die Bezugsspannung VF REF für
das potentialungebundene Gate 2, wie sie dem Bezugsstrom
IREF(t = tP,1, t = tP,2) entspricht, erreicht, die Menge der
Ladung auf dem potentialungebundenen Gate 2 von der Anfangs
menge QF,0(0) auf die Menge QF,1(tP,1) bzw. die Menge
QF,2(tP,2) abgenommen hat. Nach dem Beenden der Programmie
rung für alle Pegel werden die Werte QF,1(tP,1) und
QF,2(tP,2) aufrechterhalten.
Unter Bezugnahme auf Fig. 5A wird die Beziehung zwischen der
an das Steuergate 32 angelegten Spannung VC,i und der
Schwellenspannung für den entsprechenden Pegel, wobei es
sich um ein wesentliches Ergebnis der Erfindung handelt, er
läutert. In Fig. 5A repräsentiert CC die Kapazität zwischen
dem Steuergate 1 und dem potentialungebundenen Gate 2, CD
repräsentiert die Kapazität zwischen dem Drain 5 und dem po
tentialungebundenen Gate 2, und CS repräsentiert die Kapazi
tät zwischen der Source 3 (einschließlich dem Substrat) und
dem potentialungebundenen Gate 2.
Die Summe CT dieser Kapazitäten kann durch die folgende
Gleichung (1) ausgedrückt werden:
CT = CC + CD + CS (1)
Die Kopplungskoeffizienten der jeweiligen Kapazitäten sind
durch die folgenden Gleichungen definiert (2):
αC = CC/CT, αD = CD/CT, und αS = CS/CT (2)
Auch kann die Spannung am potentialungebundenen Gate 2 wäh
rend des Programmiervorgangs gemäß Fig. 5A durch die folgen
de Gleichung (3) ausgedrückt werden:
VF(t) = αCVC + αDVD(t) + αSVS + QF(t)/CT
= αC[VC - VC TH(t)] + αDVD(t) + αSVS (3),
= αC[VC - VC TH(t)] + αDVD(t) + αSVS (3),
wobei QF(t) die Ladungsmenge zum Zeitpunkt t auf dem poten
tialungebundenen Gate 2 repräsentiert.
Beim Programmiervorgang ist die Schwellenspannung VC TH(t) am
Steuergate 1 durch die folgende Gleichung (4) definiert:
VC TH(t) = QF(t)/CC (4)
Anders gesagt gibt in Gleichung (4) der Wert VC TH(t) die
durch eine Ladungsmenge QF hervorgerufene Verschiebung der
Schwellenspannung an, wie zum Zeitpunkt t am Steuergate 1
gemessen. Die Schwellenspannungsverschiebung durch die La
dung QF betrifft die am Steuergate 1 gemessene Schwellen
spannung, wie sie durch die Ladungen hervorgerufen wird, die
sich im potentialungebundenen Gate 2 angesammelt haben.
Die Schwellenspannung VF TH am potentialungebundenen Gate 2
ist die dem aus dem potentialungebundenen Gate 2, der Source
3 und dem Drain 5, wie in Fig. 1 dargestellt, bestehenden
Feldeffekttransistor eigene Schwellenspannung, die von den
Herstellbedingungen abhängt, wie der Ionenimplantation in
den Kanal und der Dicke einer Gateisolierschicht beim Herstellen
der nichtflüchtigen Speicherzelle 10 von Fig. 2. Da
her ist die Schwellenspannung VF TH am potentialungebundenen
Gate 2 immer konstant. Jedoch hängt die Schwellenspannung
VC TH am Steuergate 1 von der Menge von Ladungen QF auf dem
potentialungebundenen Gate 2 ab.
Die Programmierung auf jeden Pegel wird zwangsweise dann an
gehalten, wenn die Spannung VF(t) am potentialungebundenen
Gate die Bezugsspannung VF REF für das potentialungebundene
Gate 2 erreicht. Es ist anmerkenswert, dass dann, wenn die
Drainspannung VD konstant ist, der Strom ID,i(t) von der
Spannung am potentialungebundenen Gate 2 abhängt und er eine
eindeutig zur Spannung VF,i am potentialungebundenen Gate 2
passende Beziehung zeigt. Demgemäß entspricht der Program
mierendpunkt für jeden Pegel dem Zeitpunkt, zu dem der Strom
ID(t) den Bezugsstrom IREF erreicht, und er entspricht auch
dem Zeitpunkt, zu dem der Programmiervorgang abgeschlossen
ist. Daher kann bei der Programmierung auf einen jeweiligen
Schwellenwert die Spannung VF(tP) am potentialungebundenen
Gate 2 zum Zeitpunkt des Programmierabschlusses durch die
folgende Gleichung (5) ausgedrückt werden:
VF(tP) = VF REF = αC[VC - VC TH(tP)] + αDVD + αSVS (5).
Durch Umordnen der Gleichung (5) zum Freistellen der Schwel
lenspannung VC TH(tP) am Steuergate 1 von der ersten Span
nungsquelle 6 ergibt sich die folgende Gleichung (6):
VC TH(tP) = VC + (αDVD + αSVS - VF REF)/αC = VC+V1 (6),
wobei V1 wie folgt definiert ist:
V1 = (αDVD + αSVS - VF REF)/αC (7).
Wenn die drei Parameter der Drainspannung VD, der Source
spannung VS und der Bezugsspannung VF REF so eingestellt wer
den, dass die Spannung V1 zum Endzeitpunkt des Beendens der
Programmierung für jeden Pegel eine feste Konstante ist,
zeigt die Beziehung der Verschiebungen der Steuergatespannung
VC und der Schwellenspannung VC TH Linearität.
Der einfachste Weg, die Spannung V1 zu einer festen Kons
tante zu machen, besteht darin, alle Werte der Drainspannung
VD, der Sourcespannung VS und der Bezugsspannung VF REF für
die Programmierung auf jeden Pegel zu einer festgelegten
Konstante zu machen. Das Fixieren der Bezugsspannung VF REF
entspricht einem Konstantmachen des Bezugsstroms IREF. Je
doch kann, wie es aus der Gleichung (5) ersichtlich ist, die
Drainspannung VD und die Sourcespannung VS jeweils nur dann
konstant sein, wenn ihre Werte zum Zeitpunkt des Beendens
der Programmierung auf jeden Pegel übereinstimmen. Das
heißt, dass zwar die Drainspannung VD und die Sourcespannung
VS zeitabhängig variabel sein können, sie ihren Zweck jedoch
nur erfüllen, wenn ihren jeweiligen Werte zum Zeitpunkt des
Beendens der Programmierung auf jeden Pegel übereinstimmen.
Aus der Gleichung (5) ist es ersichtlich, dass die Steuer
gatespannung V ebenfalls für jeden Pegel zeitabhängig sein
kann. In diesem Fall ist der Wert VC in Gleichung (5) der
Wert zum Zeitpunkt des Beendens des Programmierens auf jeden
Pegel.
Wie erläutert, kann, wenn die Spannung V1 für die Program
mierung auf jeden Pegel zu einer Konstante gemacht wird, die
für die Programmierung auf den Schwellenpegel I erforderli
che Steuergatespannung VC,i gemäß der Gleichung (6) durch
die folgende Gleichung ausgedrückt werden:
VC TH,i = VC,i + V1 (mit i = 0, 1, 2, 3, . . ., n - 1) (8).
Aus dieser Gleichung ergibt sich, dass die zu programmieren
den Schwellenpegel und die Steuergatespannungen, wie sie
entsprechend den Schwellenpegeln angelegt werden, linear
sind, mit der Steigung 1. Diese Schlussfolgerung ist auch in
Fig. 5B dargestellt. Entsprechend sind, gemäß der Gleichung
(4), die Mengen der Ladungen im potentialungebundenen Gate 2
ebenfalls linear zu den Steuergatespannungen.
Da V1 konstant ist, wie oben angegeben, kann die Verschie
bung ΔVC TH,i der während der Mehrpegelprogrammierung an das
Steuergate 1 angelegten Schwellenspannung direkt durch die
folgende Gleichung (9) ausgedrückt werden:
ΔVC TH,i = ΔVC,i (9).
Aus den Gleichungen (8) und (9) ist es ersichtlich, dass die
Verschiebung der Schwellenspannung genau durch eine Ver
schiebung der Steuergatespannung bei der Doppel- oder Mehr
pegelprogrammierung eingestellt werden kann. Diese Art der
Steuerung kann bei jedem beliebigen nichtflüchtigen Spei
cher angewandt werden, wenn dieser dem allgemeinen System
mit einem Steuergate, einem Kanalbereich, einer Source und
einem Drain besteht, selbst wenn das System in gewissem Aus
maß modifiziert ist. Es ist ersichtlich, dass die Steuer
gatespannung gerade die Schwellenspannung wird, wenn die in
der Gleichung (7) angegebene Konstante auf null gesetzt
wird. Auch ist ersichtlich, dass obige Schlussfolgerung di
rekt auf analoge Speicher anwendbar ist.
Zum Überwachen der Programmierung dann, wenn die obige
Schlussfolgerung auf die Programmierung eines nichtflüchti
gen Speichers angewandt wird, können die folgenden zwei Ver
fahren verwendet werden.
Das erste ist ein Kanal-ein-zu-aus-Verfahren, bei dem der
Kanal 4 im Anfangsstadium der Programmierung eingeschaltet
wird, um dafür zu sorgen, dass der größte Drainstrom fließt,
und Elektronen in das potentialungebundene Gate 2 mit fort
schreitender Programmierung injiziert werden, um für eine
Verringerung der Spannung am potentialungebundenen Gate zu
sorgen, mit daraus folgender Abnahme des Drainstroms, bis
der Drainstrom den vorbestimmten Bezugsstrom IREF erreicht,
wenn die Programmierung zu beenden ist.
Das zweite ist ein Kanal-aus-zu-ein-Verfahren, das dem Ka
nal-ein-zu-aus-Verfahren entgegengesetzt ist, bei dem Span
nungen an jede Elektrode angelegt werden, um nicht nur den
Kanal 4 im Anfangsstadium eines Programmiervorgangs abzu
schalten, d. h., um dafür zu sorgen, dass die Spannung am po
tentialungebundenen Gate niedriger als die Schwellenspannung
VF TH für das potentialungebundene Gate ist, sondern um auch
dafür zu sorgen, dass Elektronen an das potentialungebundene
Gate 2 abgezogen werden. Daher steigt, während der Program
miervorgang abläuft, die Spannung am potentialungebundenen
Gate auf einen Wert, der am Ende, wenn der Kanal eingeschal
tet wird, höher als die Schwellenspannung VF TH für das po
tentialungebundene Gate ist. Der Endpunkt für den Program
miervorgang kann der Moment sein, zu dem der Kanal einge
schaltet wird, oder es kann ein beliebiger Zeitpunkt nach
dem Einschalten sein. Das heißt, dass der Bezugsstrom IREF
der Schwellenstrom sein kann, oder dass dies ein beliebiger
Wert über dem Schwellenwert sein kann.
Im Fall einer Mehrpegelprogrammierung auf mehr als zwei Pe
gel ändern sich, wenn die Steuergatespannungen VC,i, wie sie
einem jeweiligen Pegel entsprechen, geändert werden, auch
die anfänglichen Spannungen VF,i(t = 0) am potentialungebun
denen Gate für die Programmierung auf jeden Pegel. Dieser
Prozess ist gut aus Fig. 5C ersichtlich. Hierbei ist, für
die Programmierung auf jeden Pegel, VF REF (oder IREF) eine
Konstante, und der Wert VC,i ist umso kleiner, je niedriger
der Rang des Pegels ist. Der Drainstrom ID ist vor dem Ein
schalten null, und der Einschaltpunkt und der Programmier
endpunkt hängen von den Eigenschaften eines Transistors ab.
Das Ein-auf-aus-Verfahren ist in der US-Patentanmeldung Nr.
09/542,652 desselben Erfinders offenbart. Das Verfahren des
Programmierens bei der vorliegenden Erfindung ist das Aus-
auf-ein-Verfahren. Im Vergleich zum Ein-auf-aus-Verfahren
ist es ersichtlich, dass das Aus-auf-ein-Verfahren kleineren
Energieverbrauch aufweisen kann. Auch kann dann, wenn eine
Ein-Schwelle als Programmierendpunkt erfasst wird, ein Mess
verstärker sehr einfach realisiert werden.
Gemäß der obigen theoretischen Schlussfolgerung kann beim
Programmieren mit dem Aus-auf-ein-Verfahren dann, wenn eine
Verschiebung ΔVC TH,i vom Löschzustand, der dem höchsten Pe
gel entspricht, auf einen entsprechenden Schwellenpegel er
kannt wird, die Programmierung für den Pegel dadurch erfol
gen, dass als Steuergatespannung ein Wert angelegt wird, der
durch Subtrahieren der Verschiebung ΔVC TH,i für einen ge
wünschten Pegel vom bereits bekannten höchsten Pegel VC,0
abgezogen wird, und dann auf den automatischen Abschluss des
Programmiervorgangs gewartet wird, was durch den Stromdetek
tor 9 von Fig. 2 erfolgt.
Indessen hängt der Endzeitpunkt für die Programmierung auf
jeden Pegel von den elektrischen Eigenschaften einer Spei
cherzelle und der an jeden Knoten angelegten Spannung ab.
Nun werden Verfahren zum Bestimmen der Steuergatespannung
VC,0 und des Bezugsstroms IREF zur Verwendung bei der Pro
grammierung auf den höchsten Pegel erläutert.
Wenn der gewünschte höchste Pegel VC TH,0, die Drainspannung
VD und die Sourcespannung VS für eine vorgegebene Speicher
zelle bestimmt sind, verbleiben aus den Gleichungen (7) und
(8) die zwei Parameter VC,0 und die Bezugsspannung VF REF. Da
die Drainspannung VD und die Sourcespannung VS festliegen,
steht die Spannung VF REF in eindeutigem Zusammenhang mit dem
Wert IREF. Dann wird die Speicherzelle durch VC TH,0, einge
stellt, VD und VS werden an die Speicherzelle angelegt und
es wird der Anfangsdrainstrom IG,0 gemessen. Dabei ent
spricht der Wert IG,0 zu diesem Zeitpunkt tatsächlich IREF.
In diesem Fall wird VC,0 unter Berücksichtigung der Pro
grammierzeit bestimmt. Wenn VC,0 einmal bestimmt ist, kann
der Wert IREF durch das oben genannte Verfahren bestimmt
werden. Der Wert IREF kann durch verschiedene andere Verfah
ren als die obigen gemessen werden.
In den bisherigen Erläuterungen sind Fälle beschrieben, bei
denen die Spannung V1, wie durch die Gleichung (7) gegeben,
als feste Konstante eingestellt ist. Wenn die Parameter in
der Gleichung (7) so eingestellt werden, dass der Wert V1
für die Programmierung auf jeden Pegel verschieden ist, wie
es aus der Gleichung (8) ersichtlich ist, zeigen die Steuer
gatespannung VC,i und die entsprechende Schwellenspannung
VC TH,i nichtlineare Beziehung. Demgemäß haben die Verschie
bung der Steuergatespannung und die Verschiebung der ent
sprechenden Schwellenspannung voneinander verschiedene Wer
te. In diesem Fall können, durch zweckdienliches Einstellen
des Bezugsstroms IREF für jeden Pegel, die Schwellenspannun
gen für jeden Pegel auf gewünschte Werte programmiert wer
den, jedoch nur dann, wenn die nichtlineare Beziehung zwi
schen der Steuergatespannung VC,i und der entsprechenden
Schwellenspannung VC TH,i experimentell erhalten wurde.
Beim bisher beschriebenen Ausführungsbeispiel wird das Aus-
auf-ein-Programmierverfahren gemäß der Erfindung auf eine
Zelle angewandt, die die einfachste und grundsätzlichste
Stapelgatestruktur aufweist. Jedoch ist, wie angegeben, das
Aus-auf-ein-Verfahren auch beim Programmieren einer nicht
flüchtigen Speicherzelle anwendbar, die auf irgendeine ande
re Form modifiziert wurde.
Bei der in den Fig. 1 und 2 dargestellten Zelle mit der ein
fachsten grundsätzlichsten Stapelgatestruktur kann für ein
Tunneln durch eine Gate-Dielektrikumsschicht gesorgt werden,
die zwischen dem die Source und den Drain enthaltenden Subs
trat und dem potentialungebundenen Gate angeordnet ist, oder
durch einen Isolierfilm zwischen dem potentialungebundenen
Gate und dem Steuergate. In jedem dieser Fälle kann die Pro
grammierung erfolgen, wenn zweckdienliche Spannungen an das
Gate und die Anschlüsse für den Drain sowie die Source und
das Substrat angelegt werden, so dass nicht nur die Zelle
abgeschaltet wird, sondern auch Elektronen vom potentialun
gebundenen Gate abgezogen werden, wobei die Programmierung
beendet wird, wenn der Drainstrom einen vorbestimmten Be
zugsstrom erreicht. Wenn z. B. Elektronen in den Drain abge
zogen werden sollen, kann ein elektrisches Feld, das dazu
ausreicht für ein Tunneln zwischen dem potentialungebundenen
Gate 2 und dem Drain 5 zu sorgen, eingestellt werden, wenn
eine negative Spannung an das Steuergate 1, eine positive
Spannung an den Drain 5 und die Massespannung oder eine po
sitive Spannung unter der Drainspannung an die Source und
das Substrat angelegt werden. In diesem Fall wird eine
Drainspannung über der Sourcespannung angelegt, so dass ein
Strom zwischen dem Drain 5 und der Source 3 fließt, der
überwacht wird, um den Programmiervorgang zu beenden, wenn
er den Wert IREF erreicht. Wie es sich aus den Gleichungen
(7), (8) und (9) ergibt, kann eine programmierte Schwellen
spannung abhängig von den angelegten Spannungen größer als
null sein, was aber nicht der Fall sein muss. Wenn sie grö
ßer als null ist, wirkt die Speicherzelle als Verarmungs
transistor.
Betreffend die bisher beschriebenen Ausführungsbeispiele,
bei denen zwar n-Transistoren als Beispiele verwendet sind,
auch dann, wenn das erfindungsgemäße Programmierverfahren
bei p-Transistoren verwendet wird, das identische Ergebnis
erhalten werden, wenn nur die Polaritäten der angelegten
Spannungen umgekehrt werden.
Jedoch bewirkt in diesem Fall das Absenken der Spannung am
potentialungebundenen Gate durch die Aufnahme von Elektro
nen, dass der Transistor vom ausgeschalteten in den einge
schalteten Zustand übergeht. Daher sollten im Fall eines p-
Transistors Spannungen so an jedes Gate und die Anschlüsse
angelegt werden, dass der Kanal im Anfangszustand einge
schaltet ist und Elektronen in das potentialungebundene Gate
injiziert werden.
Das insoweit erläuterte erfindungsgemäße Programmierverfah
ren gilt unabhängig vom Programmiermechanismus, wie Injek
tion heißer Ladungsträger oder Tunneln. Daher ist es er
sichtlich, dass das erfindungsgemäße Programmierverfahren
auf jeden Typ von Programmiermechanismus anwendbar ist, der
in Zusammenhang mit der für die Erfindung wichtigen Glei
chung (3) steht.
Insoweit wurden Verfahren für Einfach- und Mehrfachpegel
programmiervorgänge erläutert.
Nun wird ein Löschverfahren unter Verwendung des oben ge
nannten Programmierverfahrens unter Verwendung eines n-Tran
sistors als Beispiel erläutert.
Wie bereits definiert, ist beim erfindungsgemäßen Program
mierverfahren ein Löschvorgang eine Injektion von Ladungs
trägern (spezieller Elektronen) in das potentialungebundene
Gate. Daher kann der Löschvorgang entweder durch Injektion
heißer Ladungsträger oder durch Tunneln erfolgen.
Bei der Erfindung bedeutet der Löschzustand einen Fall, bei
dem der Schwellenpegel am höchsten ist, d. h. VC TH,0. Anders
gesagt, sind alle nichtflüchtigen Speicherzellen innerhalb
eines vorgegebenen Löschblocks auf den höchsten Pegel pro
grammiert. Demgemäß kann ein Löschprozess durch die folgen
den Schritte ausgeführt werden.
Als erstes werden Elektronen so injiziert, dass die Schwel
lenpegel aller Zellen innerhalb eines ausgewählten Blocks
höher als der Pegel null werden, d. h. VC TH,0. Dann werden,
wenn der Pegel null, bei dem die Spannung am Steuergate 1
den Wert VC,0 hat, alle ausgewählten Zellen programmiert.
Hierbei kann, wie erläutert, der Wert VC,0 wahlfrei in
zweckdienlicher Weise eingestellt werden.
Wie oben beschrieben, ist die Erfindung hinsichtlich der
folgenden Punkte von Vorteil:
- - Erstens erleichtert es die Mehrpegelprogrammierung, dass nur die Steuergatespannung zu variieren ist, um den Program miervorgang für jeden Schwellenpegel auszuführen.
- - Zweitens ist eine genaue Einstellung der Verschiebung je der Schwellenpegelspannung möglich, da die Beziehung zwi schen jedem der Schwellenspannungspegel und jeder der ent sprechenden Steuergatespannungen linear ist und die Ver schiebung der Schwellenspannung mit der Verschiebung der Steuergatespannung übereinstimmt.
- - Drittens ist keine Vorprogrammierung vor einem Löschvor gang erforderlich.
- - Viertens beseitigt die Erleichterung gleichzeitiger Pro grammierung und Verifizierung innerhalb der nichtflüchtigen Speicherzelle selbst das Erfordernis einer gesonderten Schaltung für verifizierendes Programmieren, was dazu bei trägt, die Programmiergeschwindigkeit zu erhöhen.
- - Fünftens ist der Energieverbrauch sehr gering, da die Pro grammierung endet, wenn die Zelle vom ausgeschalteten in den eingeschalteten Zustand übergeht.
- - Sechstens ist die Genauigkeit bei der Mehrpegelprogrammie rung, d. h. die Fehlerverteilung der programmierten Schwellenspannungen, nur durch Parameter genau bestimmt, wie sie zum Herstellzeitpunkt des nichtflüchtigen Speichers und durch angelegte Vorspannungen festgelegt werden. Demgemäß hängt die Fehlerverteilung der jeweiligen Pegel bei der Pro grammierung eines nichtflüchtigen Speichers gemäß der Erfin dung nicht von der Anzahl von Programmier/Lösch-Zyklen ab. Selbst während eines Programmiervorgangs hängt der Speicher nicht von Ladungsträgerfallen in einer Oxidschicht, von der Beweglichkeit von Ladungsträgern im Kanal, vom Bitleitungs widerstand sowie instabilen oder unvorhersagbaren elektri schen Parametern ab.
- - Siebtens ermöglicht die spannungsgesteuerte Programmierung mittels der Steuerung der Gatespannung beim erfindungsgemä ßen Verfahren zum Programmieren eines nichtflüchtigen Spei chers eine viel einfachere und genauere Mehrpegelprogrammie rung als dies beim herkömmlichen stromgesteuerten Typ der Fall ist.
Claims (12)
1. Verfahren zum Programmieren einer nichtflüchtigen Speicherzelle
auf mindestens zwei Schwellenpegel, die ein Steuergate (1), ein potential
ungebundenes Gate (2), einen Drain (5), eine Source (3) und einen Kanal
bereich (4) zwischen dem Drain (5) und der Source (3) aufweist, mit folgen
den Schritten:
- - Anlegen einer ersten Spannung (VC,i) an das Steuergate (1), die ab hängig vom zu programmierenden Schwellenpegel verschieden ist,
- - Anlegen einer zweiten und einer dritten Spannung (VD, VS) an den Drain (5) bzw. die Source (3), so daß der Kanalbereich (4) im Anfangsstadi um abgeschaltet ist und Ladungsträger zur Programmierung vom potenti al ungebunden Gate (2) an den Drain (5) übertragen werden,
- - Überwachen der Leitfähigkeit des Kanalbereichs (4) während der Pro grammierung der nichtflüchtigen Speicherzelle,
- - Vergleichen der überwachten Leitfähigkeit mit einem Bezugswert, der eine von dem jeweils zu programmierenden Schwellenwert unabhängi ge, festgelegte Konstante ist, und
- - Beenden der Programmierung durch Wegnehmen wenigstens einer Spannung unter der ersten, zweiten und dritten Spannung, wenn die über wachte Leitfähigkeit den Bezugswert erreicht.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass zum Überwa
chen der Leitfähigkeit des Kanalbereichs (4) die Spannung am potentialunge
bundenen Gate (2) überwacht wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass zum Überwa
chen der Leitfähigkeit des Kanalbereichs (4) der während der Programmierung
durch den Drain (5) fließende Strom überwacht wird.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass zum Überwa
chen der Leitfähigkeit des Kanalbereichs (4) eine Änderung der Ladungsträ
germenge auf dem potentialungebundenen Gate (2) überwacht wird.
5. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekenn
zeichnet, dass sich die erste Spannung (Vc,i) linear zu den mindestens zwei
Schwellenpegeln der Speicherzelle ändert.
6. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet,
dass sich die Spannung (Vc,i) nichtlinear zu den mindestens zwei Schwellen
pegeln der Speicherzelle ändert.
7. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet,
dass die erste Spannung (Vc,i) einen negativen Wert aufweist, der sich ent
sprechend der Programmierung auf jeden Pegel bei der Mehrpegelprogrammie
rung ändert, und dass die zweite und die dritte Spannung (VD, VS) jeweils po
sitiv sind.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass die dritte
Spannung (VS) die Massespannung oder eine positive Spannung unter der
zweiten Spannung (VD) ist.
9. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekenn
zeichnet, dass der Bezugswert ein Schwellenwert der nichtflüchtigen Spei
cherzelle ist.
10. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekenn
zeichnet, dass das Löschen einer nichtflüchtigen Speicherzelle durch Injekti
on von Elektronen in das potentialungebundene Gate (2) gemäß einem belie
bigen Verfahren auf solche Weise erfolgt, dass die nichtflüchtige Speicherzelle
die höchste Schwellenspannung aufweist.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass das ver
wendete Verfahren entweder Injektion heißer Ladungsträger oder Tunneln ist.
12. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekenn
zeichnet, dass das potentialungebundene Gate (2), die Source (3), der Drain
(5) und der Kanalbereich (4) entweder in einem n- oder einem p-Transistor
enthalten sind.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960028174A KR100223868B1 (ko) | 1996-07-12 | 1996-07-12 | 비휘발성 메모리를 프로그램하는 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19704999A1 DE19704999A1 (de) | 1998-01-22 |
DE19704999C2 true DE19704999C2 (de) | 2002-10-17 |
Family
ID=19466155
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19704999A Expired - Fee Related DE19704999C2 (de) | 1996-07-12 | 1997-02-10 | Verfahren zum Programmieren eines nichtflüchtigen Speichers |
Country Status (6)
Country | Link |
---|---|
US (1) | US5892714A (de) |
JP (1) | JP2789333B2 (de) |
KR (1) | KR100223868B1 (de) |
CN (1) | CN1119835C (de) |
DE (1) | DE19704999C2 (de) |
TW (1) | TW331037B (de) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100205309B1 (ko) * | 1996-07-23 | 1999-07-01 | 구본준 | 비휘발성 메모리셀 및 이 비휘발성 메모리셀을 프로그래밍하는 방법 |
US6146943A (en) * | 1997-07-09 | 2000-11-14 | Hyundai Electronics Industries Co., Ltd. | Method for fabricating nonvolatile memory device |
JPH1139886A (ja) * | 1997-07-14 | 1999-02-12 | Rohm Co Ltd | 半導体メモリ |
JPH1186579A (ja) * | 1997-09-09 | 1999-03-30 | Rohm Co Ltd | Eeprom装置 |
KR100327421B1 (ko) * | 1997-12-31 | 2002-07-27 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자의 프로그램 시스템 및 그의 프로그램 방법 |
KR100293637B1 (ko) | 1998-10-27 | 2001-07-12 | 박종섭 | 드레인 전압 펌핑 회로 |
KR100316522B1 (ko) * | 1999-03-04 | 2001-12-12 | 김영환 | 비휘발성 메모리를 자동 조회 프로그램하는 회로 |
JP2000348493A (ja) * | 1999-06-03 | 2000-12-15 | Fujitsu Ltd | 不揮発性メモリ回路 |
US6222771B1 (en) * | 2000-01-31 | 2001-04-24 | Eon Silicon Devices, Inc. | Unified program method and circuitry in flash EEPROM |
US6349056B1 (en) * | 2000-12-28 | 2002-02-19 | Sandisk Corporation | Method and structure for efficient data verification operation for non-volatile memories |
US6738289B2 (en) * | 2001-02-26 | 2004-05-18 | Sandisk Corporation | Non-volatile memory with improved programming and method therefor |
CN100452231C (zh) * | 2001-04-12 | 2009-01-14 | 华邦电子股份有限公司 | 使用源极偏压执行非挥发性内存单元写入动作的方法 |
JP2003203488A (ja) * | 2001-12-28 | 2003-07-18 | Mitsubishi Electric Corp | 不揮発性半導体メモリ |
US6621742B1 (en) * | 2002-04-29 | 2003-09-16 | Fujitsu Limited | System for programming a flash memory device |
JP2004055012A (ja) * | 2002-07-18 | 2004-02-19 | Renesas Technology Corp | 不揮発性半導体メモリ |
US6898129B2 (en) * | 2002-10-25 | 2005-05-24 | Freescale Semiconductor, Inc. | Erase of a memory having a non-conductive storage medium |
US6856533B2 (en) * | 2003-04-17 | 2005-02-15 | Macronix International Co., Ltd. | Method of modulating threshold voltage of a mask ROM |
US7085154B2 (en) * | 2003-06-03 | 2006-08-01 | Samsung Electronics Co., Ltd. | Device and method for pulse width control in a phase change memory device |
KR100558004B1 (ko) * | 2003-10-22 | 2006-03-06 | 삼성전자주식회사 | 게이트 전극과 반도체 기판 사이에 전하저장층을 갖는비휘발성 메모리 소자의 프로그램 방법 |
FR2874732A1 (fr) * | 2004-08-31 | 2006-03-03 | St Microelectronics Sa | Procede de programmation de cellules memoire incluant une detection des degradations de transconductance |
US7656710B1 (en) | 2005-07-14 | 2010-02-02 | Sau Ching Wong | Adaptive operations for nonvolatile memories |
US7646643B1 (en) * | 2008-01-07 | 2010-01-12 | Lattice Semiconductor Corporation | Process charging monitor for nonvolatile memory |
US7834676B2 (en) * | 2009-01-21 | 2010-11-16 | Samsung Electronics Co., Ltd. | Method and apparatus for accounting for changes in transistor characteristics |
US8467245B2 (en) | 2010-03-24 | 2013-06-18 | Ememory Technology Inc. | Non-volatile memory device with program current clamp and related method |
US8369154B2 (en) * | 2010-03-24 | 2013-02-05 | Ememory Technology Inc. | Channel hot electron injection programming method and related device |
FR3012654A1 (fr) | 2013-10-25 | 2015-05-01 | St Microelectronics Rousset | Procede d'ecriture et de lecture d'une memoire morte electriquement programmable et effacable multi-niveaux et dispositif de memoire correspondant |
JP5909294B1 (ja) * | 2015-03-11 | 2016-04-26 | 力晶科技股▲ふん▼有限公司 | 不揮発性記憶装置のための書き込み回路及び方法、並びに不揮発性記憶装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3925153C2 (de) * | 1988-07-29 | 1992-11-05 | Mitsubishi Denki K.K., Tokio/Tokyo, Jp |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5043940A (en) * | 1988-06-08 | 1991-08-27 | Eliyahou Harari | Flash EEPROM memory systems having multistate storage cells |
JP3454520B2 (ja) * | 1990-11-30 | 2003-10-06 | インテル・コーポレーション | フラッシュ記憶装置の書込み状態を確認する回路及びその方法 |
JP3080743B2 (ja) * | 1991-12-27 | 2000-08-28 | 日本電気株式会社 | 不揮発性半導体記憶装置 |
JPH0644791A (ja) * | 1992-05-08 | 1994-02-18 | Seiko Epson Corp | 不揮発性半導体装置 |
JP3373632B2 (ja) * | 1993-03-31 | 2003-02-04 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US5422842A (en) * | 1993-07-08 | 1995-06-06 | Sundisk Corporation | Method and circuit for simultaneously programming and verifying the programming of selected EEPROM cells |
US5568426A (en) * | 1995-07-26 | 1996-10-22 | Micron Quantum Devices, Inc. | Method and apparatus for performing memory cell verification on a nonvolatile memory circuit |
-
1996
- 1996-07-12 KR KR1019960028174A patent/KR100223868B1/ko not_active IP Right Cessation
- 1996-10-16 TW TW085112632A patent/TW331037B/zh not_active IP Right Cessation
- 1996-12-10 CN CN96121893A patent/CN1119835C/zh not_active Expired - Fee Related
-
1997
- 1997-02-10 DE DE19704999A patent/DE19704999C2/de not_active Expired - Fee Related
- 1997-02-18 JP JP4852697A patent/JP2789333B2/ja not_active Expired - Fee Related
- 1997-07-09 US US08/890,564 patent/US5892714A/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3925153C2 (de) * | 1988-07-29 | 1992-11-05 | Mitsubishi Denki K.K., Tokio/Tokyo, Jp |
Also Published As
Publication number | Publication date |
---|---|
KR100223868B1 (ko) | 1999-10-15 |
TW331037B (en) | 1998-05-01 |
KR980011498A (ko) | 1998-04-30 |
CN1170934A (zh) | 1998-01-21 |
US5892714A (en) | 1999-04-06 |
DE19704999A1 (de) | 1998-01-22 |
JPH1065114A (ja) | 1998-03-06 |
CN1119835C (zh) | 2003-08-27 |
JP2789333B2 (ja) | 1998-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19704999C2 (de) | Verfahren zum Programmieren eines nichtflüchtigen Speichers | |
DE19649410C2 (de) | Nichtflüchtige Speicherzelle und Verfahren zum Programmieren derselben | |
DE19724221B4 (de) | Nichtflüchtiger Speicher | |
DE19860506B4 (de) | System und Verfahren zum Programmieren eines nichtflüchtigen Speichers | |
DE69636063T2 (de) | Verfahren zum Programmieren eines nichtflüchtigen Speichers | |
DE68925761T2 (de) | "Flash"-EEPROM-Speichersysteme und Verfahren zu deren Verwendung | |
DE69624780T2 (de) | Nichtflüchtiger elektrisch veränderbarer halbleiterspeicher für analoge und digitale speicherung | |
DE60220590T2 (de) | Verfahren zur Reduzierung von Kopplungseffekten zwischen multi-level Speicherelementen eines nicht flüchtigen Speichers | |
DE68925873T2 (de) | Transistor mit schwebendem Gate | |
DE4035660C2 (de) | Elektrisch programmierbare Speichereinrichtung und Verfahren zum Zugreifen/Programmieren von Speicherzellen | |
DE69616693T2 (de) | Nichtflüchtiger Speicher und Verfahren zu seiner Programmierung | |
DE10100939B4 (de) | Nichtflüchtige Halbleiterspeichervorrichtung und Datenhalteverfahren derselben | |
DE3925153C2 (de) | ||
DE102005030661B4 (de) | Nichtflüchtiges Halbleiterspeicherbauelement und Verfahren zum Betreiben und Herstellen eines nichtflüchtigen Halbleiterspeicherbauelementes | |
DE4207934C2 (de) | Nichtflüchtige Halbleiterspeichervorrichtung und Programmierverfahren für eine nichtflüchtige Halbleiterspeichervorrichtung | |
DE69521882T2 (de) | Verfahren und schaltung zur speicherung von diskreten ladungspaketen in einem einzigen speicherelement | |
DE3844115C2 (de) | Nichtflüchtige programmierbare Halbleiter-Speicheranordnung und Verfahren zum Löschen einer solchen Speicheranordnung | |
DE69516000T2 (de) | Verfahren zur beseitigung von zyklusinduzierten eingefangenen elektroden im tunneloxid von flash-eeproms mit nur 5-volt-spannung | |
DE68918880T2 (de) | Elektrisch löschbare nichtflüchtige Halbleiterspeichervorrichtung. | |
DE112004000703B4 (de) | Verfahren zum Betrieb einer Doppelzellenspeichereinrichtung mit einer verbesserten Lesebereichsspanne über die Lebensdauer hinweg | |
DE69217738T2 (de) | Permanenter Halbleiterspeicher und seine Arbeitsweise | |
DE112005003380T5 (de) | Mehrpegel-ONO-Flash-Programmieralgorithmus zur Steuerung der Breite der Schwellwertverteilung | |
DE69620698T2 (de) | Verbesserungen in oder an in integrierter Schaltung aufgebauter Speichermatrizen | |
DE3850482T2 (de) | Elektrisch löschbarer und programmierbarer Festwertspeicher mit Stapelgatterzellen. | |
DE3036375A1 (de) | Verfahren zum programmieren eines elektrisch veraenderbaren nicht-fluechtigen halbleiterspeichers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |