DE112005001325T5 - Lösch-Algorithmus für einen Multilevel-Bit-Flash-Speicher - Google Patents

Lösch-Algorithmus für einen Multilevel-Bit-Flash-Speicher Download PDF

Info

Publication number
DE112005001325T5
DE112005001325T5 DE112005001325T DE112005001325T DE112005001325T5 DE 112005001325 T5 DE112005001325 T5 DE 112005001325T5 DE 112005001325 T DE112005001325 T DE 112005001325T DE 112005001325 T DE112005001325 T DE 112005001325T DE 112005001325 T5 DE112005001325 T5 DE 112005001325T5
Authority
DE
Germany
Prior art keywords
sector
threshold voltage
memory cells
cells
erased
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112005001325T
Other languages
English (en)
Other versions
DE112005001325B4 (de
Inventor
Edward Hsia
Darlene Hamilton
Fatima Bathul
Masato Horiike
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies LLC
Original Assignee
Spansion LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spansion LLC filed Critical Spansion LLC
Publication of DE112005001325T5 publication Critical patent/DE112005001325T5/de
Application granted granted Critical
Publication of DE112005001325B4 publication Critical patent/DE112005001325B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G11C16/3413Circuits or methods to recover overprogrammed nonvolatile memory cells detected during program verification, usually by means of a "soft" erasing step
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628Programming or writing circuits; Data input circuits
    • G11C11/5635Erasing circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G11C16/3409Circuits or methods to recover overerased nonvolatile memory cells detected during erase verification, usually by means of a "soft" programming step

Abstract

Es sind Verfahren (400) zum Löschen eines Sektors von Multilevel-Flash-Speicherzellen (MLB) mit drei oder mehr Datenzuständen (100, 200) auf einen einzigen Datenzustand (1000) vorgesehen. Bei der vorliegenden Erfindung wird ein interaktiver Sektor-Löschalgorithmus (400) verwendet, der den Sektor in zwei oder mehr Löschphasen mehrfach löscht (410, 440), verifiziert (416), softprogrammiert (420, 450) und programmiert (430), um hochkompakte Datenzustandsverteilungen (300, 1000) zu erreichen. Bei einem Ausführungsbeispiel werden mit dem Algorithmus (400) im Wesentlichen sämtliche MLB-Zellen des Sektors unter Verwendung interaktiver Lösch-, Softprogrammier- und Programmierimpulse in einer ersten Phase auf einen Zwischenzustand (410, 600) und einen entsprechenden Schwellenspannungswert gelöscht. Dann werden in einer zweiten Phase (440, 450) mit dem Algorithmus sämtliche MLB-Zellen des Sektors unter Verwendung von weiteren interaktiven Lösch- (440) und Softprogrammierimpulsen (450) weiter gelöscht, bis ein einem gewünschten Endschwellenspannungswert (1000) der Zellen entsprechender Enddatenzustand erreicht ist. Wahlweise kann der Algorithmus (400) eine oder mehrere weitere Phasen im Wesentlichen gleicher Operationen umfassen, die sukzessive die Speicherzellen des Sektors in einen kompaktierten gemeinsamen Löschzustand (1000) in Vorbereitung auf anschließende Programmieroperationen bringen. Bei einem Aspekt des Verfahrens können die für diese Phasen gewählten Ist-Schwellenwerte und/oder -Datenzustände von dem Benutzer vorbestimmt und in die Speichervorrichtung eingegeben werden.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft generell Speichervorrichtungen und dergleichen und insbesondere ein Verfahren zum Löschen von Sektoren von Zellen mit Multilevel-Datenzuständen in Flash-Speichervorrichtungen.
  • TECHNISCHER HINTERGRUND
  • Es gibt mehrere unterschiedliche Speichertypen und -ausführungen zum Speichern von Daten für Computer und Systeme ähnlichen Typs. Beispielsweise stehen zur Zeit Direktzugriffsspeicher (RAM), dynamische Direktzugriffsspeicher (DRAM), statische Direktzugriffsspeicher (SRAM), Festwertspeicher (ROM), programmierbare Festwertspeicher (PROM), elektrisch programmierbare Festwertspeicher (EPROM), elektrisch löschbare programmierbare Festwertspeicher (EEPROM) und Flash-Speicher für die Datenspeicherung zur Verfügung.
  • Jeder Speichertyp weist seine eigenen besonderen Vorteile und Nachteile auf. Beispielsweise ermöglichen DRAMs und SRAMs das nacheinander erfolgende Löschen einzelner Datenbits, ein solcher Speicher verliert jedoch seine Daten, wenn die Energieversorgung unterbrochen wird. EEPROMs können alternativ ohne zusätzliche Außenapparatur leicht gelöscht werden, weisen jedoch eine reduzierte Datenspeicherdichte und eine niedrigere Geschwindigkeit auf und sind teuerer. Im Gegensatz dazu sind EPROMs preisgünstiger und weisen eine größere Dichte auf, sind aber weniger leicht zu löschen.
  • Der Flash-Speicher ist ein beliebter Speichertyp geworden, da er die Vorteile der hohen Dichte und niedrigen Kosten des EPROM mit der elektrischen Löschbarkeit des EEPROM kombiniert. In den Flash-Speicher kann neu geschrieben werden, und er kann seinen Inhalt auch ohne Energieversorgung festhalten und ist somit nichtflüchtig. Er wird in zahlreichen tragbaren elektronischen Produkten, wie z. B. Mobiltelefonen, tragbaren Computern, Gesprächsaufzeichnungsgeräten etc., sowie in zahlreichen großen elektronischen Systemen, wie z. B. Autos, Flugzeugen, industriellen Steuersystemen etc., verwendet.
  • Der Flash-Speicher ist generell aus zahlreichen Speicherzellen aufgebaut, wobei generell einzelne Datenbits in jeweilige Speicherzellen gespeichert und aus diesen ausgelesen werden. Die Zellen werden generell durch Heißelektroneninjektion programmiert und durch Fowler-Nordheim-Tunnelung oder andere Mechanismen gelöscht. Wie in vielerlei Hinsicht in der Halbleiterindustrie besteht auch hier kontinuierlich der Wunsch und das Bemühen, höhere Vorrichtungs-Packungsdichten und eine Vergrößerung der Anzahl von Speicherzellen auf einem Halbleiter-Wafer zu erreichen. Ähnlich sind höhere Vorrichtungsgeschwindigkeit und -leistung ebenfalls gewünscht, um das Speichern einer größeren Datenmenge in kleinere Speichervorrichtungen zu ermöglichen.
  • Einzelne Flash-Speicherzellen sind in Form von einzeln adressierbaren Einheiten oder Gruppen organisiert, auf welche für Lese-, Programmier- oder Löschoperationen über eine Adressendecodierschaltung zugegriffen wird. Die einzelnen Speicherzellen weisen typischerweise eine Halbleiterstruktur zum Speichern eines Datenbits und eine geeignete Decodier- und Gruppenauswahlschaltung sowie eine Schaltung zum Liefern von Spannungen zu den Zellen, auf denen gerade gearbeitet wird, auf.
  • Die Lösch-, Programmier- und Leseoperationen werden gemeinsam durch Anlegen geeigneter Spannungen an bestimmte Anschlüsse der Speicherzellen durchgeführt. Bei einer Lese- und Schreiboperation werden die Spannungen derart angelegt, dass eine Ladung beseitigt oder in der Speicherzelle gespeichert wird. Bei einer Leseoperation werden geeignete Spannungen derart angelegt, dass ein Stromfluss in der Zelle bewirkt wird, wobei die Menge eines solchen Stroms den Wert der in der Zelle gespeicherten Daten anzeigt. Die Speichervorrichtung weist eine geeignete Schaltung zum Erfassen des resultierenden Zellstroms zum Ermitteln der darin gespeicherten Daten auf, die dann zwecks Zugriffs durch andere Vorrichtungen in einem System, in dem die Speichervorrichtung verwendet wird, zu den Datenbusanschlüssen der Vorrichtung geliefert werden.
  • Eine Programmierschaltung steuert ein Bit einer Zelle durch Anlegen eines Signals an eine Wortleitung, die als Steuer-Gate fungiert, und durch Verändern von Bitleitungsverbindungen derart, dass das Bit von den Source- und Drain-Verbindungen gespeichert wird. Durch Programmieren einer Zelle unter Anwendung eines geeigneten Mechanismus, wie z. B. Heißelektroneninjektion, wird generell die Schwellenspannung einer Zelle erhöht. Das Löschen erfolgt als Überdeckungsoperation, bei der ein Array oder Sektor von Zellen gleichzeitig gelöscht werden kann und typischerweise eine niedrigere Schwellenspannung in der Zelle erzeugt wird.
  • Beim Überdeckungs-Löschen eines Flash-Speichers werden Zellen innerhalb eines Array oder Sektors typischerweise gleichzeitig gelöscht, und dies kann durch einmaliges oder mehrmaliges Anlegen kurzer Löschimpulse erfolgen. Nach jedem Löschimpuls kann ein Verifizieren oder Lesen durchgeführt werden, um festzustellen, ob jede Zelle in dem Array nun ”gelöscht” (leer) ist oder noch ”un-gelöscht” oder ”unter-gelöscht” bleibt (z. B. ob die Schwellenspannung der Zelle über einem vorbestimmten Grenzwert liegt). Wenn eine unter-gelöschte Zelle detektiert wird, kann ein weiterer Löschimpuls an das gesamte Array angelegt werden, bis sämtliche Zellen ausreichend gelöscht sind. Bei einem solchen Löschvorgang können jedoch einige Zellen ”über-gelöscht” werden, bevor andere Zellen in ausreichendem Maße gelöscht sind. Eine Speicherzelle mit einer Schwellenspannung, die beispielsweise unter einen vorbestimmten Grenzwert gelöscht worden ist, kann im allgemeinen als über-gelöscht bezeichnet werden. Aus verschiedenen Gründen ist es unerwünscht, dass eine Speicherzelle in einem über-gelöschten Zustand verbleibt.
  • Unabhängig von der verwendeten Flash-Architektur können akkurates Löschen und Programmieren von Multilevel-Flash-Zellen besonders empfindlich gegenüber den begleitenden Komplikationen beim Aufrechterhalten enger Vt-Verteilungen zum akkuraten Lesen und Feststellen eines Datenzustands von einem entsprechenden Vt-Pegel sein. Selbst wenn solche engen Verteilungen bei den verschiedenen Multilevels erreicht werden, sofern Sektoren von Speicherzellen nicht schnell, effizient und zuverlässig auf Werte innerhalb akzeptabler Grenzen gelöscht werden können, kann nur ein kleiner Wettbewerbsvorteil erreicht werden.
  • Angesichts des oben Gesagten besteht Bedarf an einem verbesserten Verfahren zum Löschen eines Sektors oder Array von Multilevel-Flash-Speicherzellen.
  • OFFENBARUNG DER ERFINDUNG
  • Es folgt nun eine vereinfachte Zusammenfassung über die Erfindung, um ein grundlegendes Verständnis einiger Aspekte der Erfindung zu ermöglichen. Diese Zusammenfassung ist kein umfassender Überblick über die Erfindung. Es ist weder beabsichtigt, Schlüssel- oder kritische Elemente der Erfindung zu identifizieren noch den Schutzumfang der Erfindung abzugrenzen. Der primäre Zweck ist vielmehr, nur ein oder mehrere Ausgestaltungen der Erfindung in vereinfachter Form als Einleitung zu der nachfolgenden detaillierten Beschreibung darzulegen.
  • Bei der vorliegenden Erfindung wird ein Sektor oder Array von Multilevel-Bit-Flash-Speicherzellen (MLB) durch Anwenden eines interaktiven Sektor-Löschalgorithmus, mit dem der Sektor in zwei oder mehr Löschphasen (oder -stufen) gelöscht, verifiziert, softprogrammiert und programmiert wird, um hochkompakte Vt-Verteilungen zu erreichen, auf einen Einbitzustand (Datenzustand) gelöscht. Der Algorithmus ermöglicht Vt-Verteilungen mit verbessertem Sigma gegenüber demjenigen, das mit einigen herkömmlichen Einphasen-Verfahren erreicht werden kann. Bei einem Ausführungsbeispiel werden mit dem Algorithmus sämtliche MLB-Zellen des Sektors auf einen einem Zwischen-Schwellenspannungswert entsprechenden Zwischenzustand gelöscht, wobei in einer ersten Phase interaktive Lösch-, Softprogrammier- und Programmierimpulse verwendet werden. In der ersten Phase werden die Speicherzellen in den gleichen logischen Zustand und näher an die gleiche Schwellenspannung gesetzt. Dann wird in einer zweiten Phase der Algorithmus zum weiteren Kompaktieren der Verteilung der Schwellenspannungspegel auf ungefähr einen Enddatenzustand verwendet. In der zweiten Phase der vorliegenden Erfindung werden mit dem Algorithmus wieder sämtliche MLB-Zellen des Sektors unter Verwendung weiterer interaktiver Lösch- und Softprogrammierimpulse gelöscht, bis der gewünschte einem Enddatenzustand entsprechende Endschwellenspannungswert der Zellen erreicht ist.
  • Die Multilevel-Bit-MLB-Flash-Speicherzelle gemäß der vorliegenden Erfindung kann ein einzelnes physisches Bit aufweisen, das auf drei oder mehr Levels programmiert werden kann, die drei oder mehr Datenzuständen entsprechen. Alternativ kann die MLB-Zelle eine Zweibit- oder Mirror-Bit-Zelle mit zwei physisch voneinander getrennten Bits aufweisen, die jeweils auf mehrere Levels, wie z. B. vier, programmiert sein können, wobei dann 16 mögliche Zustände verfügbar sind. Das Verfahren ist auf geeignete Weise in einer Vielzahl von Flash-Speicherarchitekturen, einschließlich eines Ein- oder Zweibit-EEPROM, und anderen Ein- oder Multibit-Speicherarchitekturen, die elektrisch löschbar sind, implementierbar, und diese Zellen oder Varianten davon werden als in den Schutzumfang der vorliegenden Erfindung fallend betrachtet.
  • Ein weiterer Aspekt des erfindungsgemäßen Algorithmus umfasst eine weitere Phase im Wesentlichen gleicher Lösch- und Softprogrammieroperationen, die zum weiteren Kompaktieren der Schwellenspannungsverteilungen der Speicherzellen verwendet werden kann. In der weiteren Phase wird ein zweiter logischer Zwischenzustand zwischen dem Zwischenzustand und dem Endzustand gewählt. Nach dem Löschen, Programmieren und Softprogrammieren der Zellen auf den Zwischenzustand werden die Zellen auf den zweiten Zwischenzustand und dann schließlich auf im Wesentlichen gleiche Weise auf den Enddatenzustand gelöscht und softprogrammiert. Es kann bei dem Verfahren eine beliebige Anzahl von Zwischenphasen verwendet werden, einschließlich der Gesamtanzahl von von dem Sektor oder Array von MLB-Speicherzellen verwendeten Datenzuständen.
  • Auf diese Weise werden die Speicherzellen auf einen gemeinsamen Löschzustand mit einer engen Vt-Verteilung in Vorbereitung auf anschließende Programmier- und Löschoperationen gelöscht. Bei einem Aspekt des Verfahrens können die für diese Phasen gewählten Ist-Schwellenwerte und -Datenzustände von einem Benutzer vorbestimmt und in die Speichervorrichtung eingegeben werden.
  • Bei einem erfindungsgemäßen Verfahren und einer erfindungsgemäßen Implementierung weisen die Speicherzellen beispielsweise vier jeweils vier Schwellenspannungswerten entsprechende Datenzustände L1, L2, L3 und L4 auf. Bei dem Verfahren werden in einer ersten Operationsphase die Speicherzellen auf einen dem L2-Datenzustand entsprechenden Zwischenschwellenspannungswert gelöscht und dann in einer zweiten Operationsphase die Speicherzellen auf einen dem L1-Datenzustand entsprechenden Endschwellenspannungswert gelöscht.
  • Gemäß einem weiteren Aspekt des erfindungsgemäßen Sektor-Löschalgorithmus werden die Speicherzellen anfangs auf verschiedene Zustände programmiert. Ein weiterer Aspekt der Erfindung betrifft ein Verfahren zum Löschen mehrerer Sektoren des Array, einschließlich des gesamten Array. Die vorliegende Erfindung schafft ein Verfahren zum Löschen eines Sektors eines Array von MLB-Speicherzellen, das zu einer gut gesteuerten Niedrig-Sigma-Vt-Verteilung bei einer minimalen Löschzeit führt, wobei ein Vorrichtungs-Haltbarkeits- und -Zuverlässigkeitsstatus aufrechterhalten bleibt.
  • Zur Realisierung der vorstehend aufgeführten Zwecke sowie mit diesen zusammenhängender Zwecke sind in der folgenden Beschreibung und den beigefügten Zeichnungen zur Veranschaulichung bestimmte Aspekte und Implementierungen der Erfindung aufgeführt. Diese stellen jedoch nur einige wenige der verschiedenen Arten dar, in denen die Prinzipien der Erfindung angewandt werden können. Weitere Aufgaben, Vorteile und neuartige Merkmale der Erfindung werden aus der folgenden detaillierten Beschreibung der Erfindung unter Hinzuziehung der Zeichnungen ersichtlich.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 zeigt eine Vt-Verteilung bei einer vier Levels aufweisenden Multilevel-Zelle gemäß einem Aspekt der vorliegenden Erfindung;
  • 2 zeigt eine Vt-Verteilung bei einer acht Levels aufweisenden Multilevel-Zelle gemäß einem Aspekt der vorliegenden Erfindung;
  • 3 zeigt eine Vt-Verteilung bei einem beispielhaften Level einer Zelle, wobei die Verteilung um eine Target-Vt herum konzentriert ist, mit oberen und unteren Populations-Grenzlevels gemäß einem Aspekt der vorliegenden Erfindung wie in 1 und 2 gezeigt;
  • 4A zeigt ein Ablaufdiagramm mit Darstellung eines beispielhaften Verfahrens zum Löschen eines Sektors oder Array von MLB-Speicherzellen mit einem Zweiphasen-Algorithmus zum interaktiven Löschen von Speicherzellen gemäß einem Aspekt der vorliegenden Erfindung;
  • 4B4F zeigen Ablaufdiagramme mit Darstellung weiterer Details verschiedener Teile des beispielhaften Verfahrens zum Löschen eines Sektors oder Array von MLB-Speicherzellen gemäß dem in 4A gezeigten MLB-Sektor-Löschverfahren;
  • 5 zeigt eine grafische Darstellung mehrerer beispielhafter Speicherzellen eines Sektors oder Array von MLB-Speicherzellen, die auf verschiedene logische Anfangszustände und entsprechende Vt-Pegel programmiert sind, welche zum Sektor-Löschen durch Anwendung des erfindungsgemäßen Verfahrens geeignet sein können;
  • 610 zeigen grafische Darstellungen der Vt-Pegel der in 5 gezeigten beispielhaften Speicherzellen, die aus den Verarbeitungsschritten des erfindungsgemäßen MLB-Sektor-Löschverfahrens unter Anwendung des in 4A gezeigten Zweiphasen-Algorithmus resultieren.
  • ART(EN) ZUM DURCHFÜHREN DER ERFINDUNG
  • Ein oder mehrere Aspekte der vorliegenden Erfindung werden nun im Zusammenhang mit den Zeichnungen beschrieben, in denen gleiche Elemente durchgehend mit gleichen Bezugszeichen gekennzeichnet sind und in denen die verschiedenen Strukturen nicht unbedingt maßstabgerecht dargestellt sind. In der folgenden Beschreibung werden zu Zwecken der Erläuterung zahlreiche spezielle Details angeführt, um ein gründliches Verständnis eines oder mehrerer Aspekte der vorliegenden Erfindung zu ermöglichen. Fachleuten auf dem Gebiet wird jedoch ersichtlich sein, dass ein oder mehrere Aspekte der vorliegenden Erfindung auch mit einem kleineren Ausmaß dieser speziellen Details praktiziert werden können. In anderen Fällen können bekannte Strukturen und Vorrichtungen in Form von Blockschaltbildern gezeigt sein, um die Beschreibung eines oder mehrerer Aspekte der vorliegenden Erfindung zu erleichtern.
  • Verbesserungen der Dichte von Speichervorrichtungen führen zu einer größeren Speicherkapazität. Die Dichte und somit die Kapazität sind ein Hauptfaktor bei den Herstellkosten und der Marktfähigkeit von Speichervorrichtungen und stehen in direktem Zusammenhang mit dem Maß an zum Speichern eines Informationsbit auf einem Halbleiterchip verwendeter nutzbarer Fläche. Die Dichte kann beispielweise dadurch erhöht werden, dass zum Aufnehmen von mehr Speicherzellen-Transistoren auf einem Chip mit vorgegebener Größe die Strukturgröße reduziert wird, wodurch eine höhere Dichte erreicht wird. Eine weitere Technik zum Erhöhen der Dichte und zum Reduzieren der Herstellkosten ist die Anwendung der Multilevel-Zellen-Technologie.
  • Multilevel-Zellen erhöhen die Zelldichte durch Vergrößern der Anzahl von einer Zelle zugeordneten möglichen logischen Zuständen oder Datenzuständen, wodurch eine einzelne Speicherzelle Informationen speichern kann, die mehr als einem Datenbit entsprechen. Eine Art, dies durchzuführen, ist die Verwendung mehrerer (drei oder mehr in Zusammenhang mit Zelllevels und -zuständen) Schwellenspannungs-(Vt-)Pegel, die mehreren Datenzuständen pro Zelle entsprechen. Dies steht im Gegensatz zu den zwei Zuständen und Levels bei herkömmlichen Flash-Speicherzellen. Somit kann bei einem Ausführungsbeispiel eine einzelne Mirror-Bit-Zelle zwei physische Datenbits jeweils bei vier vier logischen Zuständen entsprechenden Vt-Pegeln speichern. Zellen mit mehreren Levels stellen jedoch viele neue Probleme dar bei dem Versuch, gut gesteuerte oder enge Verteilungen von Vt-Pegeln aufrechtzuerhalten, insbesondere wenn größere Datenbitmengen in Betracht gezogen werden.
  • Aufgrund dessen werden eine akkurate Löschung und die Feststellung der Level solcher Multilevel-Zellen immer anspruchsvoller, insbesondere wenn höhere Bitkapazitäten von einer einzelnen Zelle erwartet werden. Entsprechend müssen Multilevel-Speicherzellen schnell und effizient gelöscht werden, um Löschoperationszeit zu sparen und den Energieverbrauch zu senken. Ferner müssen die Zellen auf eine gut gesteuerte enge Löschverteilung (enge Bitkompaktierung) gelöscht werden, um sicherzustellen, dass anschließende Programmieroperationen ebenfalls enge Programmier-Vt-Verteilungen bewirken. Solche Forderungen und Probleme hinsichtlich der Vorrichtungen erhöhen sich wahrscheinlich, wenn die Vorrichtungsstrukturen weiter verkleinert werden und die Dichte der Speicherzellen ansteigt.
  • Speichervorrichtungshersteller garantieren häufig spezifische Geschwindigkeits-, Haltbarkeits-, Zuverlässigkeits- und Energieverbrauchswerte bei einer Vielzahl von Betriebsmoden. Diese Vorrichtungsspezifikationen oder Betriebsparameter sind für den Benutzer von Nutzen, um sicherzustellen, dass eine Vorrichtung wie vorgesehen arbeitet. Entsprechend liegt der vorliegenden Erfindung die Aufgabe zugrunde, ein Verfahren zum Löschen eines Sektors oder Array geeigneter MLB-Flash-Zellen zu schaffen, mit dem die oben beschriebenen Forderungen erfüllt werden, wobei auch die spezifischen Geschwindigkeits-, Haltbarkeits-, Zuverlässigkeits- und Energieverbrauchswerte bei den anwendbaren Betriebsmoden eingehalten werden.
  • Ein Sektor-Löschalgorithmus kann zum Löschen eines spezifischen Sektors oder mehrerer Sektoren eines Array von Multilevel-Flash-Speicherzellen MLB auf einen einzigen Datenzustand angewendet werden. Der erfindungsgemäße Löschalgorithmus kann beispielsweise in zwei oder mehr Löschphasen (oder -stufen) angewendet werden. Mit dem Algorithmus werden gegenüber einigen herkömmlichen Einphasen-Verfahren gut gesteuerte kompakte Vt-Verteilungen erreicht. Das Verfahren ist auf geeignete Weise in einer Vielzahl von Flash-Speicherarchitekturen, einschließlich Ein- und Zweibit-EEPROM, und anderen Ein- oder Multibit-Speicherarchitekturen, die elektrisch gelöscht werden können, implementierbar, und diese Zellen oder Varianten davon werden als in den Schutzumfang der vorliegenden Erfindung fallend betrachtet.
  • In einer ersten Phase werden mit dem erfindungsgemäßen Algorithmus sämtliche MLB-Zellen des Sektors oder der Zellgruppe auf einen einem Zwischenschwellenspannungswert entsprechenden Zwischenzustand gelöscht, und dann werden interaktive Lösch-, Softprogrammier- und Programmierimpulse angelegt. In der ersten Phase werden die Speicherzellen in den gleichen logischen Zustand und näher an die gleiche Schwellenspannung gebracht. Dann wird in einer zweiten Phase der Algorithmus zum weiteren Kompaktieren der Verteilung der Schwellenspannungspegel auf ungefähr einen Enddatenzustand verwendet. In der zweiten Phase der vorliegenden Erfindung werden mit dem Algorithmus wieder sämtliche MLB-Zellen des Sektors unter Verwendung weiterer interaktiver Lösch- und Softprogrammierimpulse gelöscht, bis der gewünschte einem Enddatenzustand entsprechende Endschwellenspannungswert der Zellen erreicht ist.
  • 1 zeigt eine nicht mit Vorzeichen versehene Vt-Verteilung 100 bei einer vier Levels aufweisenden MLB-Zelle gemäß einem Aspekt der vorliegenden Erfindung. Die Vt-Verteilung 100 repräsentiert eine Population von Speicherzellen-Schwellenspannungen, die sich um vier diskrete Target-Schwellenspannungen herum konzentrieren. Jede Target-Schwellenspannung nimmt einen Bereich von Vt-Werten ein, die als Level L1, L2 L3 bzw. L4 bezeichnet sind. Idealerweise konzentriert sich jeder Level zwischen oberen und unteren Vt-Grenzwerten, beispielsweise Vt0, Vt1, Vt2, Vt3 und Vt4. Den verschiedenen Levels können willkürlich, wie vom Benutzer gewünscht, entsprechende Binärzustände zugewiesen sein (z. B. L1 = 11, L2 = 10, L3 = 01 und L4 = 00 oder L1 = 00, L2 = 01, L3 = 10 und L4 = 11). Die der Verteilung 100 zugeordnete, vier Levels aufweisende MLB-Zelle kann ein einzelnes physisches Bit aufweisen, das auf vier Levels programmiert sein kann, oder kann alternativ eine Zweibit- oder Mirror-Bit-Zelle mit zwei physisch voneinander getrennten Bits aufweisen, die jeweils auf mehrere Levels, wie z. B. vier, programmiert sein können, wobei dann 16 mögliche Zustände verfügbar sind.
  • Das erfindungsgemäße Verfahren ist auf geeignete Weise in MLB-Speichervorrichtungen mit einer beliebigen Kombination sowohl aus positiven als auch negativen Vt-Verteilungen implementierbar. Gemäß 1 ist das erfindungsgemäße Verfahren beispielsweise unabhängig davon, ob Vt0, Vt4 oder ein anderer Vt-Grenzwert als Nullspannungspotential oder ein anderes Referenzpotential für die Speicherzellen verwendet wird, gleichermaßen anwendbar. Bei dem Ausführungsbeispiel der vier Levels aufweisenden Einbit-Speicherzelle aus 1 kann das erfindungsgemäße Verfahren zum Löschen sämtlicher anfangs auf L3- und L4-Datenzustände programmierter Speicherzellen in einer ersten Operationsphase auf einen dem L2-Datenzustand entsprechenden Zwischenschwellenspannungswert gelöscht werden. Dann wird in einer zweiten Operationsphase das Verfahren zum Löschen der Speicherzellen auf einen dem L1-Datenzustand entsprechenden Endschwellenspannungswert angewendet, wie nachstehend genauer erläutert wird. Obwohl das Ausführungsbeispiel anscheinend impliziert, dass der L1-Level dem Löschzustand entspricht, können auch der L1-, L4- oder ein anderer Level den Löschzustand repräsentieren.
  • 2 zeigt ein weiteres Ausführungsbeispiel einer nicht mit Vorzeichen versehenen Vt-Verteilung 200 bei einer Einbit-Acht-Level-Zelle gemäß einem Aspekt der vorliegenden Erfindung. Die in 2 dargestellte Vt-Verteilung 200 repräsentiert eine Population von Speicherzellen-Schwellenspannungen, die sich um acht diskrete Target-Schwellenspannungen herum konzentrieren. Jede Target-Schwellenspannung nimmt einen Bereich von Vt-Werten ein, die als Level L1 bis L8 bezeichnet sind. Idealerweise konzentriert sich jeder Level zwischen oberen und unteren Vt-Grenzwerten, beispielsweise Vt0 bis Vt8. Den verschiedenen Levels können willkürlich, wie vom Benutzer gewünscht, entsprechende Binärzustände zugewiesen sein (z. B. L1 = 111, L2 = 110, L3 = 101 bis L8 = 000 oder L1 = 000, L2 = 001, L3 = 010 bis L8 = 111). Auch hier ist der Vt-Verteilung 200 keine Polarisierung zugewiesen, da das erfindungsgemäße Verfahren auf geeignete Weise in MLB-Speichervorrichtungen mit einer beliebigen Kombination sowohl aus positiven als auch negativen Vt-Verteilungen implementierbar ist. Wenn eine Zweibit-Zelle verwendet wird (mit zwei physisch voneinander getrennten Bitstellen), entspricht eine Acht-Level-Zelle 64 verfügbaren Datenzuständen.
  • 3 zeigt eine Vt-Verteilung 300 einer Population von Vt-Werten bei einem beispielhaften Level einer Multilevel-Zelle gemäß der vorliegenden Erfindung, wie in 1 und 2 dargestellt. Der beispielhafte Level LX der Vt-Verteilung 300 konzentriert sich idealerweise um eine Target-Vt(target) mit oberen und unteren Populations-Grenzlevels LU bzw. LL. Die Population von Vt-Werten konzentriert sich ferner idealerweise zwischen oberen und unteren Vt-Grenzwerten VtX – 1 und VtX, kann jedoch variieren. Dem erfindungsgemäßen Verfahren liegt die Aufgabe zugrunde, die Populations-Grenzlevels LU und LL derart zu verengen oder ”kompaktieren”, dass sie näher beieinander liegen. Sigma wird häufig zum Symbolisieren der Standardabweichung einer solchen Population verwendet, welche ein Maß der Variabilität der Population ist. Entsprechend zeigt ein kleineres Sigma eine engere Gauß'sche Verteilung der Population an, wodurch angezeigt wird, dass mehr Zellen-Schwellenspannungen näher an der Target-Vt(target) liegen.
  • Die Mitwirkenden an der vorliegenden Erfindung haben festgestellt, dass zum Erhalten einer vorhersagbaren und gut gesteuerten programmierten Vt-Verteilung von MLB-Zellen eine Lösung darin liegt, zuerst sämtliche Zellen innerhalb einer Gruppe in einen gemeinsamen Löschzustand mit einer vorhersagbar gut gesteuerten Lösch-Vt-Verteilung zu bringen. Die Mitwirkenden an der vorliegenden Erfindung haben ferner beobachtet und erkannt, dass jedes Mal, wenn eine Operation an einer speziellen Gruppe von Speicherzellen durchgeführt wird, diese Gruppe nach und nach dazu neigt, sich selbst näher an dasselbe Vt-Potential heran zu kompaktieren oder heranzufiltern. Entsprechend haben die Erfinder ein interaktives Verfahren zum iterativen Löschen, Programmieren und Softprogrammieren der Zellen in zwei oder mehr Phasen zwischen zwei oder mehr diskreten Vt-Level-Werten entwickelt. Diese iterativen Operationen neigen dazu, nach und nach zu bewirken, dass durch die Zellverteilung die Zellen auf einen gemeinsamen Datenzustand verengt und kompaktiert werden.
  • Beispielsweise werden bei einem Aspekt der vorliegenden Erfindung Löschoperationen angewendet, um sicherzustellen, dass sich die langsamsten Löschbits an den Vt <= LU-Level anpassen, während Programmier- und Softprogrammieroperationen dazu verwendet werden, sicherzustellen, dass sich die niedrigsten Vt-Bits an den Vt >= LL-Level anpassen. Anders ausgedrückt: bei einem Aspekt der vorliegenden Erfindung können Löschoperationen zum Reduzieren der Vt-Population von Zellen von der LU-Grenze in Richtung der Target-Vt(target) verwendet werden, während bei einem anderen Verfahrensaspekt das Programmieren und Softprogrammieren zum Erhöhen der Vt-Population von Zellen von der LL-Grenze in Richtung des Target-Vt(target)-Werts verwendet werden können. Folglich haben die Erfinder beobachtet, dass sich in vorteilhafter Weise das Sigma der Vt-Population verringert und die Bits mit jeder sukzessiven alternierenden Operation kompaktiert werden, wobei versucht wird, die Vt in entgegengesetzte Richtungen zu bewegen, beispielsweise folgt einer Löschoperation eine Softprogrammieroperation, dann ein Löschen etc. Das erfindungsgemäße Verfahren weist dahingehend Ähnlichkeiten mit der Technik der sukzessiven Annäherung auf, dass die Vt-Verteilung der Population von Zellen mit jeder sukzessiven Operation nach und nach in Richtung des Target-Vt(target)-Werts feinabgestimmt wird. Folglich kann dieses Verfahren schneller und energieeffizienter sein als einige andere herkömmliche Einphasen-Verfahren.
  • Ein in einem oder mehreren Sektoren oder Gruppen eines Array von geeigneten Flash-MLB-Flash-Speicherzellen implementierter Sektor- oder Gruppen-Löschalgorithmus vereinfacht das erfindungsgemäße Verfahren. Der erfindungsgemäße Algorithmus kann beispielsweise in zwei oder mehr Löschphasen (oder -stufen) angewendet werden und löscht den (die) ausgewählten Sektor(en) auf einen einzigen Datenzustand für verbesserte anschließende Programmieroperationen. Mit dem Algorithmus werden gut gesteuerte kompakte Vt-Verteilungen bei den Multilevel-Speicherzellen erreicht, wodurch auf effektive Weise eine höhere Vorrichtungsdichte und Speicherkapazität bei verbesserter Löschgeschwindigkeit und -effizienz ermöglicht werden. Der Löschalgorithmus des erfindungsgemäßen Verfahrens wird in den zwei Phasen interaktiv angewendet und gleichmäßig über jeden Sektor des Array verteilt.
  • Obwohl die Methodik nachstehend in Form einer Abfolge von Handlungen oder Ereignissen dargestellt und beschrieben wird, sei angemerkt, dass die vorliegende Erfindung nicht durch die dargestellte Reihenfolge dieser Handlungen oder Ereignisse eingeschränkt ist. Beispielsweise können gemäß der Erfindung einige Handlungen in anderen Reihenfolgen und/oder gleichzeitig mit anderen Handlungen oder Ereignissen als den hier dargestellten und/oder beschriebenen erfolgen. Ferner sind möglicherweise nicht sämtliche dargestellten Schritte zum Implementieren einer Methodik gemäß einem oder mehreren Aspekten der vorliegenden Erfindung erforderlich. Ferner können eine oder mehrere der Handlungen in einer oder mehreren separaten Handlungen oder Phasen durchgeführt werden.
  • 4A zeigt ein Ablaufdiagramm eines beispielhaften Verfahrens 400 zum Löschen eines Sektors oder Array von MLB-Flash-Speicherzellen gemäß der vorliegenden Erfindung. Der Ausdruck ”Sektor” wird zwar durchgehend verwendet, es sei jedoch darauf hingewiesen, dass ein solcher Ausdruck nicht als Einschränkung auf eine spezifizierte Gruppierung von Zellen angesehen werden darf, sondern vielmehr für beliebige Gruppierungen von MLB-Zellen gelten kann. 4B4F zeigen weitere Ablaufdiagramme von Details der verschiedenen Operationen des in 4A dargestellten MLB-Sektor-Löschverfahrens 400. Bei der folgenden Verfahrensbeschreibung und den in 4B4F gezeigten Ausführungsbeispielen sei von einer Vier-Level-Flash-Speicherzelle ausgegangen, die der in 1 gezeigten im Wesentlichen gleich ist, wobei L1 einen Leer- oder Löschzustand repräsentiert und L4 den höchsten Level repräsentiert. Obwohl L1 bei diesem Ausführungsbeispiel den Löschzustand repräsentiert, sei angemerkt, dass das Verfahren 400 bei beliebigen Levelzuweisungen und Vt-Verteilungs-Polaritäten von MLB-Speicherzellen funktioniert und diese Variationen als in den Schutzumfang der vorliegenden Erfindung fallend betrachtet werden.
  • Beispielsweise umfasst das in 4A dargestellte Verfahren 400 einen Zweiphasen-Algorithmus zum interaktiven Löschen der Speicherzellen gemäß der vorliegenden Erfindung. Die erste Phase des Verfahrens 400 umfasst beispielsweise Schritte 402, 410, 420 und 430, während die zweite Phase Schritte 440, 450 und 460 umfasst. In der ersten Phase des Verfahrens 400 werden die Zellen im Wesentlichen auf einen Zwischenschwellenspannungswert (IV) (z. B. L2 der vier Levels aus 1) gebracht, während in der zweiten Phase die Zellen weiter auf einen Endschwellenspannungswert (FV) (z. B. L1 der vier Levels aus 1 bei Annahme, dass L1 als Löschzustand verwendet wird) gelöscht werden.
  • Beispielsweise beginnt die erste Phase des MLB-Sektor-Löschverfahrens 400 bei 402, wobei unterschiedliche Teile des Sektors oder Array anfangs auf unterschiedliche Levels (z. B. einige auf L1-, L2-, L3- oder L4-Level aus 1) programmiert sein können. Bei 410 werden sämtliche Speicherzellen in dem ausgewählten Sektor oder Sektoren des Array auf den Zwischenwert IV gelöscht. Vorgang 410 aus 4B zeigt eine Implementierung des interaktiven Löschens und Testens sämtlicher Speicherzellen eines Sektors durch iteratives Anlegen von Löschimpulsen an den Sektor bei 414, bis bei 416 festgestellt wird, dass sämtliche Speicherzellen eines Sektors zumindest auf den Zwischenschwellenspannungswert IV (z. B. Vt <= IV, Löschen sämtlicher Zellen auf L2 in 1) gelöscht sind.
  • Bei 420 werden die über-gelöschten Zellen aus der Löschoperation aus 410 auf den Endwert FV softprogrammiert (z. B. Softprogrammieren über-gelöschter Zellen auf L1 in 1). Vorgang 420 aus 4C zeigt ein Ausführungsbeispiel des Softprogrammierens über-gelöschter Zellen auf den Endwert durch iteratives Verifizieren bei 424, ob eine ausgewählte Zelle über-gelöscht ist (Vt < FV), anschließendes Anlegen eines Softprogrammierimpulses bei 426 an die noch über-gelöschte Zelle und erneutes Verifizieren der Zelle bei 424. Dieser Softprogrammier- und Verifizierprozess wird bei jeder über-gelöschten Zelle iterativ fortgeführt, bis bei 428 festgestellt wird, dass sämtliche über-gelöschten Zellen auf den Endwert FV (z. B. L1 aus 1) zurückgeführt worden sind.
  • Bei 430 werden sämtliche verbleibenden, den Endwert FV (z. B. L1) aufweisenden Zellen auf den Zwischenwert (z. B. auf L2 aus 1) programmiert, um sämtliche Zellen des Sektors in einen einzigen Zustand zu setzen. Vorgang 430 aus 4D zeigt ein Ausführungsbeispiel des Programmierens sämtlicher den Endwert FV aufweisender Zellen auf den Zwischenwert IV durch iteratives Verifizieren bei 434, ob eine ausgewählte Zelle immer noch FV (Vt = FV) aufweist, anschließendes Anlegen eines Programmierimpulses bei 436, wenn die Zelle auf FV (z. B. auf L1) bleibt, und erneutes Verifizieren der Zelle bei 434. Dieser Programmier- und Verifizierprozess wird bei jeder den FV-Level aufweisenden Zelle iterativ fortgeführt, bis bei 438 festgestellt wird, dass sämtliche den FV-Level aufweisenden Zellen auf den Zwischenwert IV (z. B. L2 aus 1) programmiert sind. An dieser Stelle und am Ende der ersten Phase sind sämtliche Zellen auf den gleichen Zwischenwertzustand gebracht und weisen ein kleines Vt-Verteilungs-Sigma auf. Der Ausdruck den Endwert aufweisende Zelle bezieht sich bei diesem Ausführungsbeispiel auf Zellen, die anfangs in denjenigen Zustand programmiert waren, bei dem der gesamte Sektor schließlich gelöscht wird. Bei diesem Ausführungsbeispiel entspricht dies Zellen, die zu Beginn des Löschverfahrens 400 bereits auf L1 programmiert waren.
  • In der zweiten Phase des MLB-Sektor-Löschverfahrens 400 wird das Sigma der Vt-Verteilung weiter verbessert. Bei 440 aus 4A werden sämtliche Speicherzellen innerhalb des ausgewählten Sektors oder Sektoren des Array erneut gelöscht, diesmal jedoch auf den Endwert FV (z. B. L1 aus 1). Vorgang 440 aus 4E zeigt ein Ausführungsbeispiel des interaktiven Löschens und Testens sämtlicher Speicherzellen eines Sektors durch iteratives Anlegen von Löschimpulsen an den Sektor bei 444, bis bei 446 festgestellt wird, dass sämtliche Speicherzellen eines Sektors zumindest auf den Endwert FV (z. B. Vt <= FV, Löschen sämtlicher Zellen auf L1 aus 1) gelöscht sind.
  • Bei 450 werden die über-gelöschten Zellen (z. B. Vt < FV) aus der Löschoperation aus 440 erneut softprogrammiert, um sie auf den Endwert FV (z. B. Softprogrammieren über-gelöschter Zellen auf L1 aus 1) zurückzuführen. Der Vorgang 450 aus 4F zeigt ein Ausführungsbeispiel des Softprogrammierens über-gelöschter Zellen auf den Endwert durch iteratives Verifizieren bei 454, ob eine ausgewählte Zelle über-gelöscht ist (Vt < FV), anschließendes Anlegen eines Softprogrammierimpulses bei 456 an die noch über-gelöschte Zelle und erneutes Verifizieren der Zelle bei 454. Dieser Softprogrammier- und Verifizierprozess wird bei jeder über-gelöschten Zelle iterativ fortgesetzt, bis bei 458 festgestellt wird, dass sämtliche über-gelöschten Zellen auf den Endwert FV (z. B. L1 aus 1) zurückgeführt sind. Danach endet das Verfahren 400 bei 460, wobei sämtliche MLB-Flash-Speicherzellen des einen oder der mehreren Sektoren des Array auf den gleichen Datenzustand und auf eine enge Vt-Populationsverteilung in einem Löschzustand, die sich um den Endwert FV herum konzentriert, gebracht sind.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung können verschiedene bei den Lösch-, Programmier- und Softprogrammieroperationen des Verfahrens 400 verwendeten Spannungen derart eingestellt werden, dass der Algorithmus und das Kompaktieren der Bits weiter optimiert und beschleunigt werden.
  • 5 zeigt eine grafische Darstellung der Vt-Level mehrerer beispielhafter Speicherzellen eines Sektors oder Array von MLB-Flash-Speicherzellen, die auf verschiedene logische Anfangszustände und entsprechende Vt-Pegel programmiert sind, welche für das Sektor-Löschen durch Anwenden des erfindungsgemäßen Verfahrens geeignet sein können. Dann zeigen 610 grafische Darstellungen der Vt-Level der beispielhaften Speicherzellen aus 5, die beispielsweise aus den verschiedenen Verarbeitungsschritten des erfindungsgemäßen MLB-Sektor-Löschverfahrens unter Anwendung des Zweiphasen-Algorithmus und des Verfahrens 400 aus 4A resultieren.
  • Beispielsweise zeigt 5 ein willkürliches Auswählen und Programmieren 500 von sechs Speicherzellen Zelle1, Zelle2, Zelle3, Zelle4, Zelle5 und Zelle6 aus unterschiedlichen Teilen eines Sektors oder Array von Speicherzellen. Zellen 1–6 sind anfangs auf verschiedene Vt-Level (z. B. L1, L2, L3 und L4 aus 1) programmiert, die einem von vier logischen Zuständen beispielsweise einer Einbit-Vier-Level-MLB-Speicherzelle entsprechen. Bei dem Ausführungsbeispiel aus 5 ist, wie dargestellt, Zelle1 auf L4, Zelle2 auf L4, Zelle3 auf L3, Zelle4 auf L2, Zelle5 auf L1 und Zelle6 auf L1 programmiert.
  • 6 zeigt die Ergebnisse 600 der Löschoperation 410 der ersten Phase des Verfahrens 400, wobei sämtliche Zellen eines oder mehrerer Sektoren auf einen Zwischenschwellenspannungswert IV (z. B. den L2-Level) gelöscht sind. Die Erfinder haben beobachtet, dass Zellen im Wesentlichen in etwa proportional zu dem Level gelöscht werden, von dem sie ursprünglich kommen. Beispielsweise verändern sich Zellen von dem ”höheren” L4-Level generell in stärkerem Maße durch einen Löschimpuls und das an die Zelle angelegte Potential als Zellen von ”niedrigeren” Levels, wie z. B. den L3-, L2- und L1-Levels. Somit zeigt 6, dass anschließend an einen oder mehrere Löschimpulse die Zellen ”abwärts” verschoben sind und dass sich die Zellen von L3 und L4 um einen größeren Prozentsatz verschoben haben als diejenigen von den L1- und L2-Levels.
  • Unweigerlich können eine oder mehr Zellen (z. B. Zelle2) nach dem Löschen einen etwas größeren Schwellenwert aufweisen und mehr Löschimpulse (oder ein stärkeres Löschpotential) benötigen, um schließlich den dem L2-Level entsprechenden Datenzustand zu erreichen. Da die Löschoperation 410 jedoch eine Massenoperation ist, können die von L1 kommende Zelle5 und Zelle6 folglich über-gelöscht werden (z. B. Vt < FV), wie in 6 gezeigt, bevor Zelle2 in ausreichendem Maße auf den L2-Level gelöscht ist. Solche Zellen benötigen ein gewisses Maß an Programmierung und/oder Softprogrammierung zum Korrigieren des Über-Gelöscht-Zustands, wie als nächstes in 420 gezeigt.
  • 7 zeigt die Ergebnisse 700 der Softprogrammieroperation 420 aus 4A der ersten Phase des Verfahrens 400. Über-gelöschte Zellen, beispielsweise Zelle5 und Zelle6, werden softprogrammiert (siehe z. B. 4C), um sie auf den Endwert FV (z. B. auf L1 aus 1) zurückzuführen.
  • 8 zeigt die Ergebnisse 800 der Programmieroperation 430 der ersten Phase des Verfahrens 400 aus 4A. Bei 430 werden sämtliche verbleibenden, den Endwert FV aufweisenden Zellen, beispielsweise diejenigen, die bei oder nahe L1 liegen, einschließlich Zelle3, Zelle4, Zelle5, Zelle6, auf den Zwischenwert programmiert, um sämtliche Zellen des Sektors auf einen einzigen Zustand (z. B. auf L2) zu setzen. Wie beschrieben, kann dies durch iteratives Verifizieren einer Zelle und Anlegen von Programmierimpulsen an die Zelle, bis die Zelle den Zwischenwert IV (z. B. L2 aus 1) erreicht, erfolgen. An dieser Stelle und am Ende der ersten Phase sind sämtliche Zellen auf den gleichen Zwischenwertzustand gebracht und weisen ein kleines Vt-Verteilungs-Sigma auf, wie in 8 gezeigt.
  • 9 zeigt die Ergebnisse 900 der zweiten Löschoperation 440 der zweiten Phase des Verfahrens 400 aus 4A. In der zweiten Phase wird das Sigma der Vt-Verteilung weiter verbessert (verringert). Bei 440 werden sämtliche Speicherzellen innerhalb des ausgewählten Sektors oder Sektoren des Array (Zelle1–Zelle6) erneut gelöscht, diesmal jedoch auf den Endwert FV (z. B. auf L1). An sämtliche Speicherzellen eines Sektors werden iterativ Löschimpulse angelegt (siehe z. B. 4E), bis festgestellt ist, dass sämtliche Speicherzellen zumindest auf den Endwert FV (z. B. auf L1 in 1) gelöscht sind. Auch hier kann jedoch eine Zelle über-gelöscht sein, wie durch Zelle5 angezeigt, wenn diese stärker auf die angelegten Löschspannungen anspricht als andere Zellen in dem Sektor.
  • 10 zeigt die Ergebnisse 1000 der zweiten Softprogrammieroperation 450 der zweiten Phase des Verfahrens 400. Bei 450 werden die über-gelöschten Zellen (z. B. Vt < FV) aus der Löschoperation aus 440 erneut softprogrammiert, um sie auf den Endwert FV (z. B. auf L1) zurückzuführen. Beispielsweise kann Zelle5 iterativ verifiziert und mit einem Softprogrammierimpuls softprogrammiert und erneut verifiziert werden, bis festgestellt ist, dass die Zelle auf den Endwert FV (z. B. L1 aus 1) zurückgeführt ist.
  • Danach endet das Verfahren 400, wobei sämtliche beispielhaften MLB-Flash-Speicherzellen (Zelle1–Zelle6) des einen oder der mehreren Sektoren des Array auf den gleichen Datenzustand und auf eine enge Vt-Populationsverteilung in einem Löschzustand, die sich um den Endwert FV (z. B. L1) herum konzentriert, gelöscht sind.
  • Es sei darauf hingewiesen, dass weitere Phasen bei ausgewählten zusätzlichen Zwischenlevelwerten zwischen dem Zwischenwert IV und dem Endwert FV verwendet werden können. Beispielsweise kann bei Verwendung von Acht-Level-MLB-Speicherzellen ein erster IV bei L6, ein zweiter IV bei L4, ein dritter IV bei L2 und der Endwert FV bei L1 festgelegt sein. Bei einem anderen Ausführungsbeispiel kann bei Verwendung von Acht-Level-MLB-Speicherzellen ein erster IV bei L3, ein zweiter IV bei L5 und ein Endwert FV bei L6 als Löschzustand festgelegt sein.
  • Obwohl die Erfindung hier anhand einer oder mehrerer Implementierungen gezeigt und beschrieben worden ist, versteht sich, dass anderen Fachleuten auf dem Gebiet nach Kenntnisnahme und Verständnis dieser Beschreibung und der angefügten Zeichnungen äquivalente Änderungen und Modifikationen ersichtlich sein werden. Die Erfindung umfasst alle diese Modifikationen und Änderungen und ist nur durch den Umfang der nachfolgenden Ansprüche beschränkt. Insbesondere hinsichtlich der verschiedenen Funktionen, die von den oben beschriebenen Komponenten (Baugruppen, Vorrichtungen, Schaltungen etc.) ausgeführt werden, sollen die zum Beschreiben derartiger Komponenten verwendeten Termini (einschließlich jedes Bezugs auf ”Vorrichtungen”), sofern nicht anderweitig angegeben, jeder Komponente entsprechen, welche die bezeichnete Funktion der beschriebenen Komponente erfüllt (d. h. funktional äquivalent ist), auch wenn sie nicht der beschriebenen Struktur äquivalent ist, die bei den hier beschriebenen Implementierungen der Erfindung die Funktion ausführt. Ferner kann, obwohl möglicherweise ein bestimmtes Merkmal der Erfindung in Bezug auf nur eine von mehreren Implementierungen beschrieben worden sein kann, ein solches Merkmal mit einem oder mehreren weiteren Merkmalen der anderen Implementierungen kombiniert werden, je nachdem, wie es bei irgendeiner gegebenen oder bestimmten Anwendung gewünscht und vorteilhaft sein mag. Ferner ist in dem Maß, in dem der Ausdruck ”enthält”, ”haben”, ”hat”, ”mit” oder Varianten dieser Ausdrücke in der detaillierten Beschreibung und den Ansprüchen verwendet wird, dieser Ausdruck dahingehend zu verstehen, dass er ähnlich dem Ausdruck ”aufweisen” eine Einbeziehung bezeichnet.
  • INDUSTRIELLE ANWENDBARKEIT
  • Die Systeme und Verfahren können auf dem Gebiet der Halbleiterfertigung angewendet werden, um Verfahren zum Löschen von Sektoren von Zellen von Flash-Speichervorrichtungen mit Multilevel-Datenzuständen zu schaffen.

Claims (10)

  1. Verfahren (400) zum Löschen eines Sektors von Speicherzellen auf einen einzigen Datenzustand (1000), wobei die Speicherzellen drei oder mehr Datenzustände (100, 200) aufweisen, welche drei oder mehr Schwellenspannungswerten (100, 200) entsprechen, wobei das Verfahren (400) folgende Schritte umfasst: – Durchführen einer Blocklöschoperation (410) an dem Sektor von Speicherzellen, bis sämtliche Zellen des Sektors auf eine im Wesentlichen einem Zwischenwert entsprechende Schwellenspannung gelöscht sind; – Durchführen einer Softprogrammieroperation (420) an einer über-gelöschten Speicherzelle eines Sektors, bis die Schwellenspannung der über-gelöschten Speicherzelle im Wesentlichen dem Endwert entspricht; – Programmieren (430) von Speicherzellen des Sektors, bei denen festgestellt worden ist, dass sie an oder nahe der dem Endwert entsprechenden Schwellenspannung liegen, bis die Schwellenspannung der Speicherzellen im Wesentlichen dem Zwischenwert entspricht; – erneutes Durchführen der Blocklöschoperation (440) an dem Sektor, bis sämtliche Zellen des Sektors auf die im Wesentlichen dem Endwert entsprechende Schwellenspannung gelöscht sind; und – erneutes Durchführen einer Softprogrammieroperation (450) an einer über-gelöschten Speicherzelle des Sektors, bis die dem Endwert entsprechende Schwellenspannung erreicht ist.
  2. Verfahren (400) nach Anspruch 1, bei dem das Durchführen einer Blocklöschoperation (410) an dem Sektor von Speicherzellen, bis sämtliche Zellen des Sektors auf eine im Wesentlichen einem Zwischenwert entsprechende Schwellenspannung gelöscht sind, ferner folgende Schritte umfasst: – Verifizieren (416) der Blocklöschoperation der Speicherzellen durch Ermitteln, ob die Schwellenspannung der Speicherzellen im Wesentlichen dem Zwischenwert entspricht; und – erneutes Durchführen der Blocklöschoperation (414) an dem Sektor von Speicherzellen, bis festgestellt ist, dass sämtliche Zellen des Sektors eine im Wesentlichen dem Zwischenwert entsprechende Schwellenspannung aufweisen.
  3. Verfahren (400) nach Anspruch 2, bei dem das Verifizieren der Blocklöschoperation (416) das Ermitteln gelöschter Speicherzellen durch Messen von Schwellenspannungswerten, die im Wesentlichen Bits jeweiliger Speicherzellen des Sektors entsprechen, und Vergleichen der Messwerte mit einem Mindest-Lösch-Schwellenspannungswert umfasst.
  4. Verfahren (400) nach Anspruch 1, bei dem das Durchführen einer Softprogrammieroperation (420) an einer über-gelöschten Speicherzelle des Sektors, bis die Schwellenspannung der über-gelöschten Speicherzellen im Wesentlichen dem Zwischenwert entspricht, folgende Schritte umfasst: – Ermitteln (424) einer über-gelöschten Speicherzelle in dem Sektor; – Durchführen einer Softprogrammieroperation (426) an der über-gelöschten Speicherzelle; – Verifizieren (424) der Softprogrammieroperation der über-gelöschten Speicherzelle durch Ermitteln, ob die Schwellenspannung der über-gelöschten Speicherzelle dem Endwert entspricht; und – erneutes Durchführen der Softprogrammieroperation (426) an der über-gelöschten Speicherzelle, bis festgestellt ist (428), dass die über-gelöschte Speicherzelle des Sektors eine dem Endwert entsprechende Schwellenspannung aufweist.
  5. Verfahren (400) nach Anspruch 1, bei dem das Programmieren (430) von Speicherzellen des Sektors, bei denen festgestellt worden ist, dass sie an oder nahe der dem Endwert entsprechenden Schwellenspannung liegen, bis die Schwellenspannung der Speicherzellen im Wesentlichen dem Zwischenwert entspricht, folgende Schritte umfasst: – Ermitteln (434) einer Gruppe von verbleibenden Speicherzellen in dem Sektor mit einer dem Endwert entsprechenden Schwellenspannung; – Programmieren (436) sämtlicher verbleibender Speicherzellen des Sektors, bei denen festgestellt worden ist, dass sie an oder nahe der dem Endwert entsprechenden Schwellenspannung liegen; – Verifizieren (424) der Programmieroperation der Speicherzellen durch Ermitteln (434), ob die Schwellenspannung der Speicherzellen im Wesentlichen dem Zwischenwert entspricht; und – erneutes Programmieren (436) der verbleibenden Speicherzellen des Sektors, bei denen festgestellt worden ist, dass sie eine dem Endwert entsprechende Schwellenspannung aufweisen, bis festgestellt worden ist (438), dass die Speicherzellen eine im Wesentlichen dem Zwischenwert entsprechende Schwellenspannung aufweisen.
  6. Verfahren (400) nach Anspruch 1, bei dem das erneute Durchführen der Blocklöschoperation (440) an dem Sektor, bis sämtliche Zellen des Sektors auf die im Wesentlichen dem Endwert entsprechende Schwellenspannung gelöscht sind, folgende Schritte umfasst: – Verifizieren (446) der Blocklöschoperation der Speicherzellen durch Ermitteln, ob die Schwellenspannung der Speicherzellen im Wesentlichen dem Endwert entspricht; und – erneutes Durchführen (444) der Blocklöschoperation an dem Sektor von Speicherzellen, bis festgestellt ist, dass sämtliche Zellen des Sektors eine im Wesentlichen dem Endwert entsprechende Schwellenspannung aufweisen.
  7. Verfahren (400) nach Anspruch 1, bei dem das erneute Durchführen einer Softprogrammieroperation (450) an einer über-gelöschten Speicherzelle des Sektors, bis die Schwellenspannung im Wesentlichen den Endwert erreicht, folgende Schritte umfasst: – Verifizieren (454) der Softprogrammieroperation der über-gelöschten Speicherzellen durch Ermitteln, ob die Schwellenspannung der über-gelöschten Speicherzellen im Wesentlichen dem Endwert entspricht; und – erneutes Durchführen der Softprogrammieroperation (456) an den über-gelöschten Speicherzellen, bis festgestellt ist (458), dass die über-gelöschten Speicherzellen eine im Wesentlichen dem Endwert entsprechende Schwellenspannung aufweisen.
  8. Verfahren (400) nach Anspruch 1, bei dem jeder einzelne Zwischen- und Endschwellenspannungswert einem der drei oder mehr Datenzustände entsprechen, welche im Wesentlichen drei oder mehr Schwellenspannungswerten (100, 200) entsprechen.
  9. Verfahren (400) nach Anspruch 1, ferner mit zusätzlichen Lösch- (410) und Softprogrammieroperationen (420) an den Speicherzellen zum Setzen der Schwellenspannung der Speicherzellen auf eine oder mehrere zusätzliche zwischen den Zwischen- und Endschwellenspannungen liegende Schwellenspannungswerte (100, 200), um eine weitere Bitkompaktierung zu ermöglichen.
  10. Verfahren (400) nach Anspruch 1, bei dem die Zwischen- und Endschwellenspannungswerte von einem Speichervorrichtungsbenutzer vorbestimmt sind.
DE112005001325T 2004-06-10 2005-02-11 Lösch-Verfahren für einen Multilevel-Bit-Flash-Speicher Active DE112005001325B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/864,947 US7251158B2 (en) 2004-06-10 2004-06-10 Erase algorithm for multi-level bit flash memory
US10/864,947 2004-06-10
PCT/US2005/004539 WO2006001850A1 (en) 2004-06-10 2005-02-11 Erase algorithm multi-level bit flash memory

Publications (2)

Publication Number Publication Date
DE112005001325T5 true DE112005001325T5 (de) 2012-02-09
DE112005001325B4 DE112005001325B4 (de) 2013-10-17

Family

ID=34960907

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112005001325T Active DE112005001325B4 (de) 2004-06-10 2005-02-11 Lösch-Verfahren für einen Multilevel-Bit-Flash-Speicher

Country Status (8)

Country Link
US (1) US7251158B2 (de)
JP (1) JP4630902B2 (de)
KR (1) KR101134691B1 (de)
CN (1) CN1965371A (de)
DE (1) DE112005001325B4 (de)
GB (1) GB2430291B (de)
TW (1) TWI363345B (de)
WO (1) WO2006001850A1 (de)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100705220B1 (ko) * 2005-09-15 2007-04-06 주식회사 하이닉스반도체 프로그램 속도를 증가시키기 위한 플래시 메모리 장치의소거 및 프로그램 방법
DE602006009662D1 (de) * 2006-08-24 2009-11-19 St Microelectronics Srl Verfahren zur Einengung der Schwellspannungsverteilung gelöschter Flash-Speicherzellen während Schreiboperationen
WO2008033693A2 (en) * 2006-09-12 2008-03-20 Sandisk Corporation Non-volatile memory and method for linear estimation of initial programming voltage
US7593259B2 (en) 2006-09-13 2009-09-22 Mosaid Technologies Incorporated Flash multi-level threshold distribution scheme
US7986553B2 (en) * 2007-06-15 2011-07-26 Micron Technology, Inc. Programming of a solid state memory utilizing analog communication of bit patterns
KR100885784B1 (ko) * 2007-08-08 2009-02-26 주식회사 하이닉스반도체 불휘발성 메모리 장치의 소프트 프로그램 방법
CN101430935B (zh) * 2007-11-08 2011-03-23 中芯国际集成电路制造(上海)有限公司 闪存中过擦除存储单元的检测方法
US7852680B2 (en) * 2008-01-22 2010-12-14 Macronix International Co., Ltd. Operating method of multi-level memory cell
KR101391361B1 (ko) * 2008-01-28 2014-05-07 삼성전자주식회사 플래시 메모리 장치 및 그것의 소거 방법
US7907455B2 (en) * 2008-09-22 2011-03-15 Spansion Llc High VT state used as erase condition in trap based nor flash cell design
US7881105B2 (en) * 2008-09-22 2011-02-01 Spansion Llc Quad+bit storage in trap based flash design using single program and erase entity as logical cell
US8004888B2 (en) * 2008-09-22 2011-08-23 Spansion Llc Flash mirror bit architecture using single program and erase entity as logical cell
US7864596B2 (en) * 2008-09-22 2011-01-04 Spansion Llc Sector configure registers for a flash device generating multiple virtual ground decoding schemes
US7804713B2 (en) * 2008-09-22 2010-09-28 Spansion Llc EEPROM emulation in flash device
US7791954B2 (en) * 2008-09-22 2010-09-07 Spansion Llc Dynamic erase state in flash device
US8098530B2 (en) * 2008-11-14 2012-01-17 Micron Technology, Inc. Systems and methods for erasing a memory
US8228727B2 (en) * 2009-11-20 2012-07-24 Macronix International Co., Ltd. Method for programming multi-level cell and memory apparatus
KR101821604B1 (ko) * 2011-07-25 2018-01-24 삼성전자주식회사 비휘발성 메모리 장치의 프로그램 방법
US9588883B2 (en) 2011-09-23 2017-03-07 Conversant Intellectual Property Management Inc. Flash memory system
US8737132B2 (en) * 2012-01-06 2014-05-27 Sandisk Technologies Inc. Charge cycling by equalizing the source and bit line levels between pulses during no-verify write operations for NAND flash memory
US8737139B2 (en) 2012-04-11 2014-05-27 Micron Technology, Inc. Determining soft data for combinations of memory cells
CN103425587B (zh) * 2012-05-18 2016-12-14 北京兆易创新科技股份有限公司 一种非易失性存储器的擦写方法及擦写装置
KR102140512B1 (ko) 2013-10-16 2020-08-03 삼성전자주식회사 불휘발성 메모리 장치, 불휘발성 메모리 장치를 포함하는 불휘발성 메모리 시스템 및 불휘발성 메모리 시스템의 동작 방법
US9461623B2 (en) 2014-05-15 2016-10-04 Macronix International Co., Ltd. Method and circuit for temperature dependence reduction of a RC clock circuit
KR102274280B1 (ko) * 2015-06-22 2021-07-07 삼성전자주식회사 불휘발성 메모리 장치의 동작 방법
US10128794B2 (en) 2016-09-29 2018-11-13 Macronix International Co., Ltd. Feedback compensated oscillator
JP6951852B2 (ja) 2017-03-27 2021-10-20 古河電気工業株式会社 光ファイバ及び光ファイバの製造方法
US10991433B2 (en) * 2019-09-03 2021-04-27 Silicon Storage Technology, Inc. Method of improving read current stability in analog non-volatile memory by limiting time gap between erase and program
KR102644830B1 (ko) * 2021-10-20 2024-03-08 한양대학교 산학협력단 다치화를 구현한 3차원 플래시 메모리 및 그 동작 방법
WO2023068833A1 (ko) * 2021-10-20 2023-04-27 한양대학교 산학협력단 3차원 플래시 메모리 및 그 동작 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07320488A (ja) * 1994-05-19 1995-12-08 Hitachi Ltd 一括消去型不揮発性記憶装置とその消去方法
US5953255A (en) * 1997-12-24 1999-09-14 Aplus Flash Technology, Inc. Low voltage, low current hot-hole injection erase and hot-electron programmable flash memory with enhanced endurance
EP0932161B1 (de) 1998-01-22 2004-06-09 STMicroelectronics S.r.l. Verfahren für kontrolliertes Löschen von Speicheranordnungen, insbesondere Analog- oder Mehrwert-Flash-EEPROM Anordnungen
US6711065B2 (en) * 1999-09-30 2004-03-23 Infineon Technologies Ag 1 T flash memory recovery scheme for over-erasure
US6628544B2 (en) * 1999-09-30 2003-09-30 Infineon Technologies Ag Flash memory cell and method to achieve multiple bits per cell
JP4870876B2 (ja) * 2000-04-24 2012-02-08 三星電子株式会社 不揮発性半導体メモリ装置の消去方法
JP2001357680A (ja) * 2000-06-15 2001-12-26 Oki Electric Ind Co Ltd 不揮発性半導体記憶装置のデータ消去方法
JP4559606B2 (ja) * 2000-09-28 2010-10-13 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置
JP3708912B2 (ja) * 2001-09-12 2005-10-19 株式会社東芝 半導体集積回路装置
US6621741B2 (en) * 2002-01-30 2003-09-16 Fujitsu Limited System for programming verification

Also Published As

Publication number Publication date
TWI363345B (en) 2012-05-01
JP2008503028A (ja) 2008-01-31
WO2006001850A1 (en) 2006-01-05
GB0623569D0 (en) 2007-01-03
US7251158B2 (en) 2007-07-31
CN1965371A (zh) 2007-05-16
TW200615950A (en) 2006-05-16
GB2430291A (en) 2007-03-21
KR20070024707A (ko) 2007-03-02
KR101134691B1 (ko) 2012-04-09
US20050276120A1 (en) 2005-12-15
DE112005001325B4 (de) 2013-10-17
GB2430291B (en) 2008-02-13
JP4630902B2 (ja) 2011-02-09

Similar Documents

Publication Publication Date Title
DE112005001325B4 (de) Lösch-Verfahren für einen Multilevel-Bit-Flash-Speicher
DE102004033443B4 (de) Flashspeicherbauelement mit Mehrpegelzelle
DE602004005211T2 (de) Detektieren von überprogrammierter speicherzellen nach einer programmierung benachbarter speicherzellen
DE60225005T2 (de) Nichtflüchtiger speicher mit verbessertem programmieren und verfahren dafür
DE60220590T2 (de) Verfahren zur Reduzierung von Kopplungseffekten zwischen multi-level Speicherelementen eines nicht flüchtigen Speichers
DE4232025C2 (de) Elektrisch löschbarer und programmierbarer nichtflüchtiger Halbleiterspeicher mit automatischem Schreibprüfungs-Controller
DE102006020180B3 (de) Verfahren zum Programmieren eines Blocks von Speicherzellen, nicht-flüchtiger Speicher und Speicherkarte
DE19983565B4 (de) Interner Auffrisch-Modus für eine Flash-Speicherzellenmatrix
DE102011055714B4 (de) Verfahren zum Programmieren einer nicht-flüchtigen Speichervorrichtung
DE60318714T2 (de) System und verfahren zur steuerung einer löschspannung während des löschens mehrerer sektoren eines flash-speichers
DE69636063T2 (de) Verfahren zum Programmieren eines nichtflüchtigen Speichers
DE4433098C2 (de) Halbleiter-Permanentspeichervorrichtung
DE102005030661B4 (de) Nichtflüchtiges Halbleiterspeicherbauelement und Verfahren zum Betreiben und Herstellen eines nichtflüchtigen Halbleiterspeicherbauelementes
DE112005000866T5 (de) Verfahren und Systeme zur Erreichung einer hohen Schreibleistung in Multibit-Speichervorrichtungen
DE112005003380T5 (de) Mehrpegel-ONO-Flash-Programmieralgorithmus zur Steuerung der Breite der Schwellwertverteilung
DE102008009847A1 (de) Verfahren zum Treiben eines nichtflüchtigen Speicherelements und nichtflüchtiges Speicherelement
DE3925153A1 (de) Permanentspeicher zur speicherung von mehr-zustands-daten
DE112004000703B4 (de) Verfahren zum Betrieb einer Doppelzellenspeichereinrichtung mit einer verbesserten Lesebereichsspanne über die Lebensdauer hinweg
DE19859494A1 (de) Leistungsunabhängiger Mehrebenen-Halbleiterspeicherbaustein mit einer Schaltung zum Einstellen der Datenlesezeit
DE60015770T2 (de) Flashspeicheranordnung mit extern ausgelöster erfassung und heilung von fehlerhaften zellen
DE102007006279A1 (de) Nichtflüchtiges Halbleiterspeicherelement und Verfahren zum Betreiben eines nichtflüchtigen Halbleiterspeicherelements
DE112019000155T5 (de) Bitleitungsspannungssteuerung zum dämpfen von speicherprogrammierung
DE102008007685A1 (de) Integrierte Schaltung und Verfahren zum Betreiben einer integrierten Schaltung
DE102005031892B4 (de) Verfahren zum Programmieren von Multi-Bit-Charge-Trapping-Speicherzellenanordnungen und Speicherbauelement
DE112004002851B4 (de) Halbleitervorrichtung und Programmierverfahren

Legal Events

Date Code Title Description
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20140118

R081 Change of applicant/patentee

Owner name: CYPRESS SEMICONDUCTOR CORP. (N.D.GES.D.STAATES, US

Free format text: FORMER OWNER: SPANSION LLC (N.D.GES.D. STAATES DELAWARE), SUNNYVALE, CALIF., US

R082 Change of representative

Representative=s name: MURGITROYD & COMPANY, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES LLC, SAN JOSE, US

Free format text: FORMER OWNER: CYPRESS SEMICONDUCTOR CORP. (N.D.GES.D.STAATES DELAWARE), SAN JOSE, CALIF., US

R082 Change of representative