TWI363345B - Erase algorithm for multi-level bit flash memory - Google Patents

Description

1363345 九、發明說明： [發明所屬之技術領域] 本發明大體上係關於記憶體及類似裝置，詳言之，係 關於於快閃記憶體裝置中具有多位準資料狀態之記憶胞 (cell)區段之抹除方法。 '[先前技術] '計算機及類似系統中有多種不同類型的記憶體用於儲 存資料。例如，目前有隨機存取記憶體（RAM)、動態隨機 鲁存取記憶體（DRAM)、靜態隨機存取記憶體（SRAM)、唯讀 記憶體（ROM)、可程式唯讀記憶體（pR〇M)、電可程式唯讀 記憶體（EPROM)、電可抹除可程式唯讀記憶體（EEPR0M) 以及快閃記憶體（flash memory)均可用於儲存資料。 每種記憶體均有其優點和缺點。例如，DRAM和SRAM 一次可抹除資料的單個位元’但是斷電時資料即會丟失。 EEPROM無須額外的外部設備即可選擇性地方便抹除資 _料’但是減少了資料儲存密度’速度較慢且成本較高。相 對而言，EPROM成本較低’具有較高的密度但不容易抹 除。 快閃^己憶體已經成為常用的記憶體，因為它結合了 EPROM的高密度及低成本的優點和EEPROM的電可抹除 性優點。快閃記憶體可重複寫入並且在斷電時可以保持其 内容，因此是非依電性的（nonvolatile)。其應用於許多可檇 式電子產品中如行動電話機、可檇式計算機、錄音機等， 同樣也用於許多更大的電力系統中如汽車、飛機、工業控 92780 丄363345 制系統等。 快閃s己憶體通常是由許多記憶胞構成，資料的單個位 凡錯存和讀取於個別的記憶胞。該等記憶胞通常是藉由熱 黾子’’主入（hot electron injection)而程式化，以及藉由福勒_ •諾_德哈姆穿隧效應（Fowler-Nordheim tunneling)或其它 、機制而予抹除。由於半導體產業多方面的原因，需要不斷 地努力以提高裝置的封裝密度和半導體晶圓上記憶胞的數 鲁董。同樣地，也需要提高裝置的速度和效能以將更多的資 料儲存於更小的記憶體裝置中。 個別快閃記憶胞（flash memory ceu)係組構成個 号止的單元（unit)或者群（group)，該等單元或群經由位址解 =電路進行存取如讀取、程式化或者抹除操作。該個別記 胞通常為半導體結構，該結構適用於儲存單個資料位元 且包括適當的解碼和群選擇電路，同時還包括提供記憶胞 操作電壓的電路。 _心該抹除、程式化和讀取操作通常是藉由在記憶胞的某 些終端施加適當的電壓來完成的。在抹除或者寫入操作 中化加％壓以將電荷移除或儲存於記憶胞中。在讀取操 7中’施加適當的電壓以在該記憶胞中產生電流，該電流 里表示儲存於該記憶胞中的資料值。記憶體裝置包含適當 、电路X债測δ亥指定記憶胞電流量以便確定儲存於該記憶 中的資料值’而後將該資料提供給裝置的匯流排終端， 以供使用該記憶體裝置的系統中的其它裝置存取。 程式化電路藉由施加訊號至作用為控制閘極之字元 92780 ⑧ 1363345 、·泉，亚改變位元線的連接以使位元藉由源極和汲極的連接 得以儲存，而控制記憶胞之位元。使用合適的機制如熱電 =庄=以程式化記憶胞，通常是提高記憶胞的臨限電壓。 坏除貫施為總括操作（blanket operation)，即陣列（_力或 •者，段（sector)中的記憶胞會同時被抹除並且通常會在該 記憶胞中產生較低的臨限電麗。 人 二在快閃記憶體總括抹除的過程中’陣列或者區段中的 鲁舌己憶胞通常是同時被抹除的，其可藉由施加一個或多個短 促的抹除脈衝即可完成。在每個抹除脈衝后，可執行抹除 驗證或讀取操作以確定陣列中的每個記憶胞現在是“已= 除（咖W)，，，（空的）’還是尚保留在“未抹除 (加-erased)”，或者是“抹除不足（under erased)”⑽如， 該記憶胞的臨限電壓是否高於預定的界限卜如果偵測到有 抹除不足的記憶胞，則會再施加額外的抹除脈衝於該整個 陣列直至所有的記憶胞被充分抹除為止。然而，在此抹除 _過程中，某些記憶胞在其它記憶胞被充分抹除之前會變^ “過抹除（〇Ver-eraSed)” 。例如，抹除之臨限電壓低於預 定限值的記憶胞-般會被視為過抹除。由於多種原因，記 憶胞不希望保留在過抹除狀態。 ° 不管所使用的快閃記憶體結構，隨著保持狹窄的電歷 (Vt)分佈複雜化，為了正確讀取並根據相應的％位準確定 資料狀態’正確地抹除和程式化多位準快閃記憶胞變得尤 其重要。另外’即使這種狭窄的分佈可達成不同的多個位 準’但除非記憶胞之區段能快速、有效且可靠地抹除至可 92780 7 1363345 接受之限制範圍内，否則也很難獲得競爭優勢。 如前所述，發明抹除多位準快閃記憶胞之區段或陣列 之改進方法是有必要的。 [發明内容] 下文中提供了可基本了解本發明的一些態樣之簡要綜 逃。該綜述不是本發明之廣泛概述。其不是要識別本發明 之關鍵或重要組成，也不是要描述本發明的範圍。確切地 說，其主要目的僅是通過簡單形式來提出本發明的一個或 多個概念，其可作為后述更詳盡說明之序言。 本發明使用交互式區段抹除方法（inte_ive —alg_hm)，通過兩個或者兩個以上抹除階段“ 級）來抹除、驗證、軟程式化aft η (Pr〇gram)和程式化區段， 將夕位準位元快閃記憶胞（MLB)之區段或 =狀態:資料狀態)，以達到高緊密的W二 二 提供vt電壓分佈，該分佈對-些習知的單階 :·二：的電壓總和具有改進的電i總和( 個貫施例中，在第一階段，兮 )仃、 二 法使用交互式抹除、軟裎 式化和程式化脈衝將區段中所有 中間臨限I颅姑ΛΑ丄 早兀抹除至對應於 限電壓值的中間狀態。第1皆段使纪 邏輯狀態並且有相近的+ P。有相同的 相近的g°。限^•壓。然後在第二階P 4 + 法使臨限電廢位準分佈更緊密大約至最 ^ ^ 發明的第二階段中，兮方半#田 、'貝科狀態。在本 式化#…Γ 附加的交互式抹除和軟程 衝再次抹除區段之所# MLB 長 知、胞達到對應於最終資料狀態 直h亥寻记 π屑望之取終臨限電壓值 92780 1363345 為止。 本發明之位準位元快閃記憶胞可以 —一 (Physical blt)組成，該位元可以程式化至_ —貫體位元 位準’即相當於三個或三個以上之資料狀：個：三個以上 遠MLB記憶胞也可以由雙位元或鏡像位 方面， 該鏡像位元記憶胞具有二個不同的實體。思胞Μ成， 可程式化至多位準，譬如四個位準，1中’每個位元都 狀態。本方法適用於多種快閃記憶體結構，可能的 和雙位元的贿⑽，及其它類似可電抹c立元 多個位元的記憶體結構，以及本發明範圍内構=早個或 種記憶胞或其變形。 、 任何此 本發明方法之又一態樣是還可以 用相似的抹除和軟程式化操作以使記憶胞達二 該附加階段中，在中嶋和最終狀態； 中間邏輯狀態。當記憶胞被採除、程式化和軟 「%門F 態後’該記憶胞又被抹除和軟程式化至第 /間狀‘t'，最後又通過相似的方法達到最終資料狀態。 j本發明中可以應隸何次數的中間階段，包括由動 έ己憶胞之(1段或陣列所使用之f料狀態之總數。 通過攻種方式’記憶胞被抹除至共同的抹除狀態，具 有狹窄的Vt分佈，並且為隨後的程式化和讀取操作做好準 備。於本方法之一個態樣，在於這些階段中選擇的實際臨 限電麼值和資料狀態可以預定，並且由使用者輸入至記憶 體裝置中。 9 927S0 ⑧ 1363345 方、本成明方法之一個實施例中，區段之記憶胞例如具 4應於個別之四個臨限電壓值之四個資料狀態^、L2、 2和L4。在第一階段的操#中，該彳法將記憶胞抹除至 品應於L2資料狀態的中間臨限電壓值，然後在第二階段 • t'作中將a 胞抹除至對應於資料狀態終臨 • 壓值。 s。依"、'本毛明之區段抹除方法之另一態樣’記憶胞最初 矛式化至不同的狀⑪"本發明之又—態樣係提供抹除陣 列中多個區段(包括整個陣列)之方法。本發明提供抹除 MLB記憶胞陣列之區段之方法，其使用最短的抹除時間， 產生易控制的低Vt分佈總和，同時使裝置維持在持久及可 罪的狀態。 為實現前述之相關目的，下述說明和附圖詳細說明了 本發明某些例示態樣和實施方式，其指示性的稱加說明了 本發明使用一個或多個態樣之不同方法。本發明之其它能 #樣、優點及新穎特徵在結合附圖閲讀了以下詳細說明后: 變得顯而易見。 曰 [實施方式] 附圖說明本發明之一個或多個態樣’其中相同的參考 數字代表了所有相同的元件’但其結構並非是按比例繪製 的。在以下的說明中，為了便於解釋，提出了許多詳二= 明以完全了解本發明之一個或多個態樣。然而，顯然本領 域之技術人員會了解到，可使用較少之詳細說明即;實1見 本發明之一個或多個態樣。於其他例子中，為便於說〇本 10 92780 ⑧ 1363345 發明之一個或多個態樣，以方塊圖形式顯示了習知結構和 裝置。 提高記憶體裝置密度即可提高記憶體容量。因此，密 度及容量是記憶體裝置在製造成本和市場銷售性中所要考 慮的主要問題，其直接關係到半導體晶片用來儲存位元資 汛的信息儲存量。例如，按比例縮小特徵結構尺寸，在規 定尺寸晶片内放置更多記憶胞電晶體也可達到更高的密 度另種增加始、度和降低製造成本的技術是透過使用多 位準記憶胞技術來達成。 一多位準記憶胞藉由增加相關記憶胞之可能的邏輯狀態 或貧料狀態的數目而增加記憶胞之资度，從而使 胞儲存對應於-個以上的資料位元之資訊。該方式使用; :(广個或三個以上，就此多記憶胞位準和狀態而論)臨限 聖位準°亥等位準對應於每個記憶胞之多個資料狀能。 =多位準記憶胞不同於傳統快閃記憶胞中的兩個狀態㈣ 每舉㈤例子來㊉’單—鏡像位元記憶胞可以儲存兩個 二位元資料，每個位元具有四個^位準對應於四個邏輯 在二然❿’使用多位準記憶胞會出現許多新問題，尤其 準分資料位元欲保持良好的控制或緊密的^位 位準變高正確抹除及判 高位元容量時。因此，需要；記憶胞期望使用 末除‘作㈣和郎省能量。此外，記憶胞需要被 92780 11 1363345 易控制的狭窄的抹除分佈（緊密的位元壓縮）以確 後的程式操作也能產生狹窄的程式化^分佈。隨著裝^ 徵結構不斷地減小和記憶胞的密度增加， :1寸 件和產生問題可能會增加。 、而求條 記憶體裝置製造商通常會提供保證不同工作桓 4特定值、包括操作速度、耐久性、可靠性及功率::的 =些裝置規格或工作參數方便使料•預期的 因此’本㈣之目的是要提供—輯除❹之仙 、閃5己憶胞之區段或陣列之方法’該方法可以達成♦ ^同時也可提供在可應用之工作模式時特定的^ 度、耐久性、可靠性及功率損耗值。 、 陳^種區段抹除方法可用來將多位準快閃記憶胞MLB m指定區段或多個區段抹除至單-資料狀態。例 (或等^明^抹除方法可應用於兩個或兩個以上抹除階段 (或寻級)。與那些常用的單階段方法相比，該方法 緊密的Vt分佈。該方法適用於各種快閃記憶體 糾個和雙重位元的膽R〇M，及其它類似可電 :鬥有早個或多個位元的記憶體結構， 边乾圍：的任何此種的記憶胞或變形。 階段’本發明之方法㈣段巾所有MLB記惊 然後施加交互心；中間臨限電壓值的中間狀態， 使記憶胞有相同的：輯二式= 呈式化脈衝。第一階段 〜輯狀態亚且有相近的臨限電壓。然後 白I該方法使臨限電壓分佈更緊密以達到大約最 12 92780 ⑧ 丄363345 、·、資料狀恕。在本發明的第二 ^. 力0的& H w ·ί & , 一 1又，该方法會再次使用附 單元，言^式化脈衝而抹除區段的所有腸 终臨限電壓值為止。，勺對尤於攻終資料狀態的最 準的圖’顯示依照本發明態樣之具有四個位 代♦了艽丨：之無正負之分的Vt分佈分佈100 人表了 έ己j思胞的臨限雷懕沾太

離……A丨民4的佈居―t_)，其是以四個 雕政的目標臨限電壓為由、、P 以L1、τ ? τ。 .....。。母個目標臨限電壓佔用分別 每一 μ淮恭ρ 位皁表不的Vt值範圍。理想情況是， 門,$堅值應該位於上11艮電壓和下限電壓vt的中 間，如 Vto、Vtl、Vt2 m 4 ， 用土 ^ Vt3和Vt4。不同的位準可以由使 用者任思指定為所希望 r ! ^ τ 望的相應的二進制狀態（例如， L4— 、2=1〇、L3=〇1、L4=00 或者 L1=00、L2=(H、L3爿〇、 —:U)。具有該分佈1⑼的四位準⑽記憶胞可以由單 :貫體位元組成，該位元可程式化至四個位準。另一方面， •可=由具有二個不同的實體位元之雙位元或鏡像位元組 成’母個位元都可程式化至多位準，譬如四位準，且且 Μ個可能的狀態。 ’八 本發明之方法適用於包含有任何正和負％分佈組合 的咖記憶體裝置。如第1圖中所示，本發明之方法可 以均等使用是否Vt〇、vt4，或是使用另_個此種％限制 作為記憶胞的零電壓電位或者另—參考電位。就第]圖所 不之四位準單-位元記憶胞之例子而論，本發明之方法在 第—階段操作中先將所有初始裎式化為u#〇L4資料狀態 13 92780 ⑧ 丄363345 胞坏除至中間臨限電麗值，其對應於^的資料狀 ==後在第二階段操作巾，該方法再將料記憶胞抹除 至农終限電壓值，剩_庙 對4於L1的資料狀態，此將於下文 I;詳：？明。雖然本例中似乎…位準對應於抹除 離了 —I L1、L4或是任何其它位準都可以代表抹除狀 ，第2圖顯示依照本發明態樣之另—個具有單位元八位 :準,己憶胞之無正負之分的Vt分佈2〇〇之範例。第2圖之 t '佈200代表了記憶胞的臨限電壓的佈居，該臨限電壓 布居疋以八個離散的目韓卩P带阿电士 電慶佔用由位準L!至^ °母個目標臨限 卜 至U表不之Vt值範圍。理想狀況是， 母-位準電壓值應該位於上限電壓和下限電壓％，如_ =Vt8的中間。不同的位準可以由使用者如所希望的任意 才曰定為相應的二進制狀態（例如，L1=U1、L2=1M、 L3 = ]0】、至 L8=000 或者 u=〇〇〇、L2=〇〇i、L3=〇i〇、至

Am)。另外，該Vt分佈2〇〇沒有指定極性，即本發明 之方法適用於包含有任何正和負Vt分佈組合的動:己挎 體裝置。此外還可以使用雙位元記憶胞（具有2個不同的實. 體位元位置）、八位準記憶胞相應的可以有64 = 料狀態。 b的貝 第3圖顯禾依照本發明如第！圖和第2圖中所繪示多 位準記憶胞之於-個範例位準Vt值佈居之^分佈圖：〇夕。 遠Vt分佈300之例示位準LX理想上分佈為十間繞著目標 電麼Vt(targe〇而分別具有較高.佈居邊界位準Lu ^低二 92780 )4 1363345 2邊界位準U。佈居Vt值更進—步㈣ ::r和™⑽之間，但是可以變々 方法之—目的在於#㊉砰、 λ月 “和Ll使彼此相互靠m "或=佈居邊界位準 種佈居分佈的桿準偏差r和㈣㈣通常被用來表示這 杜 τ偏差’其可作為該佈居之變化性 值有^此，較小的總和代表了較窄的高斯佈居分姊，复里 的記憶胞臨限…佈更靠近目標臨限電ί 本·明之貝獻在於可得到μ τ R #的从 程式化易控制㈣八佑， 己憶胞的可預知的和 記憶胞首先達到丘同刀的枯種解決方式是先使群中的所有 易护制技^ 態’該狀態具有可預知的和 觀?f瞭解到本發明之貢獻二 近於 父互式的方法，該方法分兩個或兩 :::::上離散™之間重複抹㈣ ㈣態這些重複操作使記憶胞分佈變窄並壓縮至共 例如’於本發明之一個態 抹除位元符合vt值小…τ'抹除知作用以確保最低 化摔作用以 ；' ' U立準’而程式化和軟程式 ^^用从確保最低心元符合^大於等於^位準。 月發明之一個態樣’抹除操作可用以減少記憶 佈居從Lu邊界朝向目標Vt(target)，而於另一個方 一 H化和軟程式化操作可用以上升記憶胞之％ 927S0 15 1363345 佈居從ll邊界朝向目標vt(target)值。因此，發明人注音 到，每次使用連續的交互的操作企圖將Vt移至反方向，= 如，抹除操作後為軟程式化操作，接著再是抹除操作等例 而有利地使w佈居的總和減少並壓縮位元。本發明之方法 類似於連續趨近技術，即每次連續操作都會漸進調整 胞之Vt分佈佈居逐漸逼近目標％值。因此，該方 它習知的單階段方法更快速、更有能量效益。 /、 施行於適當快閃MLB快閃記憶胞陣列的一個或多個 區段或者群之區段或群抹除方法促成了本發明之方法。例 如，本發明之方法使用兩個或兩個以上的抹除階段4 級），將選取的區段抹除至單—資料狀態，以改進隨後的程 式化操作。該方法使多位準記憶胞達到可控制的緊密的^ 分佈’由此藉由改善抹除速度和效率以有效的提高裝置密 ，和記憶體容量。本發明之抹除方法和算法在兩個階段中 父互式的應用及均勻的分配於陣列的各個區段中。 以下雖然說明並描述了本發明方法之一系列實施過 ’但可以了關’本發明並不限制於所述過程i順序。 =如，某些過程順序可以不同及/或某些過程可以與其它過 程同時發生’也就是說非限制於此處所述者。此外，根據 ,,明之-個或多個態樣，所述的完成本方法之步驟並非 P疋必要的。進一步說’一個或多個過程可以分割成一個 或多個過程或者階段來完成。 弟4A圖為流程圖，顯示本發明之抹除 w小T六ΓΧ] 1匕 I區段或陣列之實施例方法400。全文所用之詞語 區 16 927S0 ⑧ 1363345 :·可以了解其解釋並非限於一個特定的記憶胞群，更 而言其可用於MLB記憶胞的任何群。第4B圖至第4F 圖為流程圖，進—步詳細顯示第4A圖所述之抹除机 憶胞區段^車列之實施方法4〇〇中的各項操作。為了說明 • j方法和第4β圖至第4F圖之例子，假定其使用的快閃記 • 胞為相似於第i圖所示之四個位準之快閃記憶胞，其中 L1代表空白或抹除狀態’ L4代表最高位準。雖然本例中 鲁L1代表了抹除狀態，但應該了解本方法4⑻可以使用任何 準刀配和MLB §己憶胞之vt分佈極性，且還可進行其它 不超出本發明範圍的類似變換。 匕 如第4A圖所示之方法4〇〇，顯示依照本發明之包括兩 個階段父互式抹除記憶胞之方法。例如本方法400之第一 =段包括步驟402、41〇、42〇和43〇，而第二階段包括步 驟440、450和460。於該方法400之第一階段，先令記情 胞貝貝上到達中間臨限電壓值（IV)(如第丨圖中四位準的 L2)，然後在第二階段，再抹除記憶胞至最終臨限電壓值 (FV)(例如第1圖中四位準的L1，假定u用為抹除狀態） 例如，MLB區段抹除方法400之第一階段開始"於 4〇2’其中區段或陣列之不同部分最初可能被程式化為不同 位準（例如，某些為第i圖所示之Li、L2、L3或L4)。在 乂驟41 〇 ’所有遥中之陣列之區段内的記憶胞被抹除至中 間值IV。第4B圖所示之410過程，其交互式的抹除和校 驗區段中的所有記憶胞之一個實施情形，係藉由於4] *重 设施加抹除脈衝於區段直至於步驟41 6確定區段中所有記 17 92780 ⑧ 1363345 憶胞都至少被抹除至中間臨限電壓值 抹除所有記憶胞至L2，Vt<=IV)為止。（"1圖中所示 在步驟420,由步驟41〇抹除操作生 憶胞被軟程式化至最终值Fv(例如 的過抹除記 胞至第]圖中之u)，c圖之過程二== 抹除記憶胞至最終值，係藉由於二 :正：擇的記憶胞是否已過抹除(，，然後於步驟 > 式化脈衝至尚未過抹除之記憶胞並於步驟424再-欠 憶胞。該軟程式化和驗證過程對每個過抹除記： 到最終電壓值FV(如第】圖之^為止除記憶胞恢復 在步驟430 ’將所有剩餘為最终值fv(例如，於第1 圖中之U)的記憶胞程式化至中間值（例如，第工圖中之 :=段：：有記憶胞達到單一狀態。第4D圖之過程 二程式化所有最終值〜記憶胞至中間值Μ _的過私，係猎由於步驟434重複驗證選擇的記情 在FV(Vt=FV)，如果記憶胞維持於FV(例如，於卬= Π=Γ脈衝，以及於步驟434再次_記憶 :香驗證過程對每個具有〜位準之記憶胞不 斷重複#作直至於步驟438確定所有具有Fv位準之記憶 胞被程式化到中間電麗值IV(如第】圖之L2)為止。至此， 第-階段結束，所有記憶胞都達到了相同的中間值狀態， 且具有適中的Vt分佈總和。本例中所謂之最終值記憶胞是 指该§己憶胞㈣被程式化至整個區段最終要被抹除之狀 18 927S0 ⑧ 1363345 態。於本例中，對應於抹除方法彻之開始已被程式化至 L1的記憶胞。 在MLB區段抹除方* 4〇〇之第二階段，％分佈總和 將會進一步的改善。帛4A圖所示之步骑44〇’所有選擇的 陣列之區段或諸區段内之記憶胞會再次被抹除’但這次是 抹除至最終值FV(例如，第！圖之Ll)。第4£圖所示之過 裎440,其例示說明了交互式抹除和校驗區段之所有記情 胞，係於步驟444藉由重複施加抹除脈衝於區段直至於步 鉍446確疋區段之所有記憶胞都已至少抹除至最终值w 為止（例如，第i圖中所示抹除所有記憶胞至 在步驟450，經由步驟44〇抹除操作之過抹除記憶胞 (例如，vt<FV)被軟程式化使其恢復至最終值fv(例如，軟 裎式化過抹除記憶胞至第】圖.中之叫。第4F圖所示之過 程450,例示說明了軟程式化過抹除記憶胞至最終值，係 ，步驟454錢脸㈣的記憶胞是^料除⑽ _疋則於步驟456施加軟程式化脈衝至尚未過抹除之記憶 驟454再次驗證該記憶胞。該軟程式化和驗； 、私對母個過抹除,己憶胞不斷重複操作直至於步驟…確 定所有過抹除記憶胞恢復到最終電壓值FV(如第i圖之L 為止。其後，於步驟460結束本方法4〇〇 ,其中陣列之一 個或多個區段中的戶斤有MLB快閃記憶胞都達到目 資料狀態，以及於中心大約在最終值FV之抹除 窄的Vt佈居分佈内。 心n 依照本發明之另-態樣，用於本方法4〇〇之抹除、程 19 927S0 ⑧ 1363345 式化和軟程式化操作之各種電壓，可調整以進一步優化 和加速本方法，並使位元更緊密。 第5圖為MLB快閃記憶胞之區段或陣列之數個範例 圯k胞之Vt位準圖，其適用於本發明之區段抹除方法，將 MLB快閃記憶胞程式化至不同的最初邏輯狀態及對應的

Vt位準。後續的第6圖至第1 〇圖將顯示第5圖之範例記 fe胞之vt位準圖，係從本發明之MLB區段抹除方法的各 種衣％步驟導得，例如使用第4A圖之二階段算法和方法 400 〇 如第5圖所示，隨機選擇和程式化5〇〇記憶胞之區段 或陣列之不同部分的6個記憶胞Celu、CeU2、Cen3、Cell4、

Celb和Cen6 eCem至6最初被程式化至不同的％位準（例 如’第1圖之LI、L2、L3和L4) ’其對應於例如單位元四 位準MLB記憶胞的四個邏輯狀態的其中一個狀態。如第$ 圖例子所示，cem程式化至L4、Cell2程式化至L4、以】13 程式化至L3、Cell4程式化至L2、Cel】5程式化至u、ce]i6 程式化至L1。 . 第6圖顯示本方法4 0 0之第-階段之抹除操作4! 〇的 結果_，其令—個或多個區段之所有記憶胞被抹除至中 間臨限電隸Μ例如，L2位準）。發明人注意到根據記憶 胞的f初狀態，其抹除通常是多少比例於位準。例如，最 初狀態為較高@ L4位準的記憶胞在施加抹除脈衝後合比 最初狀態為較低的％ L3、L2、L1位準的記憶胞在施加採 除脈衝後變化得更多。因此，如第6圖所示，在一個或多 20 92780 ⑧ 1363345 個^末除脈衝彳炎，圮憶胞會’’下移’’，而且最初狀態為和 L4的5己丨思胞比最初狀怨為l 1和L2的記憶胞下移得更多。 一個或多個記憶胞（如CeU2)離後抹除（p〇st_erase)臨 限值較遂總是需要更多的抹除脈衝（或更可能的抹除）以最 終達到對應於L2位準的資料狀態。然而，由於抹除操作 410是整批操作，如第6圖所示，在Cell2被完全抹除至 L2位準鈾，隶初狀態為li的Cell5和Cell6會變為過抹除 (如Vt<FV)。這些圮丨思胞需要程式化和/或軟程式化以糾正 過抹除狀態’如接著之步驟420所述。 第7圖顯示第4 A圖之方法400之第一階段之軟程式 化操作420的結杲7〇〇。過抹除記憶胞CeU5和CeU6例如 被軟程式化（見第4C圖）並恢復至最終值Fv(如第i圖之 L1) 〇 第8圖顯示第4 A圖之方法4〇〇之第一階段之程式化 操作430的結果800。在步驟43〇，所有剩餘的最終值 記憶胞，例如，位於或者接近於L1的記憶胞包括cen3、 Cel]4、Ce】15、Cell6被程式化至中間值，&此區段中的所 有記憶胞都達到單-狀態（例如，至L2)。如前所述，要完 成此操作可能要對記憶胞作重複驗證和施加程式化脈衝直 至該記憶胞達到中間值IV(如第】圖之L2)為止。至此，第 -階段’如第8圖所示，所有記憶胞均達到相同的中 間值狀態，且有適中的Vt分佈總和。 第9圖顯示了第4A圖中方法400之第二階段中第二 次抹除操作44〇的結果_。在第二階段中，vt ^佈· 21 92780 ⑧ 1363345 進-步得到改善（縮減）。在步羯44〇，所選擇的陣列之區段 令所有的記憶胞（⑽至Ce叫再次被抹除，但這次是抹 除至取終值FV(例如，至Ll)。抹除脈衝會重複施加於區 段中所有記憶胞（見例如第4E圖）直至罐定所有記憶胞至 少破抹除至最終值FV(例如第！圖中之u)為止。狹而， 這會再次產生過抹除記憶胞，如Ce】i5，其比該區段中其它 圮憶胞對施加抹除電壓的響應更靈敏。 匕^圖顯示了本方法4〇^二階段中第二次軟程式 采作0的結果_。在步驟450,將通過步驟44〇抹 除操作后產生的過袜除記憶胞(例如，v

CeH5>；^ :驗證並使用軟程式化脈衝進行軟程式化，然後再驗證直 :確定該記憶胞恢復至最終值Fv(例如，帛i圖之L”為 此後本方法4〇〇結束，其使一個或多個陣列之區段 所有範例MLB快閃記憶胞（Cem至以]]6)都抹除至相同 U料狀態’及至以最終值fv(例如L1)為中心的抹除狀 4之狹窄的Vt佈居分佈内。 曰注意’可以使用更多的階段，也就是可以在中間值Iv 和取終值FV中選擇附加的中間電壓值。例如，如果使用 位準MLB έ己憶胞’第一中間電壓可設定在L6，第二 :巧設定在L4’第三中間電壓設定在u，然後最終電 :。又夂在U。在另—個範例中，如果使用八位準MLB記 匕胞，則苐一中間電壓可設定在乙3，第二中間電壓設定在 ⑧ ΊΊ 927R0 1363345 L5，然後最終電壓即抹除狀態可設定在。 雖然§兒明並描述了本發明一 — + .固或夕個實施例，但是 在：二解了本說明和附圖后’本領域之技術人員會了 解’在此基礎上可進行多種等效變換及修改。本發明涵括 洛入所附申请專利範圍内之全部修改和變換。更詳言之， 包括了通過上述元件(組件、器件 '電路等)所完成：各項 功月&，用於描述這些元件的名詞（包括“機構（_ns)，，所 涉及的）除非是另有說明，可以實現所述元件的指；t功能的 任何元件（即魏是等效的），即使其結構與本發明在此所 述之完成該功能的實施例所揭露的結構是非相等的。另 2，雖然本發明之數個實施财也許僅其中-個實施例揭 露：-個特殊待徵，但是該特徵可以與其它實施例中的一 個4 ^個特徵相結合而更有利的應用於其它特定應用中。 此外，在詳細說明和申請專利範圍中所使用的詞語“包括 (incudes)’’ ’ “具有（having)”，“有（has)”，“有㈤叫” =匕颂似的詞語與詞語“組成（c〇mpH sing)，，是相同的 (工業應用） 本系統和方法係用於半導體製造領域，其提供了具有 多位準資料狀態之快閃記憶體裝置之記憶胞區段之抹除方 法0 … [圖式簡單說明] 第1圖為依照本發明之態樣具有四個位準之多位準兮己 憶胞之電壓（vt)分佈圖； 5 92780 ⑧ 第2圖為依照本發明之能烊 憶胞之電壓（vt)分佈圖；…一有人個位準之多位準記 计為依照本發明之態樣及第1圖和第2圖所，干 %為中…二I"分佈’其分佈為以目標電壓 第从圖界位準和較料居邊界位準；

⑽於α Λ 依照本發明態樣之抹除MLB :己L'U咖列之實施例方法，該方法包括 抹除記憶胞的階段； 父立式

第4B圖至第4F圖為流程圖，進一步顯示依照第4A 圖=MLB區段抹除方法，则記憶胞之抹除區段或陣列 之貫施例方法之不同部分的詳細說明； 第5圖為MLB記憶胞之區段或陣列之數個例示 胞之vt位準圖，豸MLB記憶胞程式化至不同的最初邏輯 狀態及相應的Vt位準，譬如可藉由本發明方法而適用於區 段抹除； 第6圖至第1 〇圖為第5圖之例示記憶胞之Vt位準圖， 係使用本發明之第4 A ®所示之兩階段的方法之MLB區段 抹除方法處理步驟而獲得。 [主要元件符號說明] 100、200、300 Vt 分佈 400 方法 402、410、414、416、420、424、426、428、430、434、436、 438、440、444、446、450、454、456、458、460 步驟 500 程式化 600 抹除操作410之結果 700 軟程式化操作420之結果 24 92780 ⑧ 1363345 800 程式化操作430之結果 900 第二次抹除操作440之結杲 1000第二次軟程式化操作450之結果 25 92780 ⑧

Claims (1)

1363345 第94118114號專利申請索 100年12月6日修正替換頁 十、申請專利範園： 1. 一種抹除記憶胞區段至單一資料狀態（1〇〇〇)之方法 (400)，該記憶胞具有相對應於三個或三個以上臨限電壓 值（100、200)之三個或三個以上資料狀態（1〇〇、2〇〇)， 該方法（400)包括·· 對記憶胞區段（sector)執行區塊（bl〇ck)抹除操作 (410) ’直至區段之所有記憶胞被抹除至臨限電壓為止， 該臨限電壓大致對應於中間值； 對該區段中之過抹除記憶胞執行軟程式化操作 (420)’直至該過抹除記憶胞之臨限電壓大致對應於最終 值為止； 對判定該區段位於或近於對應於最終值之臨限電 壓值的記錢執行程式㈣作（)，直㈣記憶胞的臨 限電壓值大致對應於中間值為止； 對該區段再執行區塊抹除操作（44〇)，直至該區段之 • 所有記憶胞被抹除至大致對應於最終值的臨限電壓為 止；以及 對該區段之過抹除記憶胞再執行軟程式化操作 (450) ’直至達到臨限笮壓對應於最終值為止。 2.如申請專利範圍帛i項之方法_)，其中，對記憶胞 區段執行區塊抹除操作_)，直至區段之所有記憶胞被 抹除至大致對應於中間值的臨限電壓為止，復包括： 藉由識別記憶胞之臨限電壓值是否大致對應於該 中間值，而驗證（416)記憶胞之區塊抹除操作；以及 92780(修正版) 26 1363345 第94118114號專利申請案 100年12月6日修正替換頁 對記憶胞區段再執行區塊抹除操作（414)，直至判定 區段之所有記憶胞具有大致對應於中間值的臨限電虔 為止。 3. 如申請專利範圍第2項之方法（4〇〇)，其中，驗證區段 抹除操作（416)包括藉由測量大致對應於區段之個別記 憶胞之位元的臨限電壓值，並比較測量值與最小抹除臨 限電壓值，而識別抹除之記憶胞。 4. 如申請專利範圍第1項之方法（4〇〇)，其中，對區塊之 過抹除記憶胞執行軟程式化操作（4 2 〇 )，直至該過抹除記 憶胞之臨限電壓大致對應於最終值為止，包括： 識別出（424)區段中過抹除記憶胞； 對該過抹除記憶胞執行軟程式化操作（426); 藉由識別該過抹除記憶胞之臨限電壓是否對應於 最終值，而驗證（424)該過抹除記憶胞之軟程式化操作； 以及 對過抹除記憶胞再次執行軟程式化操作（426)，直至 判定（4 2 8)區段之過抹除記憶胞具有對應於最終值的臨 限電壓為止。 5. 如申請專利範圍第1項之方法（4〇〇)，其中，對判定位 於或近於對應於該最终值的區段之記憶胞執行程式化 操作（430) ’直至該等記憶胞之臨限電壓大致對應於中間 值為止，.包括： 識別（434)該區段中於具有對應於最終值臨限電壓 之剩餘記憶胞之群； 92780(修正版) 27 13.63345 _ . 第94118114號專利申請案 100年12月6曰修正替換頁 對判定位於或近於大致對應於最終值之臨限電壓 ' 之該區段之該剩餘記憶胞執行程式化操作（436); ' 藉由識別（434)該剩餘記憶胞之臨限電壓值是否大 致對應於中間值，而驗證（434)該剩餘記憶胞之程式化操 作；以及 對判定位於對應於該最終值之區段的該剩餘記憶 胞再次執行程式化操作（436)，直至判定（438)該記憶胞 具有大致對應於中間值的臨限電壓為止。 鲁6.如申請專利範圍第！項之方法（4〇〇)，其中，對區段再 執行區塊抹除操作（440)，直至區段中所有記憶胞被抹除 至大致對應於最終值的臨限電壓為止，包括： 藉由識別該些記憶胞之臨限電壓是否大致對應於 最終值，而驗證（446)記憶胞之區塊抹除操作；以及 對e亥區·^再次執行（444)區塊抹除操作，直至判定區 段中所有記憶胞具有大致對應於最終值之臨限電壓為 • 止。 7.如申請專利範圍第i項之方法（4〇〇)，其中，對區段之 過抹除記憶胞再執行軟程式化操作（45〇)，直至達到大致 對應於最終值的臨限電壓為止，包括： 藉由識別該過抹除記憶胞之臨限電壓是否大致對 應於最終值，而驗證（454)過抹除記憶胞之軟程式化操 作；以及 ” 對該過抹除記憶胞再執行軟程式化操作（456)，直至 判定（458)該區段之過抹除記憶胞具有大致對應於最終 92780(修正版) 28 1363345 __ 第94118114號專利申請案 100年12月6日修正替換頁 值的臨限電壓為止。 8. 如申睛專利範圍第1項之方法（400)，其中，該中間值 ' 和最終值各自對應於大致對應 於三個或三個以上臨限 電壓值（100、200)之三個或三個以上資料狀態的其中一 個。 9. 如申請專利範圍第1項之方法（4〇〇)，復包括對記憶胞 之另一抹除操作（410)和另一軟程式化操作（420)，以使 記憶胞之臨限電壓達到介於該中間值和最終值之間之 ® —個或多個附加臨限電壓值（100、200)以提供更緊密之 位元。 10_如申請專利範圍第1項之方法（400)，其中，該中間值 和最終值可以由記憶體裝置的使用者預定。

29 92780(修正版)