DE3852562T2

DE3852562T2 - Datenschreibverfahren für EEPROM.

Info

Publication number: DE3852562T2
Application number: DE3852562T
Authority: DE
Inventors: Yasuo C O Patent Divisi Iijima
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1987-04-30
Filing date: 1988-04-14
Publication date: 1995-05-04
Anticipated expiration: 2008-04-15
Also published as: EP0288832A3; EP0288832A2; US4891791A; JPS63271679A; EP0288832B1; DE3852562D1

Description

Die vorliegende Erfindung betrifft ein Datenschreibverfahren für einen Halbleiterspeicher, der als Datenspeicher in z. B. einer IC-Karte verwendet wird, und insbesondere ein automatisches Seitenschreibverfahren für ein EEPROM.
EEPROMS, welche das Löschen und Neueinschreiben von Daten auf elektrischem Weg zulassen, finden in jüngster Zeit beträchtliches Interesse als Halbleiterspeicher für den Ersatz von EPROMs. Aufgrund der Tatsache, daß EEPROMs längere Schreibzeiten erfordern als EPROMS, wurden jedoch verschiedene Verbesserungen an den EEPROMs vorgenommen.
Bei den verbesserten EEPROMs findet besonders der Typ mit einem z. B. durch ein RAM mit mehreren Bytes gebildeten Puffer Beachtung, bei dem das Einschreiben der Daten in den Puffer innerhalb einer festgelegten Zeitdauer stattfindet, wobei der Inhalt des Puffers anschließend intern in das EEPROM eingetragen wird. Die Einschreibzeit in einen solchen Speicher ist etwa die gleiche wie im Fall eines EPROM, so daß die Einschreibzeit für die Daten verkürzt erscheint. Dieses EEPROM verwendet ein System, bei dem der Speicher auf Basis des Seitenverwaltungskonzepts unterteilt ist, wobei einige niedrigwertige Bits eines an den Speicher übermittelten Adreßdatums die Anzahl der Bytes einer Seite angeben, während die verbleibenden höherwertigen Bits die Seitenzahl angeben. Aufgrund dieses Konzepts wird dieses System als sogenannte Seitenschreibfunktion bezeichnet.
Ein herkömmliches Seitenschreibsystem arbeitet wie nachstehend beschrieben. Die Daten für die zu schreibende Seite werden zunächst insgesamt aus dem Speicher in den Puffer übertragen, und extern eingegebene Daten treten anstelle von Daten im Puffer. Nach einer festgelegten Zeit wird der gesamte Inhalt des Puffers wieder in die betreffende Seite des Speichers zurückgeschrieben.
Bei diesem System fallen z. B. bei einem EEPROM mit 8192 Worten · 8 Bit bei einer Seitengröße von 16 Byte die Adressen "0000H", und "000H" auf die jeweils gleiche Seite. Wird dabei nur das Datum der Adresse "000H" überschrieben, so werden die Daten ab der Adresse "000H" bis zur Adresse "000FH" temporär im Puffer abgelegt, wo ausschließlich das Datum der Adresse "0000H" überschrieben wird. Anschließend werden alle im Puffer gehaltenen Daten in den Speicherbereich ab der Adresse "0000H" bis zur Adresse "000FH" zurückgeschrieben. D.h., auch dann, wenn nur die Daten der Adresse "0000H" überschrieben werden, erfolgt tatsächlich ein Eintrag der Daten bis zur Adresse "000FH". Unter der Annahme, daß die Maximalzahl des Überschreibens eines EEPROM bei 10 000 liegt, wäre bei einem 10 000fachen Überschreiben nur der Adresse "0000H" keine Sicherheit für das korrekte Eintragen von Daten-bei "0000H" gegeben. Mit anderen Worten, die Häufigkeit des Überschreibens der Speicherzellen ist in diesem Fall zu hoch, so daß die Lebenserwartung der Speicherzellen reduziert wird.
Herkömmlicherweise ist die Zeit für die Datenübernahme fest, so daß bei einer Dateneingabezeit entsprechend der Hälfte der Datenübernahmezeit das herkömmliche EEPROM den internen Dateneintrag zum Rückschreiben der gesamten Seite erst nach Ablauf der verbleibenden Hälfte der Datenübernahmezeit beginnt. Insgesamt gesehen führt dies zu einem Zeitverlust beim Schreiben einer Seite, wodurch höhere Schreibgeschwindigkeiten der Daten unmöglich werden.
Darüber hinaus ist es beim Stand der Technik für den Abbruch der Seitenschreiboperation nach Beginn des Datenzugriffs innerhalb einer vorgegebenen Zeit für den Seitenschreibvorgang erforderlich, das EEPROM z. B. durch Abtrennen der Stromversorgung stromlos zu machen.
Weiter geht die für den Eintrag der Daten in den Puffer festgelegte Zeit nur aus der Datenblattangabe hervor. Die Seitenschreiboperation für ein EEPROM, das als externe Einheit dient, wird auf Basis des in den Datenblattangaben enthaltenen Wertes realisiert. Im Falle von EEPROMS besteht jedoch die Gefahr, daß die externe Einheit fälschlicherweise ein vollständiges Einschreiben aller zugegriffenen Daten erkennt, wenn aufgrund verschiedener Faktoren, wie etwa der Systemumgebung für das Schreiben, die Schreibzeiten kurz werden. Dementsprechend besteht ein Bedarf für ein System, das es einer solchen externen Einheit in einfacher Weise ermöglicht, zu erkennen, ob sich ein EEPROM noch im Datenübernahmezustand befindet oder nicht.
Das dem Stand der Technik zugehörige Dokument WO-A-8 604 727 beschreibt ein Seitenschreibverfahren für den Dateneintrag in das EEPROM mit Speicherzellen. Während eines Ladezyklus werden Zwischenspeicher mit von außen über Bitleitungen angelieferten Daten vorbelegt. Außerdem wird eine Programmierungsleitung mit einem bestimmten Zustand zwischengespeichert, um zu steuern, ob das zugehörige Byte im EEPROM während des Seitenschreibzyklus mit neuen Daten überschrieben wird. Jeder der 8-Bit-Zwischenspeicher verfügt über einen solchen Programmierungszwischenspeicher, der bestimmt, ob die Daten der acht Zwischenspeicher während eines Schreibzyklus in die EEPROM-Speicherzellen übertragen werden müssen oder nicht. Der Schreibzyklus beginnt nach Ablauf einer festen Zeitdauer ab der letzten führenden Flanke eines Wortfreigabesignals. Während des Schreibzyklus werden nur Daten aus den Bitleitungszwischenspeichern der durch die Programmierungszwischenspeicher ausgewählten Bytes im EEPROM abgespeichert.
Es ist eine Aufgabe der vorliegenden Erfindung, ein Datenschreibsystem bereitzustellen, welches die Schreibhäufigkeit von Speicherzellen verringert, um die Verkürzung der Lebensdauer der Speicherzellen zu vermeiden, und das die Zeitverluste aufgrund eines vollständigen Eintrags bei der Seitenschreiboperation reduziert und ein hochschnelles Schreibverfahren realisiert, wobei eine Seitenschreiboperation durch eine externe Anforderung abgebrochen werden kann, ohne daß die Stromversorgung etc. unterbrochen werden muß, und welches eine einfache externe Erkennung der Übernahme zeit beim Schreiben einer Seite sicherstellt.
Zur Lösung dieser Aufgabe stellt die vorliegende Erfindung ein in den Ansprüchen spezifiziertes Datenschreibsystem bereit.
Die Erfindung wird anhand der folgenden detaillierten Beschreibung in Verbindung mit den beigefügten Figuren verständlich; es zeigen:
Fig. 1 ein Blockdiagramm der Schaltung eines EEPROM;
Fig. 2 ein Zeitdiagramm zur Darstellung der zeitlichen Abfolge eines Datenschreibvorgangs; und
Fig. 3 ein Flußdiagramm zur Erklärung eines internen Schreibvorgangs;
Im folgenden wird eine erfindungsgemäße Ausführungsform unter Bezugnahme auf die beigefügten Zeichnungen detailliert erläutert.
Die Fig. 1 zeigt die Struktur des Schaltungsaufbaus eines EEPROMS mit z. B. 64 kBit (8192 Worte · 8 Bit). Ein Zeilenadreß-Zwischenspeicher 1 übernimmt die oberen 8 Datenbits A&sub1;&sub2; - A&sub5; der Adreßdaten A&sub1;&sub2; - A&sub0; in Reaktion auf ein Signal d von einer Steuerschaltung 10, die weiter unten beschrieben wird. Ein Zeilenadreßdecoder 2 decodiert die im Zwischenspeicher 1 für die Zeilenadresse gehaltenen Adreßdaten A&sub1;&sub2; - A&sub5;, um ein Zeilenanwahlsignal a zu generieren, und übergibt das Signal a an ein Speicherzellenarray 3 von 8192 Worten · 8 Bit. Ein Spaltenadreßpuffer 4 speichert die unteren 5 Datenbits A&sub4; - A&sub0; der Adreßdaten A&sub1;&sub2; - A&sub0;. Ein Spaltenadreßdecoder 5 decodiert die im Spaltenadreßpuffer 4 gehaltenen Adreßdaten A&sub4; - A&sub0; in Reaktion auf ein Signal e (weiter unten beschrieben) von der Steuerschaltung 10, um Spaltenanwahlsignale b und c zu generieren.
Ein Zwischenspeicher 6 für die Zugriffsidentifikation (ID) bzw. Zugriffs-ID-Zwischenspeicher übernimmt die Zugriffs-ID- Daten in Reaktion auf das Signal c vom Spaltenadreßdecoder 5. Ein Eingangsdaten-Zwischenspeicher 7 übernimmt 8-Bit- Daten von einem weiter unten beschrieben Eingangs/Ausgangspuffer 8 in Reaktion auf das Signal c vom Spaltenadreßdecoder 5. Der Eingangs/Ausgangspuffer 8 speichert 8-Bit-Eingangs/Ausgangsdaten D&sub7; - D&sub0; in Reaktion auf ein Signal h von der Steuerschaltung 10, die weiter unten beschrieben wird. Eine Schreibsteuerung 9 führt eine interne Schreiboperation in Reaktion auf ein Signal f von der weiter unten beschriebenen Steuerschaltung 10 aus.
Die Steuerschaltung 10 steuert das Schreiben und Lesen der Daten beim vorliegenden EEPROM. Diese Steuerschaltung 10 erhält ein externes Signal RST (Signal zum Abbruch der internen Schreiboperation), ein Signal WE ("write enable" für Schreibfreigabesignal), und ein Signal OE ("output enable" für Lesefreigabe), und gibt ein Signal WRB und ein Signal RRB als Schreibstatussignale nach außen aus (beide weiter unten beschrieben).
Die Fig. 2 gibt die externe Signalabfolge beim Schreiben des eingesetzten EEPROMS wieder. Im Normalzustand liegen beide Signale WRB und RRB auf einem "H"-Pegel. Das WRB-Signal geht mit dem Zugriff auf das erste zu schreibende Byte nach "L", und kehrt nach Abschluß der nachfolgenden internen Schreiboperation nach "H" zurück.
Die Steuerschaltung 10 enthält einen Zeitgeber 11 und einen Zähler 12. Der Zeitgeber 11 dient zur Festlegung einer Datenübernahmezeit für die nächsten einzutragenden Bytes nach den momentan eingetragenen Bytes. Der Zähler 12 zählt, wie oft einzutragende Bytes erhalten wurden. Entsprechend der vorliegenden Ausführungsform endet die Datenübernahme nach dem Empfang von z. B. 32 Bytes. Der Zeitgeber 11 ist so ausgelegt, daß nach Ablauf von 50 us nach einem Rücksetzen ein Überlauf eintritt. Mit anderen Worten, die Übernahmeoperation für die zu schreibenden Bytes endet entweder, wenn zwischen dem Zugriff auf ein Byte und das folgende Byte 50 us verstrichen sind, oder wenn der Zugriff auf aufeinanderfolgende Bytes innerhalb von 50 us stattfindet, insgesamt jedoch bereits 32 Bytes übernommen wurden. Das Aufwärtszählen des Zählers 12 und das Rücksetzen des Zeitgebers 11 werden durch ein Eingangsdatenübernahmesignal zum Rücksetzen des Zeitgebers (Impuls) veranlaßt, welches bei der Datenschreiboperation generiert wird. Das RRB-Signal meldet der Umgebung, ob die Abwicklung der Datenübernahmeoperation abgeschlossen ist oder nicht, wobei dieses Signal nach Abschluß der Datenübernahme nach "L" geht und nach Abschluß der nachfolgenden internen Schreiboperationen wieder nach "H" zurückkehrt.
Wenn sowohl das WRB- als auch das RRB-Signal auf "H" liegen, bedeutet dies, daß das EEPROM für das erste Byte der einzutragenden Bytes bereit ist. Liegt das WRB-Signal auf "L" und das RRB-Signal auf "H", so ist das erste Byte bereits übernommen, während die Übernahme der folgenden Bytes noch in der Ausführung begriffen ist. Wenn sowohl das WRB- als auch das RRB-Signal auf "L" liegen, ist die Übernahme weiterer Bytes gesperrt, während die interne Schreiboperation abgewickelt wird. Auf diese Weise kann eine externe Einheit in einfacher Weise zwischen den drei genannten Zuständen unterscheiden.
Beim Einschreiben der Daten mit beiden Signalen WRB und RRB auf "H" werden die Adreßdaten A&sub1;&sub2; - A&sub5; als Zeilenadresse im Zeilenadreß-Zwischenspeicher 1 infolge des Signals aus einem logischen Produkt der CE- und WE-Signale (Signal d in der Fig. 1) zwischengespeichert. Zu diesem Zeitpunkt wird das Signal WRB auf "L" gebracht. Gleichzeitig decodiert der Spaltenadreßdecoder 5 die Adreßdaten A&sub4; - A&sub0; vom Spaltenadreßpuffer 4 auf Basis des Signals aus einem logischen Produkt der CE- und WE-Signale (Signal e in der Fig. 1), um hieraus das Signal c zu generieren.
Der Zugriffs-ID-Zwischenspeicher 6 wird durch 32 1-Bit-Zwischenspeicher gebildet, die normalerweise rückgesetzt sind; nur der durch das Signal c angewählte Zwischenspeicher ist gesetzt. Der Eingangsdaten-Zwischenspeicher 7 wird durch Zwischenspeicher von 8 Bit · 32 Worten gebildet; jeder 8- Bit-Zwischenspeicher wird durch das Signal c angewählt, wobei der jeweils angewählte Zwischenspeicher die zu diesem Zeitpunkt über den Eingangs/Ausgangspuffer 8 kommenden Daten zwischenspeichert. Mit anderen Worten, wenn Datenwerte für A&sub4; - A&sub0; willkürlich eingegeben werden, so werden diese in den jeweiligen 8-Bit-Zwischenspeichern abgelegt, wobei der Zugriffs-ID-Zwischenspeicher 6 Daten enthält, die angeben, in welche Zwischenspeicher Daten übernommen wurden.
Im Fall der Fig. 2 wird nach Ablauf der Datenübernahmezeit das Datum "xx" im Zeilenadreß-Zwischenspeicher 1 abgelegt. Im Eingangsdaten-Zwischenspeicher 7 wird das Datum "a" im ersten 8-Bit-Zwischenspeicher abgelegt, während die Daten "d", "c" und "b" im dritten, vierten und siebten 8-Bit-Zwischenspeicher abgelegt werden. Im Zugriffs-ID-Zwischenspeicher 6 werden die Zwischenspeicher für das erste, dritte, vierte und siebte Bit gesetzt, während die verbleibenden Zwischenspeicher rückgesetzt werden.
Im folgenden wird unter Bezugnahme auf das Flußdiagramm der Fig. 3 die interne Schreiboperation beschrieben. Zunächst wird nach Ablauf der Datenübernahmezeit die Spaltenadresse für die interne Schreiboperation auf "0" gesetzt (Schritt S31). Diese Spaltenadresse wird durch einen in der Schreibsteuerung 9 enthaltenen Spaltenadreßgenerator (nicht dargestellt) erzeugt und ist ein Wert zwischen "00" und "1F". Der Ausgang des Spaltenadreßgenerators wird decodiert, um das Zeilenanwahlsignal i und die Signale j und k zu erzeugen.
Auf Basis des erzeugten Signals j wählt die Schreibsteuerung 9 den entsprechenden Zwischenspeicher im Zugriffs-ID-Zwischenspeicher 6 aus, d. h., die Schreibsteuerung 9 greift auf die der Spaltenadresse zugeordneten Zugriffs-ID-Daten zu (Schritt S32), um zu unterscheiden, ob der angewählte Zwischenspeicher gesetzt ist oder nicht (Schritt S33). Wenn der Zwischenspeicher nicht gesetzt ist (oder mit "0" besetzt ist), erfolgt kein Einschreiben von Daten in das Speicherzellenarray 3, und die Adresse wird vom Spaltenadreßgenerator um eins inkrementiert (Schritt S34).
Wenn der angewählte Zwischenspeicher im gesetzten Zustand ist (oder auf "1" gesetzt ist), wählt die Schreibsteuerung 9 auf Basis des erzeugten Signals k den zugehörigen 8-Bit-Zwischenspeicher im Eingangsdaten-Zwischenspeicher 7 oder den der Spaltenadresse entsprechenden 8-Bit-Zwischenspeicher des Eingangsdaten-Zwischenspeichers 7 aus. Die Daten im angewählten Zwischenspeicher werden an das Speicherzellenarray 3 übertragen, wobei gleichzeitig die für das Einschreiben der Daten zuzugreifende Speicherzelle durch das Spaltenanwahlsignal i (Spaltenadresse) und das Zeilenanwahlsignal a (Zeilenadresse) und ein Schreibfreigabesignal l an das Speicherzellenarray 3 übermittelt werden. Nach Erhalt des Schreibfreigabesignals l speichert das Speicherzellenarray 3 die zuvor erhaltenen Daten in der durch die Adreßdaten bezeichneten (8 Bit breiten) Speicherzelle (Schritt S35). Die Schreibsteuerung 9 stellt fest, daß die Daten in das Speicherzellenarray 3 eingetragen wurden, und veranlaßt den Spaltenadreßgenerator, die Spaltenadresse um eins zu inkrementieren (Schritt S34).
Vor dem Schritt S34, in dem die Spaltenadresse um eins inkrementiert wird, wird jedoch noch abgeprüft, ob die Adresse "1FH" beträgt oder nicht (Schritt S36). Fällt die Entscheidung positiv aus, schickt die Schreibsteuerung 9 ein Signal m an die Steuerschaltung 10, im diese zu informieren, daß die Schreiboperation abgeschlossen ist. In Reaktion auf das durch das Signal m mitgeteilte Ende der Schreiboperation setzt die Steuerschaltung 10 die beiden Signale WRB und RRB auf "H" und setzt mittels eines Signals g sämtliche Zwischenspeicher des Zugriffs-ID-Zwischenspeichers 6 zurück, wodurch der Zwischenspeicher 6 in den normalen Speicherzustand zurückgebracht wird.
Während der internen Schreiboperation nach Fig. 2 sind die Signale CE, WE und OE wirkungslos.
Eine Leseoperation wird in Reaktion auf die Signale CE und OE durchgeführt, wenn diese innerhalb eines Zeitintervalls zur Lesefreigabe (die von der internen Schreibperiode verschiedene Zeit in Fig. 2) eintreffen. Wenn die Steuerschaltung 10 zu diesem Zeitpunkt feststellt, daß die Leseoperation abläuft, werden die Adreßdaten A&sub1;&sub2; - A&sub5; durch den Zeilenadreßdecoder 2 mittels des Zeilenadreß-Zwischenspeichers 1 in das Zeilenanwahlsignal a konvertiert. Die Adreßdaten A&sub4;- A&sub0; werden vom Spaltenadreßdecoder 5 mittels des Spaltenadreßpuffers 4 in das Spaltenanwahlsignal b konvertiert. Das Datum in der durch-das Zeilenanwahlsignal a und das Spaltenanwahlsignal b bezeichneten Speicherzelle (mit einer Breite von 8 Bits) wird ausgelesen und durch das Signal h in den Eingangs/Ausgangspuffer 8 übertragen.
Wenn das RST-Signal während der Datenübernahmezeit der Fig. 2 auf "L" gesetzt wird, setzt die Steuerschaltung 10 die beiden Signale WRB und RRB auf "H" und setzt gleichzeitig sämtliche Zwischenspeicher des Zugriffs-ID-Zwischenspeichers 6 zurück, wodurch der Zwischenspeicher 6 in den normalen Speicherzustand zurückgebracht wird.
Entsprechend einer bevorzugten Ausführungsform des vorliegenden Datenschreibsystems wird eine Einrichtung (Zugriffs- ID-Zwischenspeicher 6) zur Speicherung der Zugriffs-ID-Daten für die Pufferspeicher einer Seite bereitgestellt, so daß die innerhalb einer festgelegten Zeit zugegriffenen Pufferspeicher unterschieden werden können, damit während der internen Schreiboperation nur die Inhalte der zugegriffenen Pufferspeicher in die Speicherzellen eingeschrieben werden. Damit kann sichergestellt werden, daß nur die während der Datenübernahmezeit erhaltenen Daten genau in die Zielspeicherzellen eingeschrieben werden. Auf diese Weise kann die Häufigkeit der Schreibvorgänge in die Speicherzellen verringert werden, so daß eine Verkürzung der Lebensdauer der Speicherzellen verhindert wird.
Darüber hinaus ist der Zähler 12 zum Zählen der während der Datenübernahmezeit erhaltenen Datenmenge bereitgestellt, so daß nach Erreichen eines festgelegten Wertes für die gezählte Datenmenge (z. B. 32 Bytes) die Übernahme der zu schreibenden Daten beendet und unmittelbar anschließend die interne Schreiboperation vorgenommen wird. Auf diese Weise wird ein insgesamter Zeitverlust bei der Seitenschreiboperation verringert, wodurch eine schnellere Schreiboperation möglich wird.
Weiter ist die Steuerschaltung 10 so ausgeführt, daß sie ein extern erzeugtes Signal zum Abbrechen der internen Schreiboperation (RST-Signal) übernehmen kann, so daß das vorliegende System beim Eintreffen dieses Signals während der Übernahme zeit für die Schreibdaten die internen Schaltkreise rücksetzt, um die Schreiboperation der betreffenden Seite abzubrechen, und in den Normalzustand zurückkehrt. Durch dieses Konzept kann auch zu einem Zeitpunkt während des Zugriffs auf die Speicherzellen für eine Seitenschreiboperation die Seitenschreiboperation durch eine externe Anforderung abgebrochen werden.
Weiter werden bei der Seitenschreiboperation die Schreibstatussignale (Signale WRB und RRB) ausgegeben, wobei die Pegel dieser Schreibstatussignale nach dem Eintreffen des ersten Byte für die Seitenschreiboperation, nach Ablauf einer festgelegten Zeit (die Datenübernahme ist abgeschlossen), und zum Zeitpunkt des Abschlusses der internen Schreiboperation wechseln. Damit ist eine einfache externe Erkennung der Datenübernahmezeit für die Seitenschreiboperation sichergestellt, wodurch eine externe Einheit mit effizienten Schreibsequenzen bereitgestellt wird.

Claims

1. Datenschreibsystem, welches folgendes umfaßt:

eine Speichereinrichtung (3) mit Seiten, wobei jede Seite eine Vielzahl von Wortbereichen enthält;

eine Einrichtung (7) zum Empfangen und Halten extern gelieferter in der Speichereinrichtung (3) zu speichernder Daten; und

eine Schreibsteuereinrichtung (9, 10) zum Schreiben der in der Empfangs- und Halteeinrichtung (7) gehaltenen Daten in einen vorgegebenen Wortbereich einer bestimmten Seite in der Speichereinrichtung (3);

wobei die Schreibsteuereinrichtung (9, 10) einen Zeitgeber (11) zum Zählen des Zeitintervalls ab einem ersten Zeitpunkt, in dem eine Einheit der extern gelieferten Daten empfanden wird, bis zu einem zweiten Zeitpunkt, in dem die nächste Einheit der extern gelieferten Daten empfangen wird, und eine Einrichtung (9, 10) zum Beenden des Empfangs der extern gelieferten Daten, wenn die nächste Dateneinheit nicht innerhalb einer vorgegebenen vom Zeitgeber (11) gezählten Zeitspanne empfangen wird, womit die Daten- Übertragung von der Empfangs- und Halteeinrichtung (7) an die Speichereinrichtung (3) unmittelbar nach der Beendigung des Empfang der extern gelieferten Daten freigegeben wird, enthält, dadurch gekennzeichnet, daß es weiterhin umfaßt: eine Ausgabeeinrichtung (10) zur Ausgabe eines ersten Datums (RRB) an eine externe Einrichtung, welches angibt, ob die Schreiboperation durch die Schreibsteuereinrichtung (9, 10) durchgeführt wird oder nicht.

2. Datenschreibsystem gemäß Anspruch 1, dadurch gekennzeichnet, daß die Ausgabeeinrichtung (10) des weiteren ein zweites Datum (WRB, RRB) an die externe Einrichtung ausgibt, welches eine Zeitspanne repräsentiert, während der das zu erneuernde Datum empfangen werden kann.

3. Datenschreibsystem gemäß Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Datenempfangs- und Halteeinrichtung (7) eine erste Speichereinrichtung (7) mit derselben Anzahl von Wörtern und Bits wie die Seite in der Speichereinrichtung (3) zum Empfang und zum Halten der zu erneuernden Daten und eine zweite Speichereinrichtung (6) zum Speichern von Identifikationsdaten, welche die Plätze von Wörtern in der ersten Speichereinrichtung repräsentieren, die in der Speichereinrichtung (3) zu erneuern sind, enthält; und daß die Schreibsteuereinrichtung (9, 10) eine Einrichtung (9, 10) zum Auslesen nur der in der ersten Speichereinrichtung (7) gespeicherten Datenwörter, welche zur Erneuerung durch die zweite Speichereinrichtung vorgegeben sind, um die gelesenen Datenwörter in der Speichereinrichtung (3) zu speichern, enthält.

4. Datenschreibsystem gemäß Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Schreibsteuereinrichtung (91 10) eine Einrichtung zum Annullieren der Schreiboperation der in der Datenempfangs- und Halteeinrichtung (7) gehaltenen Daten in die Speichereinrichtung (3) als Reaktion auf ein externes Signal (RST), wenn die Datenempfangs- und Halteeinrichtung (7) die neuen in der Speichereinrichtung (3) zu speichernden Daten empfängt.

5. Datenschreibsystem gemäß Anspruch 4, dadurch gekennzeichnet, daß die Schreibsteuereinrichtung (9, 10) nach außen ein Signal (WRB, RRB) absetzt, welches einen Datenempfangszeitraum für die Empfangs- und Halteeinrichtung (7) angibt.

6. Datenschreibsystem gemäß einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Speichereinrichtung (3) in einem EEPROM enthalten ist.