JPH02177092A - Ｅｅｐｒｏｍ集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は電気的に消去可能なプログラマブルＲＯＸ（以
下、ＥＥＰＲＯＭと称す）に関する。

［従来の技術］ 従来、コントロールゲート及びフローティングゲートの
２種類のゲートを持ち、コントロールゲートをトレイン
に対し正の高電圧印加することでフローティングケート
にデータを書き込むことができ、ざらにコントロールゲ
ートをトレインに対して負の高電圧印加することでフロ
ーティングゲートの酸化膜の薄くした部分から電子を流
れ出すことでデータを消去できるリートオンリーメモリ
が実用化され、このようなメモリ装置をＥＥＦＲＯＭと
称している。第３図に従来のＥＥＦＲＯＭ集積回路装置
の回路図を示す。このＥＥＦＲＯＭ集積回路装置は通常
、メモリセル１．アドレスデコーダ２．センスアンプ３
．書き込み／消去制御回路４．及び書き込み電圧検出回
路５から構成されていて、複数のアドレス端子（ＡＤＲ
Ｉ　Ｎ）。

複数の読み出しデータ出力端子（ＲＤＤＴ）、複数の書
き込みデータ入力端子（ＷＲＤＴ）、　通常稼働時用の
電源端子（ＶＣＣ）、書き込み時用の高電源端子（ＶＰ
Ｐ）、　書き込みプログラム端子（ＷＲ）、消去プログ
ラム端子（Ｅ　Ｐ、　）及びスタンバイ端子（ＳＴＢ）
を有している。このＥＥＰＲＯＭ集積回路装置の書き込
み状態、消去状態。

読み出し状態、スタンバイ状態の４状態は、上記のＶＰ
Ｐ、ＷＲ，ＥＲ，ＳＴＢの各端子の組合せにより決めら
れる。

［発明が解決しようとする問題点コ しかしながら、装置の小型化と共に、集積回路化された
チップを搭載するパッケージの小型及び端子数の削減が
重要となる。特に状態数を多数に必要とするＥ　Ｅ　Ｐ
　ＲＯＭでは状態設定用の端子をできるだけ少なくした
いという問題点を有している。

［発明の従来技術に対する相違点コ 上述した従来のＥＥＦＲＯＭ集積回路装置に対し、高電
源端子と書き込み／消去入力端子との入力の絹合せのみ
で前記４状態が得られるという相違点を有する。

［問題点を解決するための手段］ 本発明のＥＥＰＲＯＭ集積回路装置は、高電源端子から
の入力電圧が一定値を越えたときに、書き込み用あるい
は消去用の電圧が印加されたと判定する書き込み／消去
電圧検出回路と、この書き込み／消去電圧検出回路の出
力と状態制御入力端子からの人力との組合せから、書き
込み状態と消去状態と読み出し状態の４状態を決定する
状態制御回路とを有して構成される。なおこの状態制御
回路からの４状態を示す出力はアドレスデコーダ。

書き込み／消去制御回路及びセンスアンプ等に与えられ
て必要な状態が作られる。

［実施例コ 以下、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例のブロック図てＥＥＰＲＯＭ
素子回路（以下、ＭＣＥＬ）１と、アドレスデコーダ回
路（以下、ＡＤＤＥＣ）２と、センスアンプ回路（以下
、５ＥＮＳ）３と、書き込み／消去制御回路（以下Ｗ／
Ｅ　　ＣＮＴ）４と、書き込み／消去電圧検出回路（以
下、ＶＤＥＴ）５と、状態制御回路（以下、５ＴＳＣ）
６とて構成されていて、ＶＤＥＴ５に接続された高電源
端子ＶＰＰと、５ＴＳＣ６に接続された状態制御入力端
子〜ＶＥＣと、ＡＤＤＥＣ２に入力される複数のアドレ
ス入力端子ＡＤＲＩＮと、５ＥＮＳ３からの出力となる
複数の読み出し出力端子ＲＤＤＴと、書き込み用の複数
のデータ入力端子ＷＲＤＴと、電源端子ｖＣＣと地気端
子ＧＮＤとを有している。

電源端子ＶＣＣおよび地気端子ＧＮＤは上記のそれぞれ
の機能回路に接続されて、例えば＋５■の通常の動作用
の電源を供給している。読み出し時およびスタンバイ時
には、ＶＤＥＴ５は高電源端子ＶＰＰから通常、電源端
子ＶＣＣに与えられている電圧と同じ＋５■が与えられ
ていて、ＶＤＥＴ５の出力には“０゛′となっているが
、書き込み時および消去時には高電圧例えば＋２２Ｖが
与えられるとＶＤＥＴ５の出力の検出信号線ＶＨＬに検
出信号（（１ｕを送出し、５ＴＳＣ８の入力に人力され
る。一方、５ＴＳＣ８はデコーダ回路から構成されてい
て、上記の検出信号線ＶＨＬと状態制御入力端子ＷＥＣ
の信号の組合せにより、例えばＷＥＣに０°′あるいは
ｊｌ　１１′が与えられると、書き込み状態、消去状態
、スタンバイ状態。

読み出し状態に対応する信号線Ｗ／Ｅ、Ｒ／ＳおよびＳ
ＴＢに第１表に示す出力が得られる。

第１表 第１表（続き） 書き込み時には高電源端子（ｖ　ｐｐ）を＋２２Ｖとし
、Ｗ／Ｅ信号を“１”とすることで、Ｗ／ＥＣＮＴ４で
ＶＰＩ信号を＋２２Ｖ近くまで上げてＡＤＤＥＣＩに印
加し、指定されたアドレス線を＋２２Ｖ近くの電圧にす
ると共に、書き込みデータ入力端子ＷＲＤＴの“１”あ
るいは“０”のデータに応じ、ＭＣＥＬＩのビット線を
＋２２ＶあるいはＯＶとし、書き込みを行い、この時５
ＥＮＳ３の入力はオフしておく。消去時にはＶＰＰを高
電圧＋２２Ｖとし、Ｗ／Ｅ信号線を“０”とすることで
、メモリセルのフローティングゲート部と、ドレイン部
の電圧関係を書き込み時と逆にするような信号をＷ／Ｅ
　　ＣＮＴで作ることによって得られる。読み出し時に
は、ＶＰＰを■ＣＣと同電圧程度の＋５Ｖとし、ＳＴＢ
信号線を′１”となるように入力端子ＷＥＣを制御する
。またＷ／Ｅ信号線は１１０１１とし、書き込み／消去
状態とならないようにしておき、Ｒ／Ｓ信号線をＩＩ　
１　！１とする。

ここてＷ／Ｅ　　ＣＮＴ４からＲＤ倍信号“０”とする
ことで、５ＥＮＳ３の入力端子をすべて１”あるいは′
０″に固定し、入力ディスエーブル状態とすることで、
スタンバイ状態を作り出せる。

アドレス入力端子ＡＤＲｉＮも静止状態どしておけば、
第１図て示されるＥＥＰＲＯＭ集積回路装置全体の消費
電流はゲートリーク及び接合リーク電流程度の微小の電
流しか流れず、パワーセーブができる。読み出し時はＷ
ＥＣをスタンバイ時と逆にし、ＳＴＢ信号線を“０″と
し、ＲＤ信号線を“１″とすることで実現する。以上の
ようにＶＰＰの電圧の高低と、ＷＥＣの制御により書き
込み。

消去、スタンバイ、読み出しの状態が作れる。

第２図は８ワード×２ビツトのＥＥＦＲＯＭ集積回路装
置の具体例を示す回路図である。メモリセル１はＥＰＲ
ＯＭ素子（ＭＥ　１１〜ＭＥ８２）と、ＥＥＰＲＯＭＥ
ＰＲＯＭ素子圧を制御するためのＭＯＳ）ランジスタＭ
ＣＩ〜ＭＣ４，ＭＷ１１〜ＭＷ８２及びカラムセレクタ
の役割を果たすＭＯＳ）ランジスタＭＹＩＩ〜ＭＹ２２
からなっている。アドレスデコーダ２は、３ビツトの入
力端子Ａｄｒｌ〜Ａｄｒ３の信号をデコードする。

ＸデコーダＸＤＥＣおよびＹデコーダＹＤＥＣと、書き
込み及び消去時に高電圧を印加するためのアドレスバッ
ファＡＢＦＩ〜ＡＢＦ６からなっている。センスアンプ
３は読み出し時に誤書き込みにならないよう振幅を制限
するリミッタ回路ＬＩＭ１、ＬＩＭ２と土曽幅を行うア
ンプ゛５ＥＮＩ、５ＥＮ２よりなる。書込／消去の制御
は状態制御回路６　（ＳＴＳＣＩ、５ＴＳＣ２）とＶＰ
発生回路■ＰＧＥＮと書き込みデータ制御回路ＷＲＤＩ
、ＷＲＤ２よりなる。ここで状態制御入力端子ＷＥＣと
、高電源端子ＶＰＰの入力状態により、第１図と同様４
つの状態が得られる。さらに第２図では状態制御信号を
入出力制御回路７に人力し、データの書き込み入力とデ
ータの読み出し出力の入出力兼用端子Ｄｉａｌ、Ｄｉｏ
２の制御を行い端子数削減を図っている。すなわちＷＥ
Ｃが１′”てＶＰＰが＋２２Ｖならば書き込み状態てＤ
ｉｏｌとＤｉｏ２は入力モードとなり、ＷＥＣが“０”
てＶＰＰ＝　Ｖ　ＣＣ＝　５　Ｖの時には読み出し状態
で出力モートとなる。

なお検出信号ＶＨＬと状態制御信号ＷＥＣとの組合せは
、必ずしも第１表の通りとする必要はなく任意に４つの
状態に割り当てても一向にかまわない。

［発明の効果コ 以上説明したように本発明は、書き込み用の高電圧入力
と状態制御入力との２人力によって、ＥＥＰＲＯＭに必
要な書込み、消去、読み出し状態を得ることができ、特
に従来から設けられている書き込み用の信号入力端子や
消去用の信号入力端子を設ける必要がなく、ざらにパワ
ーセーブ機能となるスタンバイ状態を端子数を増やすこ
となく設定できるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
一実施例の具体例を示す回路図、第３図は従来のＥＥＦ
ＲＯＭ集積回路装置のブロック図である。 １・・・・・・・・・メモリセル（ＭＣＥＬ）、２・・
・・・・アドレスデコーダ（ＡＤ　Ｄ　Ｅ　Ｃ）、３・
・・・・・・センスアンプ（ＳＥＮＳ）、４・・・・・
書き込み／消去制御回路（Ｗ／ＥＣＮＴ）、 ５・・・・・・書き込み／消去電圧検出回路（ＶＤＥＴ
）、 ６・・・・・・状態制御回路（ＳＴＳＣ）、７・・・・
・・入出力制御回路（ＩＯＢＵＦ）、ＡＤＤＲＩＮ。 Ａｄｒｌ〜Ａ　ｄ　ｒ　３・・・アドレス入力端子、ｖ
ＣＣ・　・ ＶＰＰ・　・ ＷＥＣψ ＧＮＤ　　・ ＷＲφ　・ ＥＲ・　・ ＴＢ　　− ・電源端子、 ・高電圧入力端子、 ・状態制御入力端子、 ・地気端子、 ・書き込み制御入力端子、 ・消去制御入力端子、 ・スタンバイ制御入力端子、 ＲＤＤＴ・・・・読み出しデータ出力端子、ＷＲＤＴ・
・・・書き込みデータ入力端子、Ｄｉａｌ、Ｄｉｏ２・
・・・書き込み／読み出し入出力端子、 ５ＴＳＣ１，５ＴＳＣ２・・・・状態制御回路、ＸＤＥ
Ｃ・・・・・Ｘデコーダ回路、 ＹＤＥＣ・・・・・Ｙデコーダ回路、 ＡＢＦＩ〜ＡＢＦ６・・・・アドレスバッファ、ＬＩＭ
Ｉ、ＬＩＭ２・・・・リミッタ回路、５ＥＮＩ、５ＥＮ
２−・・・アンプ、 ＶＰＧＥＮ・・・・・・ｖｐ発生回路、ＷＲＤＩ、ＷＲ
Ｄ２・・書き込みデータバッファ、ＶＨＬ・・・・・・
書き込み／消去電圧検出信号、Ｗ／Ｅ・・・・・書き込
み／消去信号、Ｒ／Ｓ・・・・・読み出し／スタンバイ
信号、ＲＤ・・・・・・読み出し信号、 ＶＰＩ・・・・ＶＰ発生出力。 特許出願人　　日本電気株式会社 代理人　弁理士　　桑　井　清　−

Claims (1)

【特許請求の範囲】
1. 一定の電圧以上の電圧印加により書き込み用及び消去用
   の電圧と判定する書き込み及び消去電圧検出回路と、前
   記書き込み及び消去電圧検出回路の出力と状態制御入力
   とから書き込み状態と消去状態とスタンバイ状態と読み
   出し状態との４状態を作成する状態制御回路とを有する
   ことを特徴とするＥＥＰＲＯＭ集積回路装置。