JP3961629B2 - 不揮発性メモリ素子のデータ書込装置及び方法 - Google Patents
不揮発性メモリ素子のデータ書込装置及び方法 Download PDFInfo
- Publication number
- JP3961629B2 JP3961629B2 JP20304997A JP20304997A JP3961629B2 JP 3961629 B2 JP3961629 B2 JP 3961629B2 JP 20304997 A JP20304997 A JP 20304997A JP 20304997 A JP20304997 A JP 20304997A JP 3961629 B2 JP3961629 B2 JP 3961629B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- buffer memory
- written
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
Landscapes
- Read Only Memory (AREA)
- Memory System (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体素子に係り、特にデータの書込にかかる時間を短縮した不揮発性メモリ素子のデータ書込装置及び方法に関する。
【０００２】
【従来の技術】
一般に、半導体メモリ素子は、記憶された情報を消して再び新しい情報を格納し得る揮発性メモリ素子と、一度格納された情報を永久に保存する不揮発性メモリ素子に大別される。
揮発性メモリ素子としてはデータの書込及び読出し可能なＲＡＭがあり、不揮発性メモリ素子としてはＲＯＭ、ＥＰＲＯＭ、及びＥＥＰＲＯＭがある。不揮発性メモリ素子のＲＯＭは一旦情報が記憶されると、再びプログラムすることができないメモリ素子であり、ＥＰＲＯＭとＥＥＰＲＯＭは記憶された情報を消去して、再びプログラムして記憶させることのできる素子である。この不揮発性メモリ素子にデータを書き込むためには、アドレスをメモリ装置に入力しながら同時に所望のデータを入力する。
【０００３】
以下、添付図面を参照して従来の不揮発性メモリ素子へのデータ書込装置及び書込方法を説明する。
図１と図２にわたるフローチャートは、従来の技術によるデータの書込動作を示す。
従来の技術によるデータの書込方法は、メモリ素子のあるメモリ空間にデータが書き込まれているかを確認するために、まずアドレスを初期化して（Ｓ１）、次にアドレスを一つずつ増加させ、該当アドレスのメモリ空間にデータが格納されているかどうか確認する（Ｓ２）。もし、該当アドレスのメモリ空間にデータが格納してあれば、ブランク信号を発生して、該当アドレスのメモリ空間はデータを書き込むための対象から除く（Ｓ３）。前記のようなメモリ空間の検索動作を最終アドレスまで繰り返し行い（Ｓ４）、空いているメモリ空間の最初アドレスに該当するメモリ空間からデータを書き込む。
【０００４】
データ書込動作を次に示す。
まず、アドレスを空いているメモリ空間の最初アドレスとして初期化する（Ｓ５）。そして、該当アドレスのメモリ空間にデータを書き込むために、繰返値を初期化する（Ｓ６）。繰返値を初期化しなければ、データの書込動作を無限ビットまで反復するようになる。繰返値を初期化して繰返し書込回数を制限する。そして、格納させるデータをもっているコントローラからデータを読み取る（Ｓ７）。前記読み取ったデータを該当アドレスのメモリ空間に書き込む（Ｓ８）。この時のデータ書込動作にはｍｓ単位の時間がかかる。そして、前記データ書込動作によってメモリ空間に書き込まれたデータがコントローラから読み取ったデータと一致するかを判断する（Ｓ９）。この際、コントローラからデータを読み取る動作はμｓ単位の時間がかかる。
前記データが一致しなければ、データが一致するまで、或いは設定された繰返し書込回数まで前記データ書込動作（Ｓ８）、データ比較判断動作（Ｓ９）を繰り返し行う（Ｓ１０）（Ｓ１１）。この時、設定された繰返し書込回数までデータの書込動作を行ってデータを比較し、一致しなければ、データ書込動作誤り信号を発生する。この時のデータ書込動作誤りはセル不良の要因が大きい。
前記Ｓ６からＳ１１までの動作を、アドレスを増加させながら繰り返し、空いているメモリ空間にデータを書き込む（Ｓ１２）（Ｓ１３）。
全体データの書込動作が終わると、アドレスを再び初期化して（Ｓ１４）、データベリファイ過程を経るが、その動作を次に示す。
該当アドレスのメモリ空間に書き込まれたデータ及びコントローラのデータを読み出して（Ｓ１５）データが互いに同一であるかを判断する（Ｓ１６）。前記のデータベリファイ動作を、アドレスを増加させながら最終アドレスまで繰り返し行う（Ｓ１８）。前記の比較判断動作でデータが一致しなければ、ベリファイ誤り信号を発生する（Ｓ１７）。このようなデータベリファイ過程を経て不揮発性メモリ素子にデータを書き込む動作を完了する。
【０００５】
前記のような従来の技術による不揮発性メモリ素子のデータ書込動作においては、一つのメモリ空間にバイト単位のデータを書き込むとき、１メガバイトのデータを書き込むのにかかる時間は約２０分程度である。
【０００６】
【発明が解決しようとする課題】
前記のような従来の技術によるデータ書込動作においては、該当アドレスのメモリ空間に書き込むデータ単位でコントローラから順次読み出して書き込むため、次のような問題点があった。
一つのアドレスへの該当データの書込にはｍｓ単位の時間がかかるが、これはメモリの大きさだけ繰り返されるので、データの書込動作時間が余分に必要になる。
【０００７】
本発明はこのような従来の技術による不揮発性メモリ素子のデータ書込動作の問題点を解決するためのもので、データの書込にかかる時間を短縮した不揮発性メモリ素子のデータ書込装置及び方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の不揮発性メモリ素子のデータ書込装置は、一時格納手段を備え、複数のセルに書き込むべきデータを一定の単位で格納してブロック化し、そのブロック単位でデータを該当アドレスのセルに書き込むことを特徴とする。本発明の不揮発性メモリ素子のデータ書込方法は、不揮発性メモリ素子に書き込むデータを一定の単位でブロック化して、単位ブロックのデータをバッファメモリに格納する第１段階と、前記バッファメモリに格納されたデータを該当ブロックのセルにビット単位で書き込む第２段階と、前記バッファメモリのデータがそのアドレスに該当するメモリ空間に正しく書き込まれたか確認する第３段階と、前記第１，２，３段階を繰り返して一定の単位でブロック化される全体のデータを該当アドレスに書き込む第４段階とを有することを特徴とする。
【０００９】
【発明の実施の形態】
以下、添付図面を参照して本発明の不揮発性メモリ素子のデータ書込装置及び方法について詳細に説明する。
図３は本発明のデータ書込装置の構成ブロック図であり、図４、５は本発明のデータ書込動作を示すフローチャートである。
本発明のデータ書込装置は複数個のバッファメモリを含む書き込むべきデータを一時的に格納する一時格納手段を備えており、複数のセルに書き込むべきデータを一定の単位で格納してブロック化し、そのブロック単位でデータを該当アドレスのセルに書き込む。
【００１０】
このような本発明の実施形態の不揮発性メモリ素子のデータ書込装置はまず、アドレスに応じてブロック値を決定し、入出力ポートを通って入力されるデータを順序通りに一時的に格納する一時格納手段としてのバッファメモリ２８に書き込む第２デコーダ２２を備えている。バッファメモリ２８は第２デコーダ２２を通したデータをその容量だけ一時的に格納する。本装置は、そのバッファメモリ２８のアドレスのビット値を多重化して出力するＭＵＸ２９を有している。データ処理部２３は、バッファメモリ２８とＭＵＸ２９とを備え、バッファメモリ２８アドレスのビット値（アドレス０，１，２，・・・）を出力する。さらに本装置は、第２デコーダ２２で決定されたブロック値に応じて該当ブロックのセルにバッファメモリ２８の該当アドレスのビットデータを逆多重化して出力する第１ＤＥＭＵＸ２４と、データ処理部２３のデータを逆多重化して出力する第２ＤＥＭＵＸ２５とを備えている。さらに、本装置は、前記入出力ポートを通したアドレスをデコードして出力する第１デコーダ２１と、第１デコーダ２１のデコーディング値と第１ＤＥＭＵＸ１４を通したビット値とを否定論理和してそれぞれのワード線に出力するＮＯＲゲート部２６を備え、かつ前記第２ＤＥＭＵＸ２５を通って出力されるデータ値を各セルに書き込む読出し／書込み手段部２７をも備えている。
ＮＯＲゲート部２６はそれぞれのワード線に対応したそれぞれのＮＯＲゲートから構成される。前記バッファメモリ２６はＳＲＡＭなどから構成される。
【００１１】
次に、このように構成された本発明の不揮発性メモリ素子のデータ書込装置のデータ書込動作について説明する。
メモリ素子のあるメモリ空間にデータが書き込まれているかを確認するためにアドレスを初期化して（Ｓ３０）、アドレスを一つずつ増加させ（Ｓ３５）、該当アドレスのメモリ空間にデータが格納されているかを確認する（Ｓ３２）。もし、該当アドレスのメモリ空間にデータが格納してあれば、ブランク信号を発生して、該当アドレスのメモリ空間はデータを書き込むための対象から除く（Ｓ３３）。前記のようなメモリ空間の検索動作を最終アドレスまで繰り返し（Ｓ３４）、空いているメモリ空間の最初アドレスに該当するメモリ空間からデータを書き込む。
【００１２】
データ書き込み動作を次に示す。
まず、バッファメモリ２８のアドレスを初期化し、繰返し書込回数を制限するために繰返値を初期化する。そして、書き込むべきデータを特定単位でブロック化して順序通りに書き込むために、ブロック順番を初期化する（Ｓ３６）。前記繰返値を初期化しなければ、データの書込動作を無限ビットまで繰り返す。そのため、繰り返し値を初期化して繰返し書込回数を制限するものである。そして、格納させるデータをもっているコントローラからデータを読み出して該当アドレスのバッファメモリ２８に書き込む（Ｓ３７）。バッファメモリ２８の大きさが不揮発性メモリ素子に書き込むデータブロックの大きさであるので、現在までバッファメモリ２８に格納されたデータ量を検知する。即ち、書き込まれたビットの桁数とバッファメモリ２８の大きさとを比較して（Ｓ３８）、アドレスを増加させながら（Ｓ３９）バッファメモリ２８の容量だけ、コントローラからデータを読み出して書き込む。
上記のように、バッファメモリ２８の容量だけブロック化されたデータをバッファメモリ２８に書き込む動作が終わると、そのデータを不揮発性メモリ素子に書き込むために、バッファメモリ２８のビット桁数を初期化する（Ｓ４０）。そして、前記バッファメモリ２８にデータが書き込まれたアドレスだけを選択してアドレス、データ値を読み出して該当アドレスの不揮発性メモリセルにデータを書き込む（Ｓ４１）。
前記のように該当アドレスのバッファメモリ２８のデータと書き込まれたセルデータが同一であるかを判断して（Ｓ４２）、もしそうでなければ、繰返し回数まで前記（Ｓ４１）（Ｓ４２）の動作を繰返し書込回数を増加させながら反復する（Ｓ４３）。設定された繰返し書込回数まで反復してもデータが同一でなければ、データ書込動作誤り信号を発生する（Ｓ４４）。そして、不揮発性メモリ素子に書き込まれたデータが該当ブロックの最終ビットであるか否かを判断して（Ｓ４５）、最終ビットでなければ、繰返し書込回数を初期化し、ビット桁数を初期化して（Ｓ４６）、前記（Ｓ４１）〜（Ｓ４６）の動作を繰り返す。そして、最終ビットであれば、現在不揮発性メモリ素子に書き込まれたデータが最終ブロックであるか否かを判断して（Ｓ４７）、そうでなければ、ブロック値を一つ増加させ、繰返し書込回数を初期化して前記の（Ｓ３９）段階からデータ書込動作を繰り返し行う。
【００１３】
前記のような本発明の不揮発性メモリ素子のデータ書込装置及び方法では、データをバッファメモリの容量だけブロック化してセルに書き込むので、データ書込動作にかかる時間を短縮することができる。そして、前記バッファメモリの容量を変化させることにより、一度に書き込まれるデータの量を決定することができる。
【００１４】
【発明の効果】
本発明の不揮発性メモリ素子のデータ書込装置及び方法は、不揮発性メモリ素子にデータを書き込むとき、データをブロック化してビット単位で書き込むので、データの書込にかかる時間を効率的に短縮することができる。
【図面の簡単な説明】
【図１】 従来の技術によるデータ書込動作を示すフローチャート。
【図２】 従来の技術によるデータ書込動作を示すフローチャート。
【図３】 本発明の実施形態のデータ書込装置の構成ブロック図。
【図４】 本発明の実施形態のデータ書込動作を示すフローチャート。
【図５】 本発明の実施形態のデータ書込動作を示すフローチャート。
【符号の説明】
２１ 第１デコーダ
２２ 第２デコーダ
２３ データ処理部
２４ 第１ＤＥＭＵＸ
２５ 第２ＤＥＭＵＸ
２６ ＮＯＲゲート部
２７ 読出し／書込み手段部
２８ バッファメモリ
２９ ＭＵＸ
【発明の属する技術分野】
本発明は半導体素子に係り、特にデータの書込にかかる時間を短縮した不揮発性メモリ素子のデータ書込装置及び方法に関する。
【０００２】
【従来の技術】
一般に、半導体メモリ素子は、記憶された情報を消して再び新しい情報を格納し得る揮発性メモリ素子と、一度格納された情報を永久に保存する不揮発性メモリ素子に大別される。
揮発性メモリ素子としてはデータの書込及び読出し可能なＲＡＭがあり、不揮発性メモリ素子としてはＲＯＭ、ＥＰＲＯＭ、及びＥＥＰＲＯＭがある。不揮発性メモリ素子のＲＯＭは一旦情報が記憶されると、再びプログラムすることができないメモリ素子であり、ＥＰＲＯＭとＥＥＰＲＯＭは記憶された情報を消去して、再びプログラムして記憶させることのできる素子である。この不揮発性メモリ素子にデータを書き込むためには、アドレスをメモリ装置に入力しながら同時に所望のデータを入力する。
【０００３】
以下、添付図面を参照して従来の不揮発性メモリ素子へのデータ書込装置及び書込方法を説明する。
図１と図２にわたるフローチャートは、従来の技術によるデータの書込動作を示す。
従来の技術によるデータの書込方法は、メモリ素子のあるメモリ空間にデータが書き込まれているかを確認するために、まずアドレスを初期化して（Ｓ１）、次にアドレスを一つずつ増加させ、該当アドレスのメモリ空間にデータが格納されているかどうか確認する（Ｓ２）。もし、該当アドレスのメモリ空間にデータが格納してあれば、ブランク信号を発生して、該当アドレスのメモリ空間はデータを書き込むための対象から除く（Ｓ３）。前記のようなメモリ空間の検索動作を最終アドレスまで繰り返し行い（Ｓ４）、空いているメモリ空間の最初アドレスに該当するメモリ空間からデータを書き込む。
【０００４】
データ書込動作を次に示す。
まず、アドレスを空いているメモリ空間の最初アドレスとして初期化する（Ｓ５）。そして、該当アドレスのメモリ空間にデータを書き込むために、繰返値を初期化する（Ｓ６）。繰返値を初期化しなければ、データの書込動作を無限ビットまで反復するようになる。繰返値を初期化して繰返し書込回数を制限する。そして、格納させるデータをもっているコントローラからデータを読み取る（Ｓ７）。前記読み取ったデータを該当アドレスのメモリ空間に書き込む（Ｓ８）。この時のデータ書込動作にはｍｓ単位の時間がかかる。そして、前記データ書込動作によってメモリ空間に書き込まれたデータがコントローラから読み取ったデータと一致するかを判断する（Ｓ９）。この際、コントローラからデータを読み取る動作はμｓ単位の時間がかかる。
前記データが一致しなければ、データが一致するまで、或いは設定された繰返し書込回数まで前記データ書込動作（Ｓ８）、データ比較判断動作（Ｓ９）を繰り返し行う（Ｓ１０）（Ｓ１１）。この時、設定された繰返し書込回数までデータの書込動作を行ってデータを比較し、一致しなければ、データ書込動作誤り信号を発生する。この時のデータ書込動作誤りはセル不良の要因が大きい。
前記Ｓ６からＳ１１までの動作を、アドレスを増加させながら繰り返し、空いているメモリ空間にデータを書き込む（Ｓ１２）（Ｓ１３）。
全体データの書込動作が終わると、アドレスを再び初期化して（Ｓ１４）、データベリファイ過程を経るが、その動作を次に示す。
該当アドレスのメモリ空間に書き込まれたデータ及びコントローラのデータを読み出して（Ｓ１５）データが互いに同一であるかを判断する（Ｓ１６）。前記のデータベリファイ動作を、アドレスを増加させながら最終アドレスまで繰り返し行う（Ｓ１８）。前記の比較判断動作でデータが一致しなければ、ベリファイ誤り信号を発生する（Ｓ１７）。このようなデータベリファイ過程を経て不揮発性メモリ素子にデータを書き込む動作を完了する。
【０００５】
前記のような従来の技術による不揮発性メモリ素子のデータ書込動作においては、一つのメモリ空間にバイト単位のデータを書き込むとき、１メガバイトのデータを書き込むのにかかる時間は約２０分程度である。
【０００６】
【発明が解決しようとする課題】
前記のような従来の技術によるデータ書込動作においては、該当アドレスのメモリ空間に書き込むデータ単位でコントローラから順次読み出して書き込むため、次のような問題点があった。
一つのアドレスへの該当データの書込にはｍｓ単位の時間がかかるが、これはメモリの大きさだけ繰り返されるので、データの書込動作時間が余分に必要になる。
【０００７】
本発明はこのような従来の技術による不揮発性メモリ素子のデータ書込動作の問題点を解決するためのもので、データの書込にかかる時間を短縮した不揮発性メモリ素子のデータ書込装置及び方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の不揮発性メモリ素子のデータ書込装置は、一時格納手段を備え、複数のセルに書き込むべきデータを一定の単位で格納してブロック化し、そのブロック単位でデータを該当アドレスのセルに書き込むことを特徴とする。本発明の不揮発性メモリ素子のデータ書込方法は、不揮発性メモリ素子に書き込むデータを一定の単位でブロック化して、単位ブロックのデータをバッファメモリに格納する第１段階と、前記バッファメモリに格納されたデータを該当ブロックのセルにビット単位で書き込む第２段階と、前記バッファメモリのデータがそのアドレスに該当するメモリ空間に正しく書き込まれたか確認する第３段階と、前記第１，２，３段階を繰り返して一定の単位でブロック化される全体のデータを該当アドレスに書き込む第４段階とを有することを特徴とする。
【０００９】
【発明の実施の形態】
以下、添付図面を参照して本発明の不揮発性メモリ素子のデータ書込装置及び方法について詳細に説明する。
図３は本発明のデータ書込装置の構成ブロック図であり、図４、５は本発明のデータ書込動作を示すフローチャートである。
本発明のデータ書込装置は複数個のバッファメモリを含む書き込むべきデータを一時的に格納する一時格納手段を備えており、複数のセルに書き込むべきデータを一定の単位で格納してブロック化し、そのブロック単位でデータを該当アドレスのセルに書き込む。
【００１０】
このような本発明の実施形態の不揮発性メモリ素子のデータ書込装置はまず、アドレスに応じてブロック値を決定し、入出力ポートを通って入力されるデータを順序通りに一時的に格納する一時格納手段としてのバッファメモリ２８に書き込む第２デコーダ２２を備えている。バッファメモリ２８は第２デコーダ２２を通したデータをその容量だけ一時的に格納する。本装置は、そのバッファメモリ２８のアドレスのビット値を多重化して出力するＭＵＸ２９を有している。データ処理部２３は、バッファメモリ２８とＭＵＸ２９とを備え、バッファメモリ２８アドレスのビット値（アドレス０，１，２，・・・）を出力する。さらに本装置は、第２デコーダ２２で決定されたブロック値に応じて該当ブロックのセルにバッファメモリ２８の該当アドレスのビットデータを逆多重化して出力する第１ＤＥＭＵＸ２４と、データ処理部２３のデータを逆多重化して出力する第２ＤＥＭＵＸ２５とを備えている。さらに、本装置は、前記入出力ポートを通したアドレスをデコードして出力する第１デコーダ２１と、第１デコーダ２１のデコーディング値と第１ＤＥＭＵＸ１４を通したビット値とを否定論理和してそれぞれのワード線に出力するＮＯＲゲート部２６を備え、かつ前記第２ＤＥＭＵＸ２５を通って出力されるデータ値を各セルに書き込む読出し／書込み手段部２７をも備えている。
ＮＯＲゲート部２６はそれぞれのワード線に対応したそれぞれのＮＯＲゲートから構成される。前記バッファメモリ２６はＳＲＡＭなどから構成される。
【００１１】
次に、このように構成された本発明の不揮発性メモリ素子のデータ書込装置のデータ書込動作について説明する。
メモリ素子のあるメモリ空間にデータが書き込まれているかを確認するためにアドレスを初期化して（Ｓ３０）、アドレスを一つずつ増加させ（Ｓ３５）、該当アドレスのメモリ空間にデータが格納されているかを確認する（Ｓ３２）。もし、該当アドレスのメモリ空間にデータが格納してあれば、ブランク信号を発生して、該当アドレスのメモリ空間はデータを書き込むための対象から除く（Ｓ３３）。前記のようなメモリ空間の検索動作を最終アドレスまで繰り返し（Ｓ３４）、空いているメモリ空間の最初アドレスに該当するメモリ空間からデータを書き込む。
【００１２】
データ書き込み動作を次に示す。
まず、バッファメモリ２８のアドレスを初期化し、繰返し書込回数を制限するために繰返値を初期化する。そして、書き込むべきデータを特定単位でブロック化して順序通りに書き込むために、ブロック順番を初期化する（Ｓ３６）。前記繰返値を初期化しなければ、データの書込動作を無限ビットまで繰り返す。そのため、繰り返し値を初期化して繰返し書込回数を制限するものである。そして、格納させるデータをもっているコントローラからデータを読み出して該当アドレスのバッファメモリ２８に書き込む（Ｓ３７）。バッファメモリ２８の大きさが不揮発性メモリ素子に書き込むデータブロックの大きさであるので、現在までバッファメモリ２８に格納されたデータ量を検知する。即ち、書き込まれたビットの桁数とバッファメモリ２８の大きさとを比較して（Ｓ３８）、アドレスを増加させながら（Ｓ３９）バッファメモリ２８の容量だけ、コントローラからデータを読み出して書き込む。
上記のように、バッファメモリ２８の容量だけブロック化されたデータをバッファメモリ２８に書き込む動作が終わると、そのデータを不揮発性メモリ素子に書き込むために、バッファメモリ２８のビット桁数を初期化する（Ｓ４０）。そして、前記バッファメモリ２８にデータが書き込まれたアドレスだけを選択してアドレス、データ値を読み出して該当アドレスの不揮発性メモリセルにデータを書き込む（Ｓ４１）。
前記のように該当アドレスのバッファメモリ２８のデータと書き込まれたセルデータが同一であるかを判断して（Ｓ４２）、もしそうでなければ、繰返し回数まで前記（Ｓ４１）（Ｓ４２）の動作を繰返し書込回数を増加させながら反復する（Ｓ４３）。設定された繰返し書込回数まで反復してもデータが同一でなければ、データ書込動作誤り信号を発生する（Ｓ４４）。そして、不揮発性メモリ素子に書き込まれたデータが該当ブロックの最終ビットであるか否かを判断して（Ｓ４５）、最終ビットでなければ、繰返し書込回数を初期化し、ビット桁数を初期化して（Ｓ４６）、前記（Ｓ４１）〜（Ｓ４６）の動作を繰り返す。そして、最終ビットであれば、現在不揮発性メモリ素子に書き込まれたデータが最終ブロックであるか否かを判断して（Ｓ４７）、そうでなければ、ブロック値を一つ増加させ、繰返し書込回数を初期化して前記の（Ｓ３９）段階からデータ書込動作を繰り返し行う。
【００１３】
前記のような本発明の不揮発性メモリ素子のデータ書込装置及び方法では、データをバッファメモリの容量だけブロック化してセルに書き込むので、データ書込動作にかかる時間を短縮することができる。そして、前記バッファメモリの容量を変化させることにより、一度に書き込まれるデータの量を決定することができる。
【００１４】
【発明の効果】
本発明の不揮発性メモリ素子のデータ書込装置及び方法は、不揮発性メモリ素子にデータを書き込むとき、データをブロック化してビット単位で書き込むので、データの書込にかかる時間を効率的に短縮することができる。
【図面の簡単な説明】
【図１】 従来の技術によるデータ書込動作を示すフローチャート。
【図２】 従来の技術によるデータ書込動作を示すフローチャート。
【図３】 本発明の実施形態のデータ書込装置の構成ブロック図。
【図４】 本発明の実施形態のデータ書込動作を示すフローチャート。
【図５】 本発明の実施形態のデータ書込動作を示すフローチャート。
【符号の説明】
２１ 第１デコーダ
２２ 第２デコーダ
２３ データ処理部
２４ 第１ＤＥＭＵＸ
２５ 第２ＤＥＭＵＸ
２６ ＮＯＲゲート部
２７ 読出し／書込み手段部
２８ バッファメモリ
２９ ＭＵＸ
Claims (4)
- 複数のセルからなるブロックが複数構成され、所定のセルがワードラインを共有し、所定のセルはビットラインを共有してワードラインとビットラインによって所定のセルが選択されるように構成されたメモリセルアレイと、
アドレスとデータを入出力する入出力ポートと、
入出力ポートからのアドレスを入力してデコーディングする第１デコーダと、
入出力ポートからのアドレスをデコーディングして出力し、入出力ポートからの前記アドレスによってブロックを順次決定する第２デコーダと、
前記第２デコーダによってデコーディングされたアドレスによって少なくとも一つが指定され、データをそのビットの桁数だけ入力して格納する複数のバッファメモリと、
前記バッファメモリのデータが格納されたビット値を多重化して出力する複数のＭＵＸと、
前記ＭＵＸから多重化されたデータを入力し、前記多重化されたデータを前記第２デコーダによってデコーディングされたアドレスによって逆多重化する第１ＤＥＭＵＸと、
第１デコーダでデコーディングされたデータ及び第１ＤＥＭＵＸで逆多重化されたデータを入力とし、否定論理和された信号を出力してワードラインを選択するＮＯＲゲート部と、
前記アドレスによって前記バッファメモリに格納されたデータを入力し、逆多重化して出力する第２ＤＥＭＵＸと、
前記第２ＤＥＭＵＸから逆多重化されたデータを入力し、選択されたメモリセルの書き込むためのデータを供給する読出し/書き込み手段部を有することを特徴とする不揮発性メモリ素子のデータ書き込み回路。 - 不揮発性メモリ素子のデータ書き込み動作において、
バッファメモリのアドレスを初期化し、繰り返し書き込み回数、ブロック順番を初期化する第１段階と、
コントローラから該当アドレス情報及びそのデータを読み出してバッファメモリに書き込む第２段階と、
前記バッファメモリに書き込んだビットの桁数と前記バッファメモリの大きさとを比較してバッファメモリの容量だけデータが書き込まれたか否かを判断する第３段階と、
前記アドレスを一つずつ増加して前記の第２、３段階を繰り返して前記バッファメモリの容量だけデータを前記コントローラから読み出して一定の単位でブロック化して格納する第４段階と、
前記バッファメモリに前記アドレスのビットデータが書き込まれたアドレスのみを選択してアドレス、データ値を読み出して該当アドレスのブロックの不揮発性メモリセルにデータを書き込む第５段階と、
前記バッファメモリのデータがそのアドレスに該当するメモリ空間に書き込まれたか否かを確認する第６段階と、
前記第１ないし第６段階を繰り返して一定の単位でブロック化される全体データを該当アドレスの不揮発性メモリ素子に書き込む第７段階とを含むことを特徴とする不揮発性メモリ素子のデータ書き込み方法。 - 前記第１段階以前にアドレスを初期化して全体アドレスのメモリ空間にデータが書き込まれているかを順次判断して空いているメモリ空間を検索する段階をさらに含むことを特徴とする請求項２記載の不揮発性メモリ素子のデータ書き込み方法。
- 前記第６段階は、該当アドレスの不揮発性メモリ素子のメモリ空間に書き込まれたデータとバッファメモリから読み出したデータとが同一であるか判断する段階と、
データが同一でなければ、設定された繰り返し書き込み回数だけデータ書き込み動作及び第１段階を繰り返し行う段階と、
該当ブロックの最終ビットまでビットの桁数を増加させながら前記の第１、２段階とを繰り返し行う段階とからなる請求項２記載の不揮発性メモリ素子のデータ書き込み方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960039726A KR100232231B1 (ko) | 1996-09-13 | 1996-09-13 | 비휘발성 메모리 소자의 데이터 기입 장치 및 방법 |
| KR39726/1996 | 1996-09-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10116223A JPH10116223A (ja) | 1998-05-06 |
| JP3961629B2 true JP3961629B2 (ja) | 2007-08-22 |
Family
ID=19473646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20304997A Expired - Fee Related JP3961629B2 (ja) | 1996-09-13 | 1997-07-29 | 不揮発性メモリ素子のデータ書込装置及び方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5986965A (ja) |
| JP (1) | JP3961629B2 (ja) |
| KR (1) | KR100232231B1 (ja) |
| DE (1) | DE19724471C2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2803080A1 (fr) * | 1999-12-22 | 2001-06-29 | St Microelectronics Sa | Memoire flash programmable page par page |
| JP4052857B2 (ja) * | 2002-03-18 | 2008-02-27 | 株式会社日立製作所 | 不揮発性半導体メモリアレイ及び該メモリアレイリード方法 |
| DE10226485A1 (de) * | 2002-06-14 | 2005-06-23 | Infineon Technologies Ag | Halbleiterspeicher mit Adressdecodiereinheit |
| KR100725390B1 (ko) * | 2005-01-06 | 2007-06-07 | 삼성전자주식회사 | 수정 빈도를 고려하여 데이터를 비휘발성 캐쉬부에저장하는 장치 및 방법 |
| KR100685532B1 (ko) * | 2005-03-15 | 2007-02-22 | 주식회사 하이닉스반도체 | 독출속도를 향상시키기 위한 버퍼 메모리를 갖는 불휘발성메모리 장치 |
| TWI308692B (en) * | 2005-10-26 | 2009-04-11 | Sunplus Technology Co Ltd | Programmable memory and accessing method of the same |
| US8691866B2 (en) | 2008-12-10 | 2014-04-08 | The General Hospital Corporation | HIF inhibitors and use thereof |
| JP5306399B2 (ja) * | 2011-03-18 | 2013-10-02 | 株式会社東芝 | 不揮発性半導体メモリ |
| HRP20211976T1 (hr) | 2015-08-17 | 2022-03-18 | Kura Oncology, Inc. | Postupci liječenja bolesnika od raka inhibitorima farnezil transferaze |
| EP3534885B1 (en) | 2016-11-03 | 2021-01-20 | Kura Oncology, Inc. | Farnesyltransferase inhibitors for use in treating cancer |
| CN107481684B (zh) * | 2017-07-24 | 2019-05-31 | 武汉华星光电技术有限公司 | 多路复用器控制电路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2724046B2 (ja) * | 1991-02-07 | 1998-03-09 | 富士写真フイルム株式会社 | Ｉｃメモリカードシステム |
| JP3594626B2 (ja) * | 1993-03-04 | 2004-12-02 | 株式会社ルネサステクノロジ | 不揮発性メモリ装置 |
| US5488711A (en) * | 1993-04-01 | 1996-01-30 | Microchip Technology Incorporated | Serial EEPROM device and associated method for reducing data load time using a page mode write cache |
| JPH07319744A (ja) * | 1994-05-24 | 1995-12-08 | Nec Corp | フラッシュメモリを用いたファイルシステム |
| US5696929A (en) * | 1995-10-03 | 1997-12-09 | Intel Corporation | Flash EEPROM main memory in a computer system |
-
1996
- 1996-09-13 KR KR1019960039726A patent/KR100232231B1/ko not_active IP Right Cessation
-
1997
- 1997-06-10 DE DE19724471A patent/DE19724471C2/de not_active Expired - Fee Related
- 1997-07-18 US US08/896,985 patent/US5986965A/en not_active Expired - Lifetime
- 1997-07-29 JP JP20304997A patent/JP3961629B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE19724471A1 (de) | 1998-03-26 |
| DE19724471C2 (de) | 2001-05-03 |
| KR19980021002A (ko) | 1998-06-25 |
| JPH10116223A (ja) | 1998-05-06 |
| US5986965A (en) | 1999-11-16 |
| KR100232231B1 (ko) | 2000-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI485716B (zh) | 操作快閃記憶元件之方法 | |
| US8644065B2 (en) | Memory system with user configurable density/performance option | |
| US8046646B2 (en) | Defective memory block identification in a memory device | |
| US7218551B2 (en) | Multiple level cell memory device with single bit per cell, re-mappable memory block | |
| US6967896B2 (en) | Address scramble | |
| US7203791B2 (en) | Flash memory device with partial copy-back mode | |
| US20020085419A1 (en) | Nonvolatile semiconductor memory device and data input/output control method thereof | |
| US20050273549A1 (en) | Memory device with user configurable density/performance | |
| JP2004265162A (ja) | 記憶装置およびアドレス管理方法 | |
| US7433219B2 (en) | Method and apparatus for address allotting and verification in a semiconductor device | |
| KR20080043711A (ko) | 불휘발성 반도체 기억 장치 | |
| JPH0574178A (ja) | 不揮発性ｉｃメモリ | |
| JP3961629B2 (ja) | 不揮発性メモリ素子のデータ書込装置及び方法 | |
| US7925820B2 (en) | Nonvolatile semiconductor memory device and program method therefor | |
| US6888764B2 (en) | Semiconductor device including semiconductor memory | |
| US20160232950A1 (en) | Memory device and operating method of same | |
| JP4101583B2 (ja) | 消去動作時間を短縮したフラッシュメモリ | |
| JPH07153284A (ja) | 不揮発性半導体記憶装置及びその制御方法 | |
| US20080192547A1 (en) | User configurable commands for flash memory | |
| JP2004030849A (ja) | データの一部書き換え機能を有する半導体不揮発性メモリ | |
| US20060120153A1 (en) | System and method for over erase reduction of nitride read only memory | |
| US11443814B1 (en) | Memory structure with marker bit and operation method thereof | |
| KR100223264B1 (ko) | 플래쉬 메모리 셀의 소거확인 방법 | |
| JP2008103076A (ja) | データの一部書き換え機能を有する半導体不揮発性メモリ | |
| JP2010040057A (ja) | 不揮発性半導体記憶装置とその制御方法、データ圧縮回路、データ展開回路、並びにデータ圧縮展開回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050322 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050329 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050629 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050704 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050927 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070104 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070111 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070314 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070417 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070517 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |