JPH07319744A - フラッシュメモリを用いたファイルシステム - Google Patents
フラッシュメモリを用いたファイルシステムInfo
- Publication number
- JPH07319744A JPH07319744A JP10952594A JP10952594A JPH07319744A JP H07319744 A JPH07319744 A JP H07319744A JP 10952594 A JP10952594 A JP 10952594A JP 10952594 A JP10952594 A JP 10952594A JP H07319744 A JPH07319744 A JP H07319744A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- buffer memory
- host computer
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Read Only Memory (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
(57)【要約】
【目的】 ホストコンピュータから見た場合に、書き込
み時間が長くないファイルシステムを提供する。 【構成】 本発明のファイルシステム２０は、フラッシ
ュメモリ２４を具備し、ホストコンピュータ１０から送
られてくるデータをフラッシュメモリに書き込むファイ
ルシステムであって、ホストコンピュータからのアドレ
スおよびデータを受信し記憶する通信メモリ２１と、記
憶したアドレスおよびデータを通信メモリから受け取る
１次バッファメモリ２２と、アドレスに対応するフラッ
シュメモリのブロックエリアのデータをコピーし、コピ
ーしたデータを１次バッファメモリが受け取ったデータ
を用いて再編成し、再編成したデータをアドレスに対応
するフラッシュメモリのブロックエリアに書き込む２次
バッファメモリと、これらメモリを制御する制御部２５
とを有する。
み時間が長くないファイルシステムを提供する。 【構成】 本発明のファイルシステム２０は、フラッシ
ュメモリ２４を具備し、ホストコンピュータ１０から送
られてくるデータをフラッシュメモリに書き込むファイ
ルシステムであって、ホストコンピュータからのアドレ
スおよびデータを受信し記憶する通信メモリ２１と、記
憶したアドレスおよびデータを通信メモリから受け取る
１次バッファメモリ２２と、アドレスに対応するフラッ
シュメモリのブロックエリアのデータをコピーし、コピ
ーしたデータを１次バッファメモリが受け取ったデータ
を用いて再編成し、再編成したデータをアドレスに対応
するフラッシュメモリのブロックエリアに書き込む２次
バッファメモリと、これらメモリを制御する制御部２５
とを有する。
Description
【０００１】
【産業上の利用分野】本発明は、フラッシュメモリを具
備し、ホストコンピュータから送られてくるデータをフ
ラッシュメモリに書き込むファイルシステムに関する。
備し、ホストコンピュータから送られてくるデータをフ
ラッシュメモリに書き込むファイルシステムに関する。
【０００２】
【従来の技術】従来のファイルシステムは、ホストコン
ピュータからの個々のデータにより、ホストコンピュー
タがフラッシュメモリに対し直接プログラミングライト
している。例えば、ホストコンピュータは、データを書
き込むべきアドレスに対応するブロックのデータをフラ
ッシュメモリからバッファメモリにブロック単位でコピ
ーさせ、次に、ホストコンピュータは、１ブロック分の
データの一部をなすデータを順次出力し、出力したデー
タにより、先にコピーしたデータを逐次再編成し、再編
成したデータによりフラッシュメモリをプログラミング
ライトしている。
ピュータからの個々のデータにより、ホストコンピュー
タがフラッシュメモリに対し直接プログラミングライト
している。例えば、ホストコンピュータは、データを書
き込むべきアドレスに対応するブロックのデータをフラ
ッシュメモリからバッファメモリにブロック単位でコピ
ーさせ、次に、ホストコンピュータは、１ブロック分の
データの一部をなすデータを順次出力し、出力したデー
タにより、先にコピーしたデータを逐次再編成し、再編
成したデータによりフラッシュメモリをプログラミング
ライトしている。
【発明が解決しようとする課題】従来のファイルシステ
ムは、ホストコンピュータからの個々のデータにより、
ホストコンピュータがフラッシュメモリに対し直接プロ
グラミングライトしているので、ＲＡＭ等の他のメモリ
に比較して、書き込み時間が長いという欠点がある。
ムは、ホストコンピュータからの個々のデータにより、
ホストコンピュータがフラッシュメモリに対し直接プロ
グラミングライトしているので、ＲＡＭ等の他のメモリ
に比較して、書き込み時間が長いという欠点がある。
【０００３】本発明は上記欠点に鑑み、ホストコンピュ
ータから見た場合に、書き込み時間が長くないファイル
システムを提供することを目的とする。
ータから見た場合に、書き込み時間が長くないファイル
システムを提供することを目的とする。
【０００４】
【課題を解決するための手段】本発明のファイルシステ
ムは、フラッシュメモリを具備し、ホストコンピュータ
から送られてくるデータをフラッシュメモリに書き込む
ファイルシステムであって、前記ホストコンピュータか
らのアドレスおよびデータを受信し記憶する通信メモリ
手段と、前記記憶したアドレスおよびデータを通信メモ
リから受け取る１次バッファメモリ手段と、前記アドレ
スに対応する前記フラッシュメモリのブロックエリアの
データをコピーし、コピーしたデータを１次バッファメ
モリ手段が受け取ったデータを用いて再編成し、再編成
したデータを前記アドレスに対応する前記フラッシュメ
モリのブロックエリアに書き込む２次バッファメモリ手
段とを有する。
ムは、フラッシュメモリを具備し、ホストコンピュータ
から送られてくるデータをフラッシュメモリに書き込む
ファイルシステムであって、前記ホストコンピュータか
らのアドレスおよびデータを受信し記憶する通信メモリ
手段と、前記記憶したアドレスおよびデータを通信メモ
リから受け取る１次バッファメモリ手段と、前記アドレ
スに対応する前記フラッシュメモリのブロックエリアの
データをコピーし、コピーしたデータを１次バッファメ
モリ手段が受け取ったデータを用いて再編成し、再編成
したデータを前記アドレスに対応する前記フラッシュメ
モリのブロックエリアに書き込む２次バッファメモリ手
段とを有する。
【０００５】
【作用】通信メモリ手段と１次バッファメモリ手段と
は、２次バッファにコピーされたデータをブロック毎に
再編成し、再編成の終了したデータを２次バッファメモ
リ手段がフラッシュメモリに書き込むため、ホストコン
ピュータは、データを通信メモリ手段に渡すだけでよ
く、ホストコンピュータ側から見た書き込み時間は短く
なる。
は、２次バッファにコピーされたデータをブロック毎に
再編成し、再編成の終了したデータを２次バッファメモ
リ手段がフラッシュメモリに書き込むため、ホストコン
ピュータは、データを通信メモリ手段に渡すだけでよ
く、ホストコンピュータ側から見た書き込み時間は短く
なる。
【０００６】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は本発明のファイルシステムの一実施
例を示すブロック図、図２は図１の実施例の動作を説明
するためのフローチャートである。ホストコンピュータ
１０は、アドレスバス１６と、データバス１７と、制御
線１８によりファイルシステム２０に接続されており、
データのファイルシステム２０への書き込み、または書
き込んだデータのファイルシステム２０からの読み出し
を行なう。
て説明する。図１は本発明のファイルシステムの一実施
例を示すブロック図、図２は図１の実施例の動作を説明
するためのフローチャートである。ホストコンピュータ
１０は、アドレスバス１６と、データバス１７と、制御
線１８によりファイルシステム２０に接続されており、
データのファイルシステム２０への書き込み、または書
き込んだデータのファイルシステム２０からの読み出し
を行なう。
【０００７】次にファイルシステム２０の構成について
説明する。通信メモリ２１（例えば、１K byte すなわ
ち１／３２ブロック程度のメモリ容量を有する）は、ロ
ーカル制御線２８からの制御信号に制御され、アドレス
バス１６からのアドレスをローカルアドレスバス２６
に、データバス１７から取り込んだデータをローカルデ
ータバス２７にそれぞれ出力する。１次バッファメモリ
２２（例えば、１ブロック程度のメモリ容量を有する）
は、ローカル制御線２８からの制御信号に制御され、ロ
ーカルアドレスバス２６とローカルデータバス２７とを
介して、通信メモリ２１から送られるアドレスおよびデ
ータを入力し、データを格納し、さらに指示があると、
格納したデータをローカルデータバス２７を介して、２
次バッファメモリ２３に出力する。
説明する。通信メモリ２１（例えば、１K byte すなわ
ち１／３２ブロック程度のメモリ容量を有する）は、ロ
ーカル制御線２８からの制御信号に制御され、アドレス
バス１６からのアドレスをローカルアドレスバス２６
に、データバス１７から取り込んだデータをローカルデ
ータバス２７にそれぞれ出力する。１次バッファメモリ
２２（例えば、１ブロック程度のメモリ容量を有する）
は、ローカル制御線２８からの制御信号に制御され、ロ
ーカルアドレスバス２６とローカルデータバス２７とを
介して、通信メモリ２１から送られるアドレスおよびデ
ータを入力し、データを格納し、さらに指示があると、
格納したデータをローカルデータバス２７を介して、２
次バッファメモリ２３に出力する。
【０００８】２次バッファメモリ２３（例えば、３ブロ
ック程度のメモリ容量を有する）は、ローカル制御線２
８からの制御信号に制御され、１次バッファメモリ２１
からの当該アドレスに対するデータを所定ブロック数
（予め当該アドレスに対応して所定のブロックデータエ
リアが確保されている。例えば、３ブロック）だけ格納
し、１次バッファメモリ２２のデータを用いてフラッシ
ュメモリへの書き込みのためのデータの再編成を行な
い、再編成したデータを指示されたアドレスに該当する
フラッシュメモリ２４のブロックエリアに格納する。
ック程度のメモリ容量を有する）は、ローカル制御線２
８からの制御信号に制御され、１次バッファメモリ２１
からの当該アドレスに対するデータを所定ブロック数
（予め当該アドレスに対応して所定のブロックデータエ
リアが確保されている。例えば、３ブロック）だけ格納
し、１次バッファメモリ２２のデータを用いてフラッシ
ュメモリへの書き込みのためのデータの再編成を行な
い、再編成したデータを指示されたアドレスに該当する
フラッシュメモリ２４のブロックエリアに格納する。
【０００９】次に図１の実施例の動作について図２，図
３を参照して説明する。以下の動作は制御部２５によっ
てされている。まず、ホストコンピュータ１０は、フラ
ッシュメモリ２４のどこに書き込むべきかのアドレス
と、フラッシュメモリ２４に書き込むべきデータ（正確
には当該データを構成する一部のデータ）とを、アドレ
スバス１６とデータバス１７とを介して通信メモリ２１
に与え、制御線１８を介して制御部２５に割り込みをか
け、データライトの要求を行なう。
３を参照して説明する。以下の動作は制御部２５によっ
てされている。まず、ホストコンピュータ１０は、フラ
ッシュメモリ２４のどこに書き込むべきかのアドレス
と、フラッシュメモリ２４に書き込むべきデータ（正確
には当該データを構成する一部のデータ）とを、アドレ
スバス１６とデータバス１７とを介して通信メモリ２１
に与え、制御線１８を介して制御部２５に割り込みをか
け、データライトの要求を行なう。
【００１０】割り込みを受けた制御部２５は、ライト要
求であるか否か判断し（Ｓ１）、ライト要求でなければ
終了し、ライト要求であれば、書き込みを行なうための
条件が満たされているか否か判断する（Ｓ２）。書き込
む条件が満たされていると判断するためには、下記の第
１，第２の条件が必要である。
求であるか否か判断し（Ｓ１）、ライト要求でなければ
終了し、ライト要求であれば、書き込みを行なうための
条件が満たされているか否か判断する（Ｓ２）。書き込
む条件が満たされていると判断するためには、下記の第
１，第２の条件が必要である。
【００１１】第１の条件は、１次バッファメモリ２２
に、指示されたアドレスに対する書き込みを開始しよう
とするとき、書き込もうとしているアドレスと同一のア
ドレスに対するデータが既に格納されているか（この場
合には、書き込もうとしているデータの方が新しいの
で、１次バッファメモリ２２において重ね書きをしなけ
ればならず、１次バッファメモリ２２に既に格納されて
いるデータは無効であるから、１次バッファメモリ２２
に対する書き込み条件は満たされていると判断する）、
１次バッファメモリ２２に空きがあることである。第２
の条件は、書き込もうとするアドレスのためのブロック
データエリアが２次バッファメモリ２３に確保されてい
るか、２次バッファメモリ２３が空きであることであ
る。
に、指示されたアドレスに対する書き込みを開始しよう
とするとき、書き込もうとしているアドレスと同一のア
ドレスに対するデータが既に格納されているか（この場
合には、書き込もうとしているデータの方が新しいの
で、１次バッファメモリ２２において重ね書きをしなけ
ればならず、１次バッファメモリ２２に既に格納されて
いるデータは無効であるから、１次バッファメモリ２２
に対する書き込み条件は満たされていると判断する）、
１次バッファメモリ２２に空きがあることである。第２
の条件は、書き込もうとするアドレスのためのブロック
データエリアが２次バッファメモリ２３に確保されてい
るか、２次バッファメモリ２３が空きであることであ
る。
【００１２】ステップＳ２において、条件が満たされて
いると判断した場合には（２次バッファメモリ２３が空
きである場合には、当該アドレスに対するブロックデー
タエリアを直ちに確保する）、通信メモリ２１のデータ
を１次バッファメモリ２２に格納し（Ｓ３）、格納した
旨をホストコンピュータ１０に通知する（Ｓ４）。
いると判断した場合には（２次バッファメモリ２３が空
きである場合には、当該アドレスに対するブロックデー
タエリアを直ちに確保する）、通信メモリ２１のデータ
を１次バッファメモリ２２に格納し（Ｓ３）、格納した
旨をホストコンピュータ１０に通知する（Ｓ４）。
【００１３】ステップＳ２において、条件が満たされて
いないと判断した場合には、当該アドレスに対するブロ
ックデータエリアのデータをフラッシュメモリから第２
のバッファメモリ２３にコピーし（Ｓ５）、１次バッフ
ァメモリ２２のデータを２次バッファメモリ２３にコピ
ーし、再編成する（Ｓ６）。再編成したデータをフラッ
シュメモリ２４に書き込み（Ｓ７）、ステップＳ４に移
る。
いないと判断した場合には、当該アドレスに対するブロ
ックデータエリアのデータをフラッシュメモリから第２
のバッファメモリ２３にコピーし（Ｓ５）、１次バッフ
ァメモリ２２のデータを２次バッファメモリ２３にコピ
ーし、再編成する（Ｓ６）。再編成したデータをフラッ
シュメモリ２４に書き込み（Ｓ７）、ステップＳ４に移
る。
【００１４】一方、割り込みがかかる毎に、その割り込
みから一定時間が経過したか否かを判断する（Ｓ１
１）。一定時間が経過すると、１次バッファメモリ２２
に格納されているデータが書き込まれるべきフラッシュ
メモリ２４の当該ブロックのデータを２次バッファメモ
リ２３にコピーし、１次バッファメモリ２２のデータを
用いてコピーしたデータを再編成し（Ｓ１３）、フラッ
シュメモリ２４に書き込む（Ｓ１４）。
みから一定時間が経過したか否かを判断する（Ｓ１
１）。一定時間が経過すると、１次バッファメモリ２２
に格納されているデータが書き込まれるべきフラッシュ
メモリ２４の当該ブロックのデータを２次バッファメモ
リ２３にコピーし、１次バッファメモリ２２のデータを
用いてコピーしたデータを再編成し（Ｓ１３）、フラッ
シュメモリ２４に書き込む（Ｓ１４）。
【００１５】
【発明の効果】以上説明したように本発明は、ホストコ
ンピュータからの書き込み用のデータを通信メモリ手段
が受け取り、順次複数のデータを１次バッファメモリメ
モリ手段に格納しておき、２次バッファメモリにコピー
された当該アドレスのデータを１次バッファメモリのデ
ータによりブロック単位で再編成した後に、所定ブロッ
ク数ずつ一時にフラッシュメモリに書き込むことによ
り、ホストコンピュータ側から見た書き込み時間は短く
なるという効果がある。
ンピュータからの書き込み用のデータを通信メモリ手段
が受け取り、順次複数のデータを１次バッファメモリメ
モリ手段に格納しておき、２次バッファメモリにコピー
された当該アドレスのデータを１次バッファメモリのデ
ータによりブロック単位で再編成した後に、所定ブロッ
ク数ずつ一時にフラッシュメモリに書き込むことによ
り、ホストコンピュータ側から見た書き込み時間は短く
なるという効果がある。
【図１】本発明のファイルシステムの一実施例を示すブ
ロック図である。
ロック図である。
【図２】図１の実施例の動作を説明するためのフローチ
ャートである。
ャートである。
【図３】図１の実施例の動作を説明するためのフローチ
ャートである。
ャートである。
１０ ホストコンピュータ １６ アドレスバス １７ データバス １８ 制御線 ２０ ファイルシステム ２１ 通信メモリ ２２ １次バッファメモリ ２３ ２次バッファメモリ ２４ フラッシュメモリ ２５ 制御部 ２６ ローカルアドレスバス ２７ ローカルデータバス ２８ ローカル制御線 Ｓ１〜Ｓ１４ ステップ
Claims (3)
- 【請求項１】 フラッシュメモリを具備し、ホストコン
ピュータから送られてくるデータをフラッシュメモリに
書き込むファイルシステムにおいて、 前記ホストコンピュータからのアドレスおよびデータを
受信し記憶する通信メモリ手段と、 前記記憶したアドレスおよびデータを通信メモリから受
け取る１次バッファメモリ手段と、 前記アドレスに対応する前記フラッシュメモリのブロッ
クエリアのデータをコピーし、コピーしたデータを１次
バッファメモリ手段が受け取ったデータを用いて再編成
し、再編成したデータを前記アドレスに対応する前記フ
ラッシュメモリのブロックエリアに書き込む２次バッフ
ァメモリ手段とを有することを特徴とするファイルシス
テム。 - 【請求項２】 前記通信メモリ手段と、１次バッファメ
モリ手段と、２次バッファメモリ手段とは、それぞれ通
信メモリと、１次バッファメモリと、２次バッファメモ
リと、これらを制御する制御部とからなり、制御部はホ
ストコンピュータから割り込みを受けると、ホストコン
ピュータが通信メモリに書き込んだデータを１次バッフ
ァメモリに順次格納させ、２次バッファメモリにコピー
させたデータを１次バッファメモリに格納したデータで
１ブロック毎に再編成する請求項１記載のファイルシス
テム。 - 【請求項３】 前記通信メモリと、１次バッファメモリ
と、２次バッファメモリと、制御部とは、相互にローカ
ルアドレスバスと、ローカルデータバスと、ローカル制
御線で接続され、さらに前記通信メモリは、アドレスバ
スおよびデータバスを介してホストコンピュータと接続
され、前記制御部は制御線を介してホストコンピュータ
と接続されている請求項２記載のファイルシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10952594A JPH07319744A (ja) | 1994-05-24 | 1994-05-24 | フラッシュメモリを用いたファイルシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10952594A JPH07319744A (ja) | 1994-05-24 | 1994-05-24 | フラッシュメモリを用いたファイルシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07319744A true JPH07319744A (ja) | 1995-12-08 |
Family
ID=14512474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10952594A Pending JPH07319744A (ja) | 1994-05-24 | 1994-05-24 | フラッシュメモリを用いたファイルシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07319744A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100232231B1 (ko) * | 1996-09-13 | 2000-03-02 | 김영환 | 비휘발성 메모리 소자의 데이터 기입 장치 및 방법 |
| CN100341000C (zh) * | 2004-07-28 | 2007-10-03 | 群联电子股份有限公司 | 利用闪存作为缓冲区的方法 |
| CN107493309A (zh) * | 2016-06-13 | 2017-12-19 | 阿里巴巴集团控股有限公司 | 一种分布式系统中的文件写入方法及装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0527924A (ja) * | 1991-07-12 | 1993-02-05 | Internatl Business Mach Corp <Ibm> | 半導体メモリを用いた外部記憶システム及びその制御方法 |
| JPH0546468A (ja) * | 1991-08-09 | 1993-02-26 | Toshiba Corp | メモリカード装置 |
| JPH0546469A (ja) * | 1991-08-09 | 1993-02-26 | Toshiba Corp | メモリカード装置 |
| JPH0589687A (ja) * | 1991-09-27 | 1993-04-09 | Nec Corp | 不揮発性半導体記憶装置 |
| JPH05250884A (ja) * | 1992-03-04 | 1993-09-28 | Oki Electric Ind Co Ltd | 不揮発性記憶装置 |
-
1994
- 1994-05-24 JP JP10952594A patent/JPH07319744A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0527924A (ja) * | 1991-07-12 | 1993-02-05 | Internatl Business Mach Corp <Ibm> | 半導体メモリを用いた外部記憶システム及びその制御方法 |
| JPH0546468A (ja) * | 1991-08-09 | 1993-02-26 | Toshiba Corp | メモリカード装置 |
| JPH0546469A (ja) * | 1991-08-09 | 1993-02-26 | Toshiba Corp | メモリカード装置 |
| JPH0589687A (ja) * | 1991-09-27 | 1993-04-09 | Nec Corp | 不揮発性半導体記憶装置 |
| JPH05250884A (ja) * | 1992-03-04 | 1993-09-28 | Oki Electric Ind Co Ltd | 不揮発性記憶装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100232231B1 (ko) * | 1996-09-13 | 2000-03-02 | 김영환 | 비휘발성 메모리 소자의 데이터 기입 장치 및 방법 |
| CN100341000C (zh) * | 2004-07-28 | 2007-10-03 | 群联电子股份有限公司 | 利用闪存作为缓冲区的方法 |
| CN107493309A (zh) * | 2016-06-13 | 2017-12-19 | 阿里巴巴集团控股有限公司 | 一种分布式系统中的文件写入方法及装置 |
| CN107493309B (zh) * | 2016-06-13 | 2020-07-31 | 阿里巴巴集团控股有限公司 | 一种分布式系统中的文件写入方法及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5303198A (en) | Method of recording data in memory card having EEPROM and memory card system using the same | |
| JP2549034B2 (ja) | 記憶装置 | |
| JP2003076605A (ja) | ブロック消去型不揮発メモリを搭載した半導体記憶装置とそのデータの書込み・読出し方法 | |
| JPH0212363A (ja) | コンピユータ・システムの初期設定方法及びその装置 | |
| JPH07319744A (ja) | フラッシュメモリを用いたファイルシステム | |
| KR20000039727A (ko) | 플래시 메모리 접근 방법 | |
| US6209001B1 (en) | Back-up system capable of performing back-up operation at optional time | |
| KR0182342B1 (ko) | 동기식 메모리를 갖는 정보처리장치 및 동기식 메모리 | |
| IE61306B1 (en) | Method and device to execute two instruction sequences in an order determined in advance | |
| JP3271935B2 (ja) | 制御システム | |
| JP3166659B2 (ja) | 記憶装置 | |
| JPH0554009A (ja) | プログラムロード方式 | |
| JPH0140432B2 (ja) | ||
| JP2002229863A (ja) | バックアップ回路 | |
| JP2853593B2 (ja) | ダウンロード装置 | |
| JPH08328995A (ja) | Ｄｍａ転送方式およびｄｍａ転送方法 | |
| JP3131844B2 (ja) | 端末装置及び端末装置のメモリ・ダンプ転送方式 | |
| JP3144979B2 (ja) | プログラム処理装置及び処理方法 | |
| JP2716254B2 (ja) | リストベクトル処理装置 | |
| JPH06161842A (ja) | 外部記憶装置およびこれを用いたコンピュータ | |
| JPH0944405A (ja) | 電子計算機システム | |
| JPH01308656A (ja) | プリンタのプログラム評価回路 | |
| JPH0497459A (ja) | キャッシュ一致処理方式 | |
| JPH0341538A (ja) | 主記憶装置 | |
| JPH0667809A (ja) | 多重化ディスク制御装置 |