JP2002229863A - バックアップ回路 - Google Patents
バックアップ回路Info
- Publication number
- JP2002229863A JP2002229863A JP2001028616A JP2001028616A JP2002229863A JP 2002229863 A JP2002229863 A JP 2002229863A JP 2001028616 A JP2001028616 A JP 2001028616A JP 2001028616 A JP2001028616 A JP 2001028616A JP 2002229863 A JP2002229863 A JP 2002229863A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- backup
- area
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Record Information Processing For Printing (AREA)
- Control Or Security For Electrophotography (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Facsimiles In General (AREA)
- Storing Facsimile Image Data (AREA)
Abstract
(57)【要約】
【課題】最近の複合機などはバックアップデータが多い
のでバックアップ時間がかかっていた。 【解決手段】ワークメモリとして用いられるＳＲＡＭの
データのうちバックアップの必要なデータをフラッシュ
メモリの第１の領域に格納し、その後でＳＲＡＭのデー
タが書き替えられたときには、その変化したＳＲＡＭの
ブロックデータのアドレスとブロックデータをフラッシ
ュメモリの第２の領域に順次書き込むことによりバック
アップを行う。この結果バックアップが短時間で効率良
く行えるようになった。
のでバックアップ時間がかかっていた。 【解決手段】ワークメモリとして用いられるＳＲＡＭの
データのうちバックアップの必要なデータをフラッシュ
メモリの第１の領域に格納し、その後でＳＲＡＭのデー
タが書き替えられたときには、その変化したＳＲＡＭの
ブロックデータのアドレスとブロックデータをフラッシ
ュメモリの第２の領域に順次書き込むことによりバック
アップを行う。この結果バックアップが短時間で効率良
く行えるようになった。
Description
【０００１】
【発明の属する技術分野】本発明は、メモリのバックア
ップ方法に関するものであり、メモリを用いて動作制御
する、複写機やレーザプリンタなど各種の機器で、特に
必要に応じて書き込みされ、しかも、バックアップが必
要なデータを用いる機器に利用される。
ップ方法に関するものであり、メモリを用いて動作制御
する、複写機やレーザプリンタなど各種の機器で、特に
必要に応じて書き込みされ、しかも、バックアップが必
要なデータを用いる機器に利用される。
【０００２】
【従来の技術】例えば、複写機では、ユーザーによって
常時使用する用紙サイズ、複写倍率、用紙カセットの位
置などが、標準と異なる場合がある。これに対処するの
に、ユーザー側の使用頻度の高い、あるいは決まり切っ
た使用条件を優先したデータをユーザー又はサービス担
当者がメモリに手入力し、これをバックアップすること
により電源オフによっても消去されず、繰り返し実行さ
れるようにしている。いわゆるユーザーチョイスデータ
である。また、事後書き込みしてバックアップの必要な
ものとしては、複写枚数のトータルカウンタデータなど
もある。
常時使用する用紙サイズ、複写倍率、用紙カセットの位
置などが、標準と異なる場合がある。これに対処するの
に、ユーザー側の使用頻度の高い、あるいは決まり切っ
た使用条件を優先したデータをユーザー又はサービス担
当者がメモリに手入力し、これをバックアップすること
により電源オフによっても消去されず、繰り返し実行さ
れるようにしている。いわゆるユーザーチョイスデータ
である。また、事後書き込みしてバックアップの必要な
ものとしては、複写枚数のトータルカウンタデータなど
もある。
【０００３】従来、一般には、バックアップ電源を持っ
たＳＲＡＭや、電源回路に特殊な回路を設け、電源断の
直前にバックアップすべきデータをＥＥＰＲＯＭに書き
込むなどのバックアップを行っている。
たＳＲＡＭや、電源回路に特殊な回路を設け、電源断の
直前にバックアップすべきデータをＥＥＰＲＯＭに書き
込むなどのバックアップを行っている。
【０００４】
【発明が解決しようとする課題】しかし、上記従来のよ
うなバックアップ方法ではまだ問題がある。近年の画像
形成装置などはデジタル複写機、ファクシミリやプリン
タなどの機能を合わせ持ち、かつ周辺の原稿送り装置
や、後処理装置などのオプションも取付られるので、設
定データの量も多くなってきている。さらにトータルカ
ウントデータ以外にも、部門別にコピー枚数を管理する
必要からコピー枚数のカウントデータも増えてきてい
る。またファクシミリの場合は着信、送信履歴などのデ
ータもバックアップしている。このようにバックアップ
すべきデータが莫大な量になってきている。ところが従
来の技術では、電源のＯＦＦなどをトリガーにしてバッ
クアップを行っており、全てのデータのバックアップを
していては時間がかかりすぎてしまい、いつまでもシス
テムを落とせなかった。また停電やコンセントをうっか
り抜いてしまい電源がＯＦＦになった場合に、従来技術
ではコンセントから電源装置へ電力の供給が無くなって
も、内部のコンデンサの蓄電により数十秒は回路へ電源
は供給されるため、この間にバックアップをしていた
が、バックアップに時間がかかるようではこれもできな
い。
うなバックアップ方法ではまだ問題がある。近年の画像
形成装置などはデジタル複写機、ファクシミリやプリン
タなどの機能を合わせ持ち、かつ周辺の原稿送り装置
や、後処理装置などのオプションも取付られるので、設
定データの量も多くなってきている。さらにトータルカ
ウントデータ以外にも、部門別にコピー枚数を管理する
必要からコピー枚数のカウントデータも増えてきてい
る。またファクシミリの場合は着信、送信履歴などのデ
ータもバックアップしている。このようにバックアップ
すべきデータが莫大な量になってきている。ところが従
来の技術では、電源のＯＦＦなどをトリガーにしてバッ
クアップを行っており、全てのデータのバックアップを
していては時間がかかりすぎてしまい、いつまでもシス
テムを落とせなかった。また停電やコンセントをうっか
り抜いてしまい電源がＯＦＦになった場合に、従来技術
ではコンセントから電源装置へ電力の供給が無くなって
も、内部のコンデンサの蓄電により数十秒は回路へ電源
は供給されるため、この間にバックアップをしていた
が、バックアップに時間がかかるようではこれもできな
い。
【０００５】本件発明は、バックアップデータの量が多
くても、素早くバックアップが可能であり、また不測の
電源ＯＦＦに対しても安全にバックアップデータが保持
されているバックアップ回路を提供することを目的とす
る。
くても、素早くバックアップが可能であり、また不測の
電源ＯＦＦに対しても安全にバックアップデータが保持
されているバックアップ回路を提供することを目的とす
る。
【０００６】
【課題を解決するための手段】上記のような目的を達成
するために本件第１の発明は、複数の操作キーや表示部
などからなるユーザーインターフェースと、画像形成装
置などを制御するＣＰＵと、制御プログラムや初期設定
データなどを格納しており、不揮発性メモリである第１
のメモリ（ＲＯＭ）と、前記画像形成装置のシステムが
起動されると、前記第１のメモリの制御プログラムや初
期設定データまたはバックアップされた設定データを読
み込みワークメモリとして用いられ、さらにユーザーイ
ンターフェースから入力されるユーザーチョイスデータ
や、トータルカウントデータなどを保持し、所定のブロ
ック単位で書き換え可能な揮発性メモリである第２のメ
モリ（ＳＲＡＭ）と、前記第２のメモリの前記設定デー
タや、ユーザーチョイスデータ、トータルカウントデー
タなどのバックアップ用のメモリとして用いられ、書き
込み可能かつクリアする場合は全ての内容を一括で消去
可能で、特に電源を用いることなく内容を保持すること
ができる第３のメモリ（フラッシュメモリ）と、最初に
前記第２のメモリのバックアップの必要なデータを前記
第３のメモリの第１の領域に格納し、第２のメモリに対
して書き込み信号があった場合には、第２のメモリ（Ｓ
ＲＡＭ）のアクセスのあったブロックのアドレスと、変
化後のブロックデータを、前記第３のメモリの第２の領
域に順次格納していき、前記バックアップデータを再現
する場合には、前記第３のメモリの第１の領域のデータ
を第２のメモリに再現したあと、第２の領域に格納され
たアドレスとバックアップデータに基づいて第２のメモ
リに再現された前記データを部分的に書き換えるバック
アップ制御手段とを有することを特徴とするバックアッ
プ回路を用いる。
するために本件第１の発明は、複数の操作キーや表示部
などからなるユーザーインターフェースと、画像形成装
置などを制御するＣＰＵと、制御プログラムや初期設定
データなどを格納しており、不揮発性メモリである第１
のメモリ（ＲＯＭ）と、前記画像形成装置のシステムが
起動されると、前記第１のメモリの制御プログラムや初
期設定データまたはバックアップされた設定データを読
み込みワークメモリとして用いられ、さらにユーザーイ
ンターフェースから入力されるユーザーチョイスデータ
や、トータルカウントデータなどを保持し、所定のブロ
ック単位で書き換え可能な揮発性メモリである第２のメ
モリ（ＳＲＡＭ）と、前記第２のメモリの前記設定デー
タや、ユーザーチョイスデータ、トータルカウントデー
タなどのバックアップ用のメモリとして用いられ、書き
込み可能かつクリアする場合は全ての内容を一括で消去
可能で、特に電源を用いることなく内容を保持すること
ができる第３のメモリ（フラッシュメモリ）と、最初に
前記第２のメモリのバックアップの必要なデータを前記
第３のメモリの第１の領域に格納し、第２のメモリに対
して書き込み信号があった場合には、第２のメモリ（Ｓ
ＲＡＭ）のアクセスのあったブロックのアドレスと、変
化後のブロックデータを、前記第３のメモリの第２の領
域に順次格納していき、前記バックアップデータを再現
する場合には、前記第３のメモリの第１の領域のデータ
を第２のメモリに再現したあと、第２の領域に格納され
たアドレスとバックアップデータに基づいて第２のメモ
リに再現された前記データを部分的に書き換えるバック
アップ制御手段とを有することを特徴とするバックアッ
プ回路を用いる。
【０００７】本件第２の発明は、前記バックアップ回路
は、さらに前記第３のメモリと同様の作用をできる第４
のメモリ（フラッシュメモリ）を有し、前記第３のメモ
リの第２の領域がオーバーフローしそうになった場合に
は、前記第２のメモリのバックアップの必要なデータを
前記第４のメモリの第１の領域に格納し、前記第３のメ
モリをクリアし、第２のメモリに対して書き込み信号が
あった場合には、第２のメモリ（ＳＲＡＭ）のアクセス
のあったブロックのアドレスと、変化後のブロックデー
タを、前記第４のメモリの第２の領域に順次格納してい
き、前記バックアップデータを再現する場合には、前記
第４のメモリの第１の領域のデータを第２のメモリに再
現したあと、第２の領域に格納されたアドレスとバック
アップデータに基づいて第２のメモリに再現された前記
データを部分的に書き換えることを特徴とする第１の発
明に記載のバックアップ回路を用いる。
は、さらに前記第３のメモリと同様の作用をできる第４
のメモリ（フラッシュメモリ）を有し、前記第３のメモ
リの第２の領域がオーバーフローしそうになった場合に
は、前記第２のメモリのバックアップの必要なデータを
前記第４のメモリの第１の領域に格納し、前記第３のメ
モリをクリアし、第２のメモリに対して書き込み信号が
あった場合には、第２のメモリ（ＳＲＡＭ）のアクセス
のあったブロックのアドレスと、変化後のブロックデー
タを、前記第４のメモリの第２の領域に順次格納してい
き、前記バックアップデータを再現する場合には、前記
第４のメモリの第１の領域のデータを第２のメモリに再
現したあと、第２の領域に格納されたアドレスとバック
アップデータに基づいて第２のメモリに再現された前記
データを部分的に書き換えることを特徴とする第１の発
明に記載のバックアップ回路を用いる。
【０００８】
【作用】本件第１の発明は、最初にワークメモリとして
用いられるＳＲＡＭのデータのうちバックアップの必要
なデータをフラッシュメモリの第１の領域に格納し、そ
の後でＳＲＡＭのデータが書き替えられたときには、そ
の変化したＳＲＡＭのブロックデータのアドレスとブロ
ックデータをフラッシュメモリの第２の領域に順次書き
込むことによりバックアップを行う。この結果バックア
ップが短時間で効率良く行えるようになった。またバッ
クアップデータを再現するときにはまずフラッシュメモ
リの第１の領域をＳＲＡＭにコピーし、続いて第２の領
域に格納された内容に基づきＳＲＡＭのデータを更新す
ることにより元の状態を再現する。
用いられるＳＲＡＭのデータのうちバックアップの必要
なデータをフラッシュメモリの第１の領域に格納し、そ
の後でＳＲＡＭのデータが書き替えられたときには、そ
の変化したＳＲＡＭのブロックデータのアドレスとブロ
ックデータをフラッシュメモリの第２の領域に順次書き
込むことによりバックアップを行う。この結果バックア
ップが短時間で効率良く行えるようになった。またバッ
クアップデータを再現するときにはまずフラッシュメモ
リの第１の領域をＳＲＡＭにコピーし、続いて第２の領
域に格納された内容に基づきＳＲＡＭのデータを更新す
ることにより元の状態を再現する。
【０００９】本件第２の発明は、第３のメモリの第２の
領域がオーバーフローしそうに成った場合は、第３のメ
モリと同じような第４のメモリの第１の領域にＳＡＲＭ
の必要なデータを格納してバックアップし、以下第３の
メモリと同じ用い方をする。第４のメモリをバックアッ
プ用として用いているときには、第３のメモリを空にリ
ファインして第４のメモリの第２の領域がオーバーフロ
ーしそうになると再び第３のメモリでバックアップを行
うときに備える。
領域がオーバーフローしそうに成った場合は、第３のメ
モリと同じような第４のメモリの第１の領域にＳＡＲＭ
の必要なデータを格納してバックアップし、以下第３の
メモリと同じ用い方をする。第４のメモリをバックアッ
プ用として用いているときには、第３のメモリを空にリ
ファインして第４のメモリの第２の領域がオーバーフロ
ーしそうになると再び第３のメモリでバックアップを行
うときに備える。
【００１０】
【実施例】本発明を採用するバックアップ回路を図１に
基づいて説明する。ここではこのバックアップ回路を複
写機機能、ファクシミリ、プリンタなどの機能をもつ複
合装置に適応した場合を示している。このバックアップ
回路は、ＣＰＵ１，メモリ制御手段２、ＲＯＭ３，ＳＲ
ＡＭ４，第１フラッシュメモリ５１，第２フラッシュメ
モリ５２、ユーザーインタフェース６、電源装置７，コ
ントロールバス、アドレスバス、データバスなどのバス
ライン８１〜８４、その他の接続線９１，９２などから
構成されている。
基づいて説明する。ここではこのバックアップ回路を複
写機機能、ファクシミリ、プリンタなどの機能をもつ複
合装置に適応した場合を示している。このバックアップ
回路は、ＣＰＵ１，メモリ制御手段２、ＲＯＭ３，ＳＲ
ＡＭ４，第１フラッシュメモリ５１，第２フラッシュメ
モリ５２、ユーザーインタフェース６、電源装置７，コ
ントロールバス、アドレスバス、データバスなどのバス
ライン８１〜８４、その他の接続線９１，９２などから
構成されている。
【００１１】ＣＰＵ１は当該複合機を制御しており、Ｓ
ＲＡＭ４の制御プログラム４１と、例えば露光ランプ電
圧テーブルデータや、トナコンデータ、定着温度デー
タ、オートシャットオフ時間、仕向地の言語、温湿度対
応用のテーブルデータ、給紙搬送タイミング調整用デー
タ等々様々な設定データ４３、前記ユーザーインタフェ
ース６から入力されて保持されている、露光量データ、
枚数データ、倍率データ、紙サイズデータ、ジョブデー
タなどのユーザーチョイスデータ４２に従って制御さ
れ、バス８１を介してダイレクトにＳＲＡＭ４にアクセ
スしている。またＣＰＵ１は、図示していないソータや
ＤＦなどの周辺機器に設けられたＣＰＵと通信したり、
ユーザーインタフェース６から入力された情報をコード
化してＳＡＲＭ４１のユーザーチョイスデータ４２や設
定データ４３を更新する命令をする役割も持っている。
ＲＡＭ４の制御プログラム４１と、例えば露光ランプ電
圧テーブルデータや、トナコンデータ、定着温度デー
タ、オートシャットオフ時間、仕向地の言語、温湿度対
応用のテーブルデータ、給紙搬送タイミング調整用デー
タ等々様々な設定データ４３、前記ユーザーインタフェ
ース６から入力されて保持されている、露光量データ、
枚数データ、倍率データ、紙サイズデータ、ジョブデー
タなどのユーザーチョイスデータ４２に従って制御さ
れ、バス８１を介してダイレクトにＳＲＡＭ４にアクセ
スしている。またＣＰＵ１は、図示していないソータや
ＤＦなどの周辺機器に設けられたＣＰＵと通信したり、
ユーザーインタフェース６から入力された情報をコード
化してＳＡＲＭ４１のユーザーチョイスデータ４２や設
定データ４３を更新する命令をする役割も持っている。
【００１２】メモリ制御手段２は、接続されたメモリ３
〜５のメモリの読み出し、書き込みを行う装置であり、
各々のメモリの指定されたアドレスのデータにアクセス
して読み書きを行っている。内部バッファ２１は、ブロ
ック単位で扱われるデータを一時的に保持するものであ
る。さらにここでは本件の特徴でもあるバックアップ手
段２２も含まれる。
〜５のメモリの読み出し、書き込みを行う装置であり、
各々のメモリの指定されたアドレスのデータにアクセス
して読み書きを行っている。内部バッファ２１は、ブロ
ック単位で扱われるデータを一時的に保持するものであ
る。さらにここでは本件の特徴でもあるバックアップ手
段２２も含まれる。
【００１３】ＲＯＭ３は読み出し専用の不揮発性メモリ
で、制御プログラム３１や例えば露光ランプ電圧テーブ
ルデータや、トナコンデータ、定着温度データ、オート
シャットオフ時間、仕向地の言語、温湿度対応用のテー
ブルデータ、給紙搬送タイミング調整用データ等々様々
な設定データの初期値が記憶されている。
で、制御プログラム３１や例えば露光ランプ電圧テーブ
ルデータや、トナコンデータ、定着温度データ、オート
シャットオフ時間、仕向地の言語、温湿度対応用のテー
ブルデータ、給紙搬送タイミング調整用データ等々様々
な設定データの初期値が記憶されている。
【００１４】ＳＲＡＭ４は揮発性のメモリで、上述した
ように、制御プログラム４１を読み込みワークメモリと
しての機能、ユーザーチョイスデータ４２、設定データ
４３の保持、トータルカウントデータ４４の保持などを
行っている。内部ではブッロク単位でアドレスが指定さ
れて記憶されている。通常は２次電源で内容が消えない
ようにされているものもあるが、本実施例では特に２次
電源をもたないので、電源の供給がカットされると内部
のデータは消えてしまう。
ように、制御プログラム４１を読み込みワークメモリと
しての機能、ユーザーチョイスデータ４２、設定データ
４３の保持、トータルカウントデータ４４の保持などを
行っている。内部ではブッロク単位でアドレスが指定さ
れて記憶されている。通常は２次電源で内容が消えない
ようにされているものもあるが、本実施例では特に２次
電源をもたないので、電源の供給がカットされると内部
のデータは消えてしまう。
【００１５】第１フラッシュメモリ５１は、読み書き可
能な記憶媒体であり、電源などは無くとも内容を保持で
きる。ここでは特に前記ＳＲＡＭ４のデータのうち、図
２に示すように第１フラッシュメモリ５１内の第１の領
域（ブロックＡ〜Ｌ）には予め決められたアドレスにブ
ロック単位でバックアップが必要なデータを記憶してお
り、ユーザーチョイスデータのバックアップデータ５１
１、設定データのバックアップデータ５１２、トータル
カウントデータのバックアップデータ５１３などが格納
されている。また本件の特徴である第１フラッシュメモ
リ５１の第２の領域（ブロックＭ〜Ｎ）には、上記第１
の領域にバックアップされている内容から変化してしま
ったＳＲＡＭ４のブロックデータのアドレスと、変化後
のブロックデータが順次格納されていく。
能な記憶媒体であり、電源などは無くとも内容を保持で
きる。ここでは特に前記ＳＲＡＭ４のデータのうち、図
２に示すように第１フラッシュメモリ５１内の第１の領
域（ブロックＡ〜Ｌ）には予め決められたアドレスにブ
ロック単位でバックアップが必要なデータを記憶してお
り、ユーザーチョイスデータのバックアップデータ５１
１、設定データのバックアップデータ５１２、トータル
カウントデータのバックアップデータ５１３などが格納
されている。また本件の特徴である第１フラッシュメモ
リ５１の第２の領域（ブロックＭ〜Ｎ）には、上記第１
の領域にバックアップされている内容から変化してしま
ったＳＲＡＭ４のブロックデータのアドレスと、変化後
のブロックデータが順次格納されていく。
【００１６】第２のフィラッシュメモリ５２は前記第１
のフラッシュメモリ５１と同じものを用いており、無く
ても良いが、前記第１のフラッシュメモリ５１の第２の
領域がオーバーフローする場合に必要なリファインモー
ドで用いる。
のフラッシュメモリ５１と同じものを用いており、無く
ても良いが、前記第１のフラッシュメモリ５１の第２の
領域がオーバーフローする場合に必要なリファインモー
ドで用いる。
【００１７】ユーザーインタフェース６は、ここでは操
作表示部や各種キーのことあでありお、ここからの信号
を時分割された信号としてＣＰＵ１に入力したり、逆に
ＣＰＵ１からの信号をこれらの操作表示部などに送るも
のである。
作表示部や各種キーのことあでありお、ここからの信号
を時分割された信号としてＣＰＵ１に入力したり、逆に
ＣＰＵ１からの信号をこれらの操作表示部などに送るも
のである。
【００１８】電源装置７はＣＰＵ１や他の装置に電力を
供給するための装置である。本実施例では電源装置はこ
れのみであり信号線９２でＣＰＵ１に接続されている
が、図示していない電源ラインで各装置に電源を供給し
ている。その他メモリ内容を保持するための２次電源は
有していない。
供給するための装置である。本実施例では電源装置はこ
れのみであり信号線９２でＣＰＵ１に接続されている
が、図示していない電源ラインで各装置に電源を供給し
ている。その他メモリ内容を保持するための２次電源は
有していない。
【００１９】バスライン８は、コントロールバス、アド
レスバス、データバスなどからなり、コントロールバス
は制御信号を、アドレスバスはメモリから読み書きする
ときのアクセス先のアドレス指定に用いられ、データバ
スは画像データなどのビット信号を伝送するために用い
られる。
レスバス、データバスなどからなり、コントロールバス
は制御信号を、アドレスバスはメモリから読み書きする
ときのアクセス先のアドレス指定に用いられ、データバ
スは画像データなどのビット信号を伝送するために用い
られる。
【００２０】通常のバックアップ動作について図３に基
づき説明する。まずＳＡＲＭ４に書き込みのアクセスが
あったかを判断する（Ｓ１０１）。ここではユーザーイ
ンターフェース６からＣＰＵ１を介して送られてくる操
作信号やキーを押した信号に基づいてユーザーチョイス
データを書き換える場合、露光ランプ電圧テーブルデー
タや、トナコンデータ、定着温度データ、オートシャッ
トオフ時間、仕向地の言語、温湿度対応用のテーブルデ
ータ、給紙搬送タイミング調整用データ等々様々な設定
データを変更する操作がなされた場合、複写などのプリ
ント動作がなされてカウンタデータがインクリメントさ
れる場合などが考えられる。このようなＳＲＡＭ４に対
して書き込み動作があった場合は、メモリ制御手段２は
そのアクセスのあったブロックデータのみを内部バッフ
ァ２１に読み出し（Ｓ１０２）、このブロックのアドレ
ス情報とともに第１のフラッシュメモリ５１の第２の領
域に順次書き込む（Ｓ１０３）。このようにＳＲＡＭ４
に対しての書き込み動作を監視することに応じて変化し
た部分とその内容のみの部分的なバックアップデータの
作成動作を行っている。
づき説明する。まずＳＡＲＭ４に書き込みのアクセスが
あったかを判断する（Ｓ１０１）。ここではユーザーイ
ンターフェース６からＣＰＵ１を介して送られてくる操
作信号やキーを押した信号に基づいてユーザーチョイス
データを書き換える場合、露光ランプ電圧テーブルデー
タや、トナコンデータ、定着温度データ、オートシャッ
トオフ時間、仕向地の言語、温湿度対応用のテーブルデ
ータ、給紙搬送タイミング調整用データ等々様々な設定
データを変更する操作がなされた場合、複写などのプリ
ント動作がなされてカウンタデータがインクリメントさ
れる場合などが考えられる。このようなＳＲＡＭ４に対
して書き込み動作があった場合は、メモリ制御手段２は
そのアクセスのあったブロックデータのみを内部バッフ
ァ２１に読み出し（Ｓ１０２）、このブロックのアドレ
ス情報とともに第１のフラッシュメモリ５１の第２の領
域に順次書き込む（Ｓ１０３）。このようにＳＲＡＭ４
に対しての書き込み動作を監視することに応じて変化し
た部分とその内容のみの部分的なバックアップデータの
作成動作を行っている。
【００２１】次にバックアップデータの読み出しについ
て図４のフローチャートに基づいて説明する。まず電源
が切られている状態から、電源ＳＷのＯＮを判断し（Ｓ
２０１）、電源が入るとメモリ制御手段２は順次第１の
フラッシュメモリ５１の第１の領域に格納されているデ
ータを読み出して（Ｓ２０２）、ＳＲＡＭの対応するブ
ロックに書き込む（Ｓ２０３）。続いて第１のフラッシ
ュメモリ５１の第２の領域のデータを読み出し、ここに
格納されているアドレス情報に従いＳＲＡＭのデータを
書き替える（Ｓ２０５）。前記第１のフラッシュメモリ
５１の第２の領域のデータが全てＳＲＡＭ４に反映され
れば処理は終了する。これと前後してＲＯＭ３のプログ
ラムデータは同じような手順でＳＲＡＭ４に記憶されて
システムは立ち上がる。
て図４のフローチャートに基づいて説明する。まず電源
が切られている状態から、電源ＳＷのＯＮを判断し（Ｓ
２０１）、電源が入るとメモリ制御手段２は順次第１の
フラッシュメモリ５１の第１の領域に格納されているデ
ータを読み出して（Ｓ２０２）、ＳＲＡＭの対応するブ
ロックに書き込む（Ｓ２０３）。続いて第１のフラッシ
ュメモリ５１の第２の領域のデータを読み出し、ここに
格納されているアドレス情報に従いＳＲＡＭのデータを
書き替える（Ｓ２０５）。前記第１のフラッシュメモリ
５１の第２の領域のデータが全てＳＲＡＭ４に反映され
れば処理は終了する。これと前後してＲＯＭ３のプログ
ラムデータは同じような手順でＳＲＡＭ４に記憶されて
システムは立ち上がる。
【００２２】しかし上述したような動作を延々と繰り返
していくと第１のフラッシュメモリ５１の第２の領域は
オーバーフローしてしまう。さらに第２の領域のデータ
が多すぎると図４で説明したＳ２０４、Ｓ２０５の時間
がかかってしまう。そこで本実施例ではフラッシュメモ
リのリファインモードを有する。この動作を図５のフロ
ーチャートを用いて説明する。
していくと第１のフラッシュメモリ５１の第２の領域は
オーバーフローしてしまう。さらに第２の領域のデータ
が多すぎると図４で説明したＳ２０４、Ｓ２０５の時間
がかかってしまう。そこで本実施例ではフラッシュメモ
リのリファインモードを有する。この動作を図５のフロ
ーチャートを用いて説明する。
【００２３】まずリファインの命令があったか否かを判
断し（Ｓ３０１）、あった場合はＳＲＡＭ４のバックア
ップの必要なデータを読み出し（Ｓ３０２）、第２のフ
ラッシュメモリ５２の第１の領域に書き込み（Ｓ３０
３）、使われなくなった第１のフラッシュメモリ５１の
データをクリアし（Ｓ３０４）、処理を終了する。こう
すれば第２のフラッシュメモリ５２には最新の情報が格
納される。以後は再びＳＲＡＭ４のデータが書き替わる
と、それに応じて第２のフラッシュメモリ５２の第２の
領域に変化アドレスとそのブロックデータが順次格納さ
れていく。また同様にこの第２のフラッシュメモリ５２
を使っているときにリファインの命令があった場合は、
再び第１のフラッシュメモリ５１をバックアップ用メモ
リとして使い、第２のフラッシュメモリ５２を使う。こ
のようにリファインの度に第１と第２のフラッシュメモ
リ（５１，５２）を交互に切り替えて用いる。このリフ
ァインのタイミングは任意に設定された時間おきに行っ
ても良いし、または第１、第２のフラッシュメモリ（５
１，５２）のバックアップとして使っている方の第２の
領域の空き容量が所定値を下回ったタイミングで行って
も良い。また電源ＳＷがＯＮされた直後に、電源ＯＦＦ
直前の状態に復帰したタイミングで行こなっても良い。
断し（Ｓ３０１）、あった場合はＳＲＡＭ４のバックア
ップの必要なデータを読み出し（Ｓ３０２）、第２のフ
ラッシュメモリ５２の第１の領域に書き込み（Ｓ３０
３）、使われなくなった第１のフラッシュメモリ５１の
データをクリアし（Ｓ３０４）、処理を終了する。こう
すれば第２のフラッシュメモリ５２には最新の情報が格
納される。以後は再びＳＲＡＭ４のデータが書き替わる
と、それに応じて第２のフラッシュメモリ５２の第２の
領域に変化アドレスとそのブロックデータが順次格納さ
れていく。また同様にこの第２のフラッシュメモリ５２
を使っているときにリファインの命令があった場合は、
再び第１のフラッシュメモリ５１をバックアップ用メモ
リとして使い、第２のフラッシュメモリ５２を使う。こ
のようにリファインの度に第１と第２のフラッシュメモ
リ（５１，５２）を交互に切り替えて用いる。このリフ
ァインのタイミングは任意に設定された時間おきに行っ
ても良いし、または第１、第２のフラッシュメモリ（５
１，５２）のバックアップとして使っている方の第２の
領域の空き容量が所定値を下回ったタイミングで行って
も良い。また電源ＳＷがＯＮされた直後に、電源ＯＦＦ
直前の状態に復帰したタイミングで行こなっても良い。
【００２４】このように電源ＯＦＦ時のバックアップ動
作は特に必要なく、電源が切られるとすぐにシステムダ
ウンが可能である。
作は特に必要なく、電源が切られるとすぐにシステムダ
ウンが可能である。
【００２５】
【発明の効果】本件第１の発明を用いれば、最初にワー
クメモリとして用いられるＳＲＡＭのデータのうちバッ
クアップの必要なデータをフラッシュメモリの第１の領
域に格納し、その後でＳＲＡＭのデータが書き替えられ
たときには、その変化したＳＲＡＭのブロックデータの
アドレスとブロックデータをフラッシュメモリの第２の
領域に順次書き込むことによりバックアップを行う。こ
の結果バックアップが短時間で効率良く行えるようにな
った。またバックアップデータを再現するときにはまず
フラッシュメモリの第１の領域をＳＲＡＭにコピーし、
続いて第２の領域に格納された内容に基づきＳＲＡＭの
データを更新することにより元の状態を再現することが
できる。
クメモリとして用いられるＳＲＡＭのデータのうちバッ
クアップの必要なデータをフラッシュメモリの第１の領
域に格納し、その後でＳＲＡＭのデータが書き替えられ
たときには、その変化したＳＲＡＭのブロックデータの
アドレスとブロックデータをフラッシュメモリの第２の
領域に順次書き込むことによりバックアップを行う。こ
の結果バックアップが短時間で効率良く行えるようにな
った。またバックアップデータを再現するときにはまず
フラッシュメモリの第１の領域をＳＲＡＭにコピーし、
続いて第２の領域に格納された内容に基づきＳＲＡＭの
データを更新することにより元の状態を再現することが
できる。
【００２６】本件第２の発明を用いれば、第３のメモリ
の第２の領域がオーバーフローしそうに成った場合は、
第３のメモリと同じような第４のメモリの第１の領域に
ＳＡＲＭの必要なデータを格納してバックアップし、以
下第３のメモリと同じ用い方をする。第４のメモリをバ
ックアップ用として用いているときには、第３のメモリ
を空にリファインして第４のメモリの第２の領域がオー
バーフローしそうになると再び第３のメモリでバックア
ップを行うときに備えることができる。
の第２の領域がオーバーフローしそうに成った場合は、
第３のメモリと同じような第４のメモリの第１の領域に
ＳＡＲＭの必要なデータを格納してバックアップし、以
下第３のメモリと同じ用い方をする。第４のメモリをバ
ックアップ用として用いているときには、第３のメモリ
を空にリファインして第４のメモリの第２の領域がオー
バーフローしそうになると再び第３のメモリでバックア
ップを行うときに備えることができる。
【図１】本発明を採用する複合装置の構成図の概略であ
る。
る。
【図２】バックアップに用いられるフラッシュメモリの
内部構造の概略である。
内部構造の概略である。
【図３】通常のバックアップ動作のフローチャートであ
る。
る。
【図４】電源ＯＮ時のバックアップの読み取り動作のフ
ローチャートである。
ローチャートである。
【図５】リファインモード時のバックアップ動作のフロ
ーチャートである。
ーチャートである。
１；ＣＰＵ ２；メモリ制御手段 ３；ＲＯＭ ４；ＳＲＡＭ ５１；第１のフラッシュメモリ ５２；第２のフラッシュメモリ ６；ユーザーインターフェース ７；電源装置 ８；バス ９；信号線
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） ５Ｃ０７３
Claims (2)
- 【請求項１】複数の操作キーや表示部などからなるユー
ザーインターフェースと、画像形成装置などを制御する
ＣＰＵと、制御プログラムや初期設定データなどを格納
しており、不揮発性メモリである第１のメモリ（ＲＯ
Ｍ）と、前記画像形成装置のシステムが起動されると、
前記第１のメモリの制御プログラムや初期設定データま
たはバックアップされた設定データを読み込みワークメ
モリとして用いられ、さらにユーザーインターフェース
から入力されるユーザーチョイスデータや、トータルカ
ウントデータなどを保持し、所定のブロック単位で書き
換え可能な揮発性メモリである第２のメモリ（ＳＲＡ
Ｍ）と、前記第２のメモリの前記設定データや、ユーザ
ーチョイスデータ、トータルカウントデータなどのバッ
クアップ用のメモリとして用いられ、書き込み可能かつ
クリアする場合は全ての内容を一括で消去可能で、特に
電源を用いることなく内容を保持することができる第３
のメモリ（フラッシュメモリ）と、最初に前記第２のメ
モリのバックアップの必要なデータを前記第３のメモリ
の第１の領域に格納し、第２のメモリに対して書き込み
信号があった場合には、第２のメモリ（ＳＲＡＭ）のア
クセスのあったブロックのアドレスと、変化後のブロッ
クデータを、前記第３のメモリの第２の領域に順次格納
していき、前記バックアップデータを再現する場合に
は、前記第３のメモリの第１の領域のデータを第２のメ
モリに再現したあと、第２の領域に格納されたアドレス
とバックアップデータに基づいて第２のメモリに再現さ
れた前記データを部分的に書き換えるバックアップ制御
手段とを有することを特徴とするバックアップ回路。 - 【請求項２】前記バックアップ回路は、さらに前記第３
のメモリと同様の作用をできる第４のメモリ（フラッシ
ュメモリ）を有し、前記第３のメモリの第２の領域がオ
ーバーフローしそうになった場合には、前記第２のメモ
リのバックアップの必要なデータを前記第４のメモリの
第１の領域に格納し、前記第３のメモリをクリアし、第
２のメモリに対して書き込み信号があった場合には、第
２のメモリ（ＳＲＡＭ）のアクセスのあったブロックの
アドレスと、変化後のブロックデータを、前記第４のメ
モリの第２の領域に順次格納していき、前記バックアッ
プデータを再現する場合には、前記第４のメモリの第１
の領域のデータを第２のメモリに再現したあと、第２の
領域に格納されたアドレスとバックアップデータに基づ
いて第２のメモリに再現された前記データを部分的に書
き換えることを特徴とする請求項１に記載のバックアッ
プ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001028616A JP2002229863A (ja) | 2001-02-05 | 2001-02-05 | バックアップ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001028616A JP2002229863A (ja) | 2001-02-05 | 2001-02-05 | バックアップ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002229863A true JP2002229863A (ja) | 2002-08-16 |
Family
ID=18893087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001028616A Pending JP2002229863A (ja) | 2001-02-05 | 2001-02-05 | バックアップ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002229863A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006119831A (ja) * | 2004-10-20 | 2006-05-11 | Furuno Electric Co Ltd | 情報処理装置及び情報処理プログラム |
| JP2006270514A (ja) * | 2005-03-24 | 2006-10-05 | Fuji Xerox Co Ltd | 画像処理装置およびクライアント装置 |
| JP2011222048A (ja) * | 2011-08-08 | 2011-11-04 | Furuno Electric Co Ltd | 情報処理装置及び情報処理プログラム |
| JP2013012801A (ja) * | 2011-06-28 | 2013-01-17 | Konica Minolta Business Technologies Inc | データ記憶制御装置、データ記憶制御方法およびプログラム |
| WO2021044731A1 (ja) * | 2019-09-04 | 2021-03-11 | パナソニックＩｐマネジメント株式会社 | 溶接機及びそれを備えた溶接システム |
-
2001
- 2001-02-05 JP JP2001028616A patent/JP2002229863A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006119831A (ja) * | 2004-10-20 | 2006-05-11 | Furuno Electric Co Ltd | 情報処理装置及び情報処理プログラム |
| JP2006270514A (ja) * | 2005-03-24 | 2006-10-05 | Fuji Xerox Co Ltd | 画像処理装置およびクライアント装置 |
| JP2013012801A (ja) * | 2011-06-28 | 2013-01-17 | Konica Minolta Business Technologies Inc | データ記憶制御装置、データ記憶制御方法およびプログラム |
| JP2011222048A (ja) * | 2011-08-08 | 2011-11-04 | Furuno Electric Co Ltd | 情報処理装置及び情報処理プログラム |
| WO2021044731A1 (ja) * | 2019-09-04 | 2021-03-11 | パナソニックＩｐマネジメント株式会社 | 溶接機及びそれを備えた溶接システム |
| JPWO2021044731A1 (ja) * | 2019-09-04 | 2021-03-11 | ||
| CN114364480A (zh) * | 2019-09-04 | 2022-04-15 | 松下知识产权经营株式会社 | 焊接机以及具备其的焊接系统 |
| EP4026667A4 (en) * | 2019-09-04 | 2022-12-14 | Panasonic Intellectual Property Management Co., Ltd. | WELDING MACHINE AND WELDING SYSTEM SO |
| JP7365544B2 (ja) | 2019-09-04 | 2023-10-20 | パナソニックＩｐマネジメント株式会社 | 溶接機及びそれを備えた溶接システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2011141696A (ja) | 情報処理装置及びその制御方法 | |
| JP2007328640A (ja) | 画像処理装置およびその制御方法 | |
| JP2006093963A (ja) | 画像形成装置及びデータ消去方法 | |
| US20070174677A1 (en) | Data processing apparatus | |
| JP2001195314A (ja) | バックアップ記憶制御装置、バックアップ記憶制御方法、及び記憶媒体 | |
| US7636175B2 (en) | Image forming apparatus ensuring erasing operation | |
| JP2002229863A (ja) | バックアップ回路 | |
| US5500742A (en) | Control unit of flash memory and facsimile machine using such control unit | |
| JP3754730B2 (ja) | 情報処理装置及びその制御方法 | |
| US9336463B2 (en) | Image forming apparatus capable of changing partitions of storage unit, and control method and storage medium therefor | |
| JPH0991129A (ja) | 画像処理装置及びその方法 | |
| JP4562433B2 (ja) | 画像処理装置 | |
| JP2000330752A (ja) | 画像形成装置、画像形成システム、画像形成方法および記憶媒体 | |
| JP2005176024A (ja) | 画像処理装置及び画像処理方法 | |
| JP2008134558A (ja) | 画像形成装置およびその調整値設定方法 | |
| JP2004104581A (ja) | 画像形成装置 | |
| JP2008023785A (ja) | 画像形成装置、画像形成制御方法、画像形成制御プログラム及び記録媒体 | |
| JP2007082041A (ja) | データ処理装置 | |
| JP2001356967A (ja) | 不揮発性メモリの書込制御方法 | |
| JP2001195316A (ja) | バックアップ記憶装置、画像形成装置、バックアップ記憶装置制御方法及び記憶媒体 | |
| JP2002099467A (ja) | 記憶装置、データバックアップ・リカバリ方法、記憶媒体および画像形成装置 | |
| JP2006222581A (ja) | 画像形成装置及びその制御方法、コンピュータプログラム及び記憶媒体 | |
| JP3342103B2 (ja) | 不揮発性メモリへの書込み方法 | |
| JPH07319744A (ja) | フラッシュメモリを用いたファイルシステム | |
| US20070223035A1 (en) | Image Forming System and Control Method Thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040323 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040817 |