DE19724471A1 - Vorrichtung und Verfahren zum Einschreiben von Daten in einen nichtflüchtigen Speicher - Google Patents
Vorrichtung und Verfahren zum Einschreiben von Daten in einen nichtflüchtigen SpeicherInfo
- Publication number
- DE19724471A1 DE19724471A1 DE19724471A DE19724471A DE19724471A1 DE 19724471 A1 DE19724471 A1 DE 19724471A1 DE 19724471 A DE19724471 A DE 19724471A DE 19724471 A DE19724471 A DE 19724471A DE 19724471 A1 DE19724471 A1 DE 19724471A1
- Authority
- DE
- Germany
- Prior art keywords
- data
- buffer memory
- address
- block
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
Landscapes
- Read Only Memory (AREA)
- Memory System (AREA)
Description
Die Erfindung betrifft das Gebiet der Halbleiterschaltungs
technik, und spezieller betrifft sie eine Vorrichtung und
ein Verfahren zum Einschreiben von Daten in einen nicht
flüchtigen Speicher.
Im allgemeinen werden Halbleiterspeicher in flüchtige Spei
cher, bei denen zuvor abgespeicherte Daten gelöscht und neue
Daten eingespeichert werden, und nichtflüchtige Speicher
eingeteilt, die einmal eingespeicherte Daten auf Dauer spei
chern.
Hinsichtlich flüchtiger Speicher existieren Direktzugriffs
speicher, und hinsichtlich nichtflüchtiger Speicher existie
ren Festwertspeicher (ROMs) löschbare und programmierbare
Festwertspeicher (EPROMs) sowie EEPROMs.
Unter den nichtflüchtigen Speicherschaltungen sind ROMs sol
che Speicherschaltungen, bei denen einmal eingeschriebene
Daten nicht umprogrammiert werden können. Dagegen können in
EPROMs und EEPROMs neue Daten eingespeichert werden, nachdem
die zuvor gespeicherten Daten gelöscht wurden. Hierbei wird
das Speicherbauteil gleichzeitig mit dem Zuführen von Daten
adressiert.
Nachfolgend wird unter Bezugnahme auf die beigefügten
Fig. 1A und 1B ein herkömmliches Verfahren zum Einschreiben
von Daten in einen nichtflüchtigen Speicher beschrieben.
Wie es in Fig. 1 dargestellt ist, wird ein herkömmliches Da
tenschreibverfahren wie folgt ausgeführt. Als erstes wird,
um zu ermitteln, ob ein Datenwert an einer bestimmten Spei
cherstelle eingeschrieben ist, eine Adresse in einem Schritt
S1 initialisiert und dann um eine Adresse inkrementiert, um
dabei in einem Schritt S2 zu ermitteln, ob ein Datenwert un
ter der Adresse eingetragen ist. Wenn dies der Fall ist,
wird in einem Schritt S3 ein Löschsignal erzeugt, um dadurch
den Speicherort für das Einschreiben eines Datenwerts vor zu
bereiten. Der Vorgang der Ermittlung des Inhalts von Spei
cherorten wird wiederholt, bis in einem Schritt S4 die letz
te Adresse erreicht ist und alle Daten gelöscht sind.
Der Datenschreibvorgang wird wie folgt beschrieben.
Als erstes wird in einem Schritt S5 die Adresse auf die An
fangsadresse der Speicherorte initialisiert. Um Daten in
einen Speicherort einzuschreiben, wird in einem Schritt S6
ein Iterationswert initialisiert. Wäre der Iterationswert
nicht initialisiert, würde der Schreibvorgang unendlich lan
ge andauern. Daher wird der Iterationswert initialisiert, um
die Wiederholungszahl zu begrenzen. Aus einer Steuerung, die
die einzuschreibenden Daten enthält, werden die Daten in
einem Schritt S7 ausgelesen. In einem Schritt S8 wird ein
jeweils ausgelesener Datenwert in den Speicherort zur aktu
ellen Adresse eingeschrieben. Hierbei benötigt der Schreib
vorgang eine Zeit in der Größenordnung von ns. In einem
Schritt S9 wird durch einen Lesevorgang überprüft, ob der in
den Speicherort eingeschriebene Wert derjenige ist, der aus
der Steuerung ausgelesen wurde. Der Lesevorgang benötigt
eine Zeit in der Größenordnung von µs. Wenn die Daten nicht
übereinstimmen, werden der Datenschreibvorgang sowie der
Datenlese- und Vergleichsvorgang wiederholt, bis die Daten
übereinstimmen oder bis in Schritten S10 und S11 eine vorge
gebene Schreibwiederholungszahl erreicht wird. Wenn dann die
Daten noch nicht übereinstimmen, wird ein Datenschreibvor
gang-Fehlersignal erzeugt. Ein solcher Schreibvorgangsfehler
kann aufgrund einer schlechten Zelle auftreten.
Alle Daten werden in den zuvor gelöschten Speicher durch
Wiederholen der Vorgänge S6 bis S11 eingetragen, wobei die
Adresse in Schritten S12 und S13 inkrementiert wird. Nach
Abschluß des Schreibvorgangs für die gesamten Daten wird
die Adresse erneut in einem Schritt S14 initialisiert, um
einen Datenverifizierschritt auszuführen, der wie folgt ar
beitet. In einem Schritt S15 werden jeweils ein Datenwert
aus der Steuerung und der Datenwert aus dem Speicher an der
zugehörigen Adresse ausgelesen, und in einem Schritt S16
wird ermittelt, ob sie übereinstimmen. Der Datenverifizier
vorgang wird dadurch bis zur letzten Adresse wiederholt,
daß die Adresse in einem Schritt S18 jeweils inkrementiert
wird. Wenn die zwei Datenwerte nicht übereinstimmen, wird in
einem Schritt S17 ein Verifizierfehlersignal erzeugt. Mit
dem Datenverifizierschritt wird der Vorgang zum Einschreiben
von Daten in die Speicherschaltung abgeschlossen.
Beim obengenannten herkömmlichen Vorgang zum Einschreiben
von Daten in einen nichtflüchtigen Speicher benötigt es un
gefähr 20 Minuten, um 1 MByte Daten einzuschreiben.
Da die Daten fortlaufend durch eine Dateneinheit aus der
Steuerung ausgelesen und am Speicherort einer zugehörigen
Adresse eingespeichert werden, besteht beim herkömmlichen
Datenschreibverfahren das Problem, daß bei großem Speicher
volumen zuviel Zeit für den Schreibvorgang erforderlich ist,
da das Einschreiben eines Datenwerts an einer Adresse eine
Zeit in der Größenordnung von µs benötigt.
Der Erfindung liegt die Aufgabe zugrunde, eine Vorrichtung
und ein Verfahren zum Einschreiben von Daten in einen nicht
flüchtigen Speicher innerhalb möglichst wenig Zeit zu schaf
fen.
Diese Aufgabe ist hinsichtlich der Vorrichtung durch die
Lehren der beigefügten unabhängigen Ansprüche 1 und 3 sowie
hinsichtlich des Verfahrens durch die Lehre des beigefügten
unabhängigen Anspruchs 6 gelöst.
Zusätzliche Merkmale und vorteile der Erfindung werden in
der folgenden Beschreibung dargelegt oder sie werden beim
Anwenden der Erfindung ersichtlich.
Die beigefügten Zeichnungen, die für ein weiteres Verständ
nis der Erfindung sorgen, die sie jedoch nicht beschränken
sollen, veranschaulichen Ausführungsbeispiele der Erfindung
und dienen zusammen mit der Beschreibung dazu, die Prinzi
pien der Erfindung zu erläutern.
Fig. 1A und 1B sind Flußdiagramme, die einen herkömmlichen
Datenschreibvorgang veranschaulichen;
Fig. 2 ist ein Blockdiagramm einer erfindungsgemäßen Daten
schreibvorrichtung; und
Fig. 3A und 3B sind Flußdiagramme, die einen erfindungsge
mäßen Schreibvorgang veranschaulichen.
Wie es in den Fig. 2, 3A und 3B veranschaulicht ist, verwen
det eine erfindungsgemäße Datenschreibvorrichtung einen Zwi
schenspeicher aus mehreren Pufferspeichern, um darin Daten
einzuspeichern, wie sie durch eine spezielle Einheit in meh
rere Zellen einzuschreiben sind, wobei die Daten zu einem
Block angeordnet werden. Dann werden die Daten eines Blocks
in die Zellen jeweils entsprechender Adressen eingeschrie
ben.
Die erfindungsgemäße Datenschreibvorrichtung für einen
nichtflüchtigen Speicher umfaßt folgendes: einen zweiten
Decodierer 22 zum Ermitteln des einer Adresse entsprechenden
Blockwerts und zum aufeinanderfolgenden Einschreiben von
Eingabedaten in einen Pufferspeicher 28 über einen Eingabe/
Ausgabe-Port; einen Datenverarbeitungsteil 23 mit einem Puf
ferspeicher 28, der vom zweiten Decodierer 22 ausgegebene
Daten einspeichert; und einem MUX 29, der den Adressenbit
wert des Pufferspeichers 28 einem Multiplexvorgang unter
zieht und ihn dann ausgibt, um dadurch die Bitwerte der Puf
ferspeicheradressen auszugeben (Adressen 0, 1, 2, . . .); ei
nen ersten DEMUX 24 zum Demultiplexen der Bitdaten der ent
sprechenden Adresse des Pufferspeichers 28 und zum Ausgeben
der demultiplexten Daten an die Zellen des entsprechenden
Blocks, entsprechend dem im zweiten Decodierer 22 bestimmten
Blockwert; einen zweiten DEMUX 25 zum Demultiplexen der Da
ten eines Datenverarbeitungsteils 23 und zum Ausgeben der
demultiplexten Daten; einen ersten Decodierer 21 zum Deco
dieren der über den Eingangs/Ausgangs-Port ausgegebenen
Adresse und zum Ausgeben der decodierten Daten; einen NOR-
Gatterteil 26 zum Ausführen einer NOR-Verknüpfung zwischen
dem decodierten Wert vom ersten Decodierer 21 und dem Bit
wert vom ersten DEMUX, und zum anschließenden Ausgeben des
NOR-verknüpften Werts an jede Wortleitung; und eine Lese/
Schreib-Einrichtung 27 zum Einschreiben des vom zweiten
DEMUX 25 ausgegebenen Datenwerts in jede Zelle. Hierbei ist
jeder NOR-Gatterteil 26 in bezug auf jede Wortleitung konzi
piert. Der Pufferspeicher 28 besteht aus einem SRAM.
Der Datenschreibvorgang der so aufgebauten erfindungsgemäßen
Vorrichtung ist der folgende.
Als Schritt zum Verifizieren, ob ein jeweiliger Datenwert in
einen jeweiligen Speicherort des Speichers eingeschrieben
ist, werden die Adressen in Schritten S30 und S35 jeweils
einzeln initialisiert, und in einem Schritt S32 wird ermit
telt, ob ein jeweiliger Datenwert in einen jeweiligen Spei
cherort der entsprechenden Adresse eingespeichert ist. Wenn
dies der Fall ist, wird in einem Schritt S33 ein Löschsignal
erzeugt, damit der entsprechende Speicherort vom Daten
schreibvorgang ausgeschlossen wird. Der Erfassungsvorgang
für Speicherorte wird wiederholt, bis in einem Schritt S34
die letzte Adresse festgestellt wird, so daß Daten ab der
ersten Adresse mit freiem Speicherort geschrieben werden.
Der obengenannte Datenschreibvorgang ist der folgende.
Als erstes wird die Adresse des Pufferspeichers 28 initiali
siert, und der Iterationswert wird initialisiert, um die
Schreibwiederholungszahl zu begrenzen. Um Daten aufeinander
folgend durch Anordnen derselben in die Einheit eines Blocks
zu schreiben, wird die Blockordnung in einem Schritt S36
initialisiert. Wenn der Iterationswert nicht initialisiert
würde, würde der Datenschreibvorgang nicht enden. Daher wird
der Iterationswert initialisiert, um die Anzahl von Schreib
vorgängen auf die Schreibwiederholzahl zu begrenzen. Daten
werden aus der Steuerung ausgelesen und dann in einem
Schritt S37 in den Pufferspeicher 28 für die entsprechende
Adresse eingeschrieben. Da die Größe des Pufferspeichers 28
so groß wie der in den nichtflüchtigen Speicher einzuschrei
bende Datenblock ist, wird die im Pufferspeicher 28 zwi
schengespeicherte Datenmenge erfaßt. D. h., daß in einem
Schritt S38 die Ziffer eines geschriebenen Bits und die Grö
ße des Pufferspeichers verglichen werden, so daß Daten auf
solche Weise aus der Steuerung ausgelesen werden, daß in
einem Schritt S39 jede Adresse erfaßt wird, bis die Kapazi
tät des Pufferspeichers erreicht ist. Nach Abschluß des
Schreibvorgangs von Daten, die auf solche Weise zu einem
Block mit der Kapazität des Pufferspeichers 28 angeordnet
wurden, in den Pufferspeicher 28, wird die Bitziffer des
Pufferspeichers 28 in einem Schritt S40 initialisiert, um
die Daten in den nichtflüchtigen Speicher einzuschreiben. Es
wird die Adresse, für die die Bitdaten in den Pufferspeicher
28 eingeschrieben sind, ausgewählt, und dann werden die
Adresse und die Datenwerte gelesen, um dadurch die Daten in
einem Schritt S41 in die nichtflüchtige Speicherzelle der
entsprechenden Adresse einzuschreiben. In einem Schritt S42
wird ermittelt, ob der Datenwert im Pufferspeicher 28 an der
entsprechenden Adresse und der in eine Zelle eingeschriebene
Datenwert übereinstimmen. Wenn dies nicht der Fall ist, wer
den die Vorgänge der Schritte S41 und S42 wiederholt, wäh
rend in einem Schritt S43 die Schreibwiederholzahl bis zu
einer vorgegebenen Wiederholzahl inkrementiert wird. Wenn
die Daten trotz Wiederholung bis zur vorgegebenen Schreib
wiederholzahl nicht übereinstimmen, wird in einem Schritt
S44 ein Datenschreibvorgang-Fehlersignal erzeugt. Durch Er
mitteln, in einem Schritt S45, ob ein in den nichtflüchtigen
Speicher eingeschriebener Datenwert dem letzten Bit des ent
sprechenden Blocks entspricht, wird die Schreibwiederholzahl
initialisiert, wenn der Datenwert nicht dem letzten Bit ent
spricht, so daß die Bitziffer in einem Schritt S46 initia
lisiert wird, um dadurch die Vorgänge S41 bis S46 zu wieder
holen. Wenn der in den nichtflüchtigen Speicher eingeschrie
bene Datenwert dem letzten Bit entspricht, wird in einem
Schritt S47 untersucht, ob der letzte Block vorlag, und wenn
dies nicht der Fall ist, wird der Datenschreibvorgang ab dem
Schritt 39 wiederholt.
Bei der Vorrichtung und dem Verfahren zum Einschreiben von
Daten in einen nichtflüchtigen Speicher gemäß der Erfindung
kann die für einen Datenschreibvorgang erforderliche Zeit
dadurch verringert werden, daß Daten in einen Block ange
ordnet werden, der der Kapazität eines Pufferspeichers ent
spricht, woraufhin die Daten in Zellen eingeschrieben wer
den. Wie viele Daten pro Zeiteinheit geschrieben werden kön
nen, ist durch die Kapazität des Pufferspeichers bestimmbar.
Claims (12)
1. Vorrichtung zum Einschreiben von Daten in einen nicht
flüchtigen Speicher, der Daten in einer Vielzahl von Zellen
speichert, gekennzeichnet durch eine spezielle Einheit (28)
zum Anordnen der Daten in jeweils einem Block unter Verwen
dung einer Zwischenspeichereinrichtung, von der aus dann die
Daten in Zellen mit jeweils entsprechenden Adressen einge
schrieben werden.
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet,
daß die Zwischenspeichereinrichtung (28) aus einer Anzahl
von Pufferspeichern besteht, die die Daten eines Blocks auf
nehmen können.
3. Vorrichtung zum Einschreiben von Daten in einen nicht
flüchtigen Speicher, gekennzeichnet durch:
- - einen zweiten Decodierer (22) zum Ermitteln des einer Adresse entsprechenden Blockwerts und zum aufeinanderfolgen den Einschreiben von Eingabedaten in einen Pufferspeicher (28) über einen Eingabe/Ausgabe-Port;
- - einen Datenverarbeitungsteil (23) mit einem Pufferspeicher (28), der vom zweiten Decodierer (22) ausgegebene Daten ein speichert, und einem MUX 29, der den Adressenbitwert des Pufferspeichers (28) einem Multiplexvorgang unterzieht und ihn dann ausgibt, um dadurch die Bitwerte der Pufferspei cheradressen auszugeben (Adressen 0, 1, 2, . . .);
- - einen ersten DEMUX 24 zum Demultiplexen der Bitdaten der entsprechenden Adresse des Pufferspeichers (28) und zum Aus geben der demultiplexten Daten an die Zellen des entspre chenden Blocks, entsprechend dem im zweiten Decodierer (22) bestimmten Blockwert;
- - einen zweiten DEMUX (25) zum Demultiplexen der Daten eines Datenverarbeitungsteils (23) und zum Ausgeben der demulti plexten Daten;
- - einen ersten Decodierer (21) zum Decodieren der über den Eingangs/Ausgangs-Port ausgegebenen Adresse und zum Ausgeben der decodierten Daten;
- - einen NOR-Gatterteil (26) zum Ausführen einer NOR-Verknüp fung zwischen dem decodierten Wert vom ersten Decodierer (21) und dem Bitwert vom ersten DEMUX, und zum anschließen den Ausgeben des NOR-verknüpften Werts an jede Wortleitung; und
- - eine Lese/Schreib-Einrichtung (27) zum Einschreiben des vom zweiten DEMUX (25) ausgegebenen Datenwerts in jede Zel le.
4. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet,
daß der NOR-Gatterteil (26) eine Anzahl von NOR-Gattern,
entsprechend jeder Wortleitung, umfaßt.
5. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet,
daß der Pufferspeicher (28) ein SRAM ist.
6. Datenschreibverfahren für einen nichtflüchtigen Spei
cher, gekennzeichnet durch die folgenden Schritte:
- - Anordnen der in den nichtflüchtigen Speicher zu schreiben den Daten in einem Block und Einspeichern der Daten im Block in einen Pufferspeicher;
- - Einschreiben der im Pufferspeicher zwischengespeicherten Daten als Einheit in die Zellen des entsprechenden Blocks;
- - Verifizieren, ob die Daten aus dem Pufferspeicher in die Speicherorte der entsprechenden Adressen eingeschrieben wur den; und
- - Einschreiben der gesamten, in Blockeinheit angeordneten Daten durch Wiederholen der obigen Schritte unter der je weils entsprechenden Adresse in den nichtflüchtigen Spei cher.
7. Verfahren nach Anspruch 6, gekennzeichnet durch einen
Schritt des Initialisierens der Daten, um anschließend zu
ermitteln, ob die Daten in einen allen Adressen entsprechen
den Speicherraum eingeschrieben wurden, vor dem Schritt des
Einspeicherns der Daten in Blockeinheit in den Pufferspei
cher, um dadurch freien Speicherraum zu erfassen.
8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß
ein Freiraumsignal erzeugt wird, wenn Daten in den Speicher
raum einer entsprechenden Adresse eingeschrieben sind.
9. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß
der erste Schritt des Anordnens der Daten die folgenden
Schritte umfaßt:
- - Initialisieren der Adressen des Pufferspeichers und Ini tialisieren einer Schreibwiederholzahl und einer Blockord nung;
- - Lesen des Datenwerts zur entsprechenden Adresse aus der Steuerung und Einschreiben in den Pufferspeicher;
- - Vergleichen der Bitziffer des in den Pufferspeicher einge schriebenen Datenwerts mit der Größe des Pufferspeichers, um dadurch zu ermitteln, ob so viele Daten in ihn eingeschrie ben sind, wie es der Kapazität des Pufferspeichers ent spricht; und
- - Wiederholen des ebengenannten zweiten und dritten Schritts, um dadurch die Adresse jeweils um Eins zu inkre mentieren, um Daten entsprechend der Kapazität des Puffer speichers aus der Steuerung auszulesen, um dadurch die Daten zu schreiben.
10. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß
der Schritt des Verifizierens der Daten folgende Schritte
umfaßt:
- - Ermitteln, ob der in den Speicherort des nichtflüchtigen Speichers an der entsprechenden Adresse eingeschriebene Da tenwert und ein aus dem Pufferspeicher ausgelesener Daten wert übereinstimmen;
- - Wiederholen des Datenschreibvorgangs so oft, wie es der vorgegebenen Schreibanzahl entspricht, falls die Daten nicht übereinstimmen; und
- - Erhöhen der Bitziffer bis zum letzten Bit des entsprechen den Blocks, wobei der ebengenannte erste und zweite Schritt wiederholt werden.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet,
daß beim dort genannten zweiten Schritt ein Datenschreib
vorgang-Fehlersignal erzeugt wird, wenn dieselben nicht
übereinstimmen, obwohl der Schreibversuch bis zur vorgegebe
nen Schreibwiederholzahl wiederholt wurde.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet,
daß beim Inkrementieren der Bitziffer die Schreibwiederhol
zahl initialisiert wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960039726A KR100232231B1 (ko) | 1996-09-13 | 1996-09-13 | 비휘발성 메모리 소자의 데이터 기입 장치 및 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19724471A1 true DE19724471A1 (de) | 1998-03-26 |
DE19724471C2 DE19724471C2 (de) | 2001-05-03 |
Family
ID=19473646
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19724471A Expired - Fee Related DE19724471C2 (de) | 1996-09-13 | 1997-06-10 | Vorrichtung und Verfahren zum Einschreiben von Daten in einen nichtflüchtigen Speicher |
Country Status (4)
Country | Link |
---|---|
US (1) | US5986965A (de) |
JP (1) | JP3961629B2 (de) |
KR (1) | KR100232231B1 (de) |
DE (1) | DE19724471C2 (de) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2803080A1 (fr) * | 1999-12-22 | 2001-06-29 | St Microelectronics Sa | Memoire flash programmable page par page |
JP4052857B2 (ja) * | 2002-03-18 | 2008-02-27 | 株式会社日立製作所 | 不揮発性半導体メモリアレイ及び該メモリアレイリード方法 |
DE10226485A1 (de) * | 2002-06-14 | 2005-06-23 | Infineon Technologies Ag | Halbleiterspeicher mit Adressdecodiereinheit |
KR100725390B1 (ko) * | 2005-01-06 | 2007-06-07 | 삼성전자주식회사 | 수정 빈도를 고려하여 데이터를 비휘발성 캐쉬부에저장하는 장치 및 방법 |
KR100685532B1 (ko) | 2005-03-15 | 2007-02-22 | 주식회사 하이닉스반도체 | 독출속도를 향상시키기 위한 버퍼 메모리를 갖는 불휘발성메모리 장치 |
TWI308692B (en) * | 2005-10-26 | 2009-04-11 | Sunplus Technology Co Ltd | Programmable memory and accessing method of the same |
WO2010068794A2 (en) | 2008-12-10 | 2010-06-17 | The General Hospital Corporation | Hif inhibitors and use thereof |
JP5306399B2 (ja) * | 2011-03-18 | 2013-10-02 | 株式会社東芝 | 不揮発性半導体メモリ |
HUE044698T2 (hu) | 2015-08-17 | 2019-11-28 | Kura Oncology Inc | Kezelési módszer rákos páciensek kezelésére farnezil-transzferáz inhibitorokkal |
CN110325212B (zh) | 2016-11-03 | 2022-03-22 | 库拉肿瘤学公司 | 用于治疗癌症的方法的法尼基转移酶抑制剂 |
CN107481684B (zh) * | 2017-07-24 | 2019-05-31 | 武汉华星光电技术有限公司 | 多路复用器控制电路 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2724046B2 (ja) * | 1991-02-07 | 1998-03-09 | 富士写真フイルム株式会社 | Icメモリカードシステム |
JP3594626B2 (ja) * | 1993-03-04 | 2004-12-02 | 株式会社ルネサステクノロジ | 不揮発性メモリ装置 |
US5488711A (en) * | 1993-04-01 | 1996-01-30 | Microchip Technology Incorporated | Serial EEPROM device and associated method for reducing data load time using a page mode write cache |
JPH07319744A (ja) * | 1994-05-24 | 1995-12-08 | Nec Corp | フラッシュメモリを用いたファイルシステム |
US5696929A (en) * | 1995-10-03 | 1997-12-09 | Intel Corporation | Flash EEPROM main memory in a computer system |
-
1996
- 1996-09-13 KR KR1019960039726A patent/KR100232231B1/ko not_active IP Right Cessation
-
1997
- 1997-06-10 DE DE19724471A patent/DE19724471C2/de not_active Expired - Fee Related
- 1997-07-18 US US08/896,985 patent/US5986965A/en not_active Expired - Lifetime
- 1997-07-29 JP JP20304997A patent/JP3961629B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10116223A (ja) | 1998-05-06 |
JP3961629B2 (ja) | 2007-08-22 |
DE19724471C2 (de) | 2001-05-03 |
KR19980021002A (ko) | 1998-06-25 |
US5986965A (en) | 1999-11-16 |
KR100232231B1 (ko) | 2000-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102008003055A1 (de) | Flash-Speichervorrichtung und Verfahren zum Betreiben derselben | |
DE3906497A1 (de) | Selbstkonfigurierendes speichersystem | |
DE4307564A1 (de) | Speichersteuerung mit programmierbarer Zeitgabe | |
DE4114410A1 (de) | Halbleiterbauelement mit nichtfluechtigem speicher | |
DE1901806A1 (de) | Schaltungsanordnung zur Kompensation schadhafter Speicherzellen in Datenspeichern | |
DE19724471A1 (de) | Vorrichtung und Verfahren zum Einschreiben von Daten in einen nichtflüchtigen Speicher | |
EP1444699B1 (de) | Verfahren zur rekonfiguration eines speichers | |
DE102005001520A1 (de) | Integrierte Speicherschaltung und Verfahren zum Reparieren eines Einzel-Bit-Fehlers | |
EP1222664A2 (de) | Verfahren zur identifizierung einer integrierten schaltung | |
DE19622275A1 (de) | Redundanzkonzept für integrierte Speicher mit ROM-Speicherzellen | |
DE102008020190A1 (de) | Speicherredundanzverfahren und -vorrichtung | |
DE10331068A1 (de) | Verfahren zum Auslesen von Fehlerinformationen aus einem integrierten Baustein und integrierter Speicherbaustein | |
DE3128127A1 (de) | Zaehler mit nichtfluechtiger speicherung | |
WO2001006347A1 (de) | Operandenstapelspeicher und verfahren zum betreiben eines operandenstapelspeichers | |
EP1248978A2 (de) | Redundanter datenspeicher | |
DE10062404A1 (de) | Vorrichtung und Verfahren zum Reduzieren der Anzahl von Adressen fehlerhafter Speicherzellen | |
EP1100016B1 (de) | Speichereinrichtung mit Ersatz-Speicherzellen | |
DE10002127B4 (de) | Testverfahren für einen Datenspeicher | |
DE10137332B4 (de) | Verfahren und Anordnung zur Ausgabe von Fehlerinformationen aus Halbleitereinrichtungen | |
WO1999054819A1 (de) | Speicheranordnung mit redundanten speicherzellen und verfahren zum zugriff auf redundante speicherzellen | |
DE10015743B4 (de) | Vorrichtung zur Wiederherstellung komprimierter Daten, mit einer derartigen Vorrichtung ausgestattete Halbleiterprüfvorrichtung sowie Verfahren zur Komprimierung und Wiederherstellung von Daten | |
DE112008000991T5 (de) | Verfahren und Vorrichtung zum Testen eines Seitendecoders | |
EP1184872A1 (de) | Verfahren und Vorrichtung zum Speichern und Ausgeben von Daten mit einem virtuellen Kanal | |
DE10054521A1 (de) | Verfahren und Vorrichtung zum Auslesen von Daten aus einer Speicheranordnung | |
DE10127179A1 (de) | Verfahren zur Verwaltung eines Speichers einer Chipkarte |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20140101 |