KR100223264B1 - 플래쉬 메모리 셀의 소거확인 방법 - Google Patents
플래쉬 메모리 셀의 소거확인 방법 Download PDFInfo
- Publication number
- KR100223264B1 KR100223264B1 KR1019960025546A KR19960025546A KR100223264B1 KR 100223264 B1 KR100223264 B1 KR 100223264B1 KR 1019960025546 A KR1019960025546 A KR 1019960025546A KR 19960025546 A KR19960025546 A KR 19960025546A KR 100223264 B1 KR100223264 B1 KR 100223264B1
- Authority
- KR
- South Korea
- Prior art keywords
- memory cell
- erase
- data
- circuit
- address
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
- G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
Landscapes
- Read Only Memory (AREA)
Abstract
본 발명은 플래쉬 메모리셀의 소거 확인 방법에 관한 것으로, 특히 메모리셀 블럭에서 한 개의 셀이 선택되어 소거 확인 될 때까지의 시간을 체크한 후 나머지 셀에 대한 소거 확인 동작시 상기 체크된 시간을 이용하여 소거 확인 동작을 수행하도록 함으로써, 소거 확인 시간을 단축시킬 수 있는 플래쉬 메모리셀의 소거 확인 방법에 관해 개시된다.
Description
제1도는 본 발명에 따른 플래쉬 메모리셀의 소거확인 방법을 설명하기 위해 도시한 회로도.
* 도면의 주요부분에 대한 부호의 설명
1 : 어드레스 패드 2 : 어드레스 버퍼
3 : 워드라인 디코더 4 : 메모리셀 블럭
5 : 비트라인 디코더 6 : 센스앰프
7 : 데이터 비교회로 8 : 출력 버퍼 및 멀티플렉스 회로
9 : 데이터 입출력 회로
본 발명은 플래쉬 메모리셀의 소거 확인 방법에 관한 것으로, 특히 섹터 단위로 소거하는 플래쉬 메모리셀의 소거 확인 동작시 메인-클럭(Main-clock) 보다 빠른 로컬-클럭(Local-clock)을 사용하여 소거 확인 동작을 수행함으로써, 소거 확인 시간을 단축시킬 수 있는 플래쉬 메모리셀의 소거 확인 방법에 관한 것이다.
일반적으로 플래쉬 메모리셀의 소거 또는 소거 확인 동작은 섹터 단위로 수행하게 되며, 메인-클럭(Main-clock)을 사용하여 실질적인 소거 동작과 소거 확인 동작을 수행하게 된다. 이러한 종래 기술은 소거 확인 동작시 메인-클럭을 사용하게 됨으로써, 플래쉬 메모리셀의 용량이 커짐에 따라 소거확인 시간의 비중이 점점 커져 전체 칩 소거 동작시간이 증가되는 단점이 있다.
따라서, 본 발명은 소거 확인 동작을 칩 내부 회로에서 자체 검증하는 것으로서, 메모리셀 블럭에서 한 개의 셀이 선택되어 소거 확인 될 때까지의 시간을 체크(check)한 후 나머지 셀에 대한 소거 확인 동작시 상기 체크된 시간을 이용하여 소거 확인 동작을 수행하도록 함으로써, 소거 확인 시간을 단축시킬 수 있는 플래쉬 메모리셀의 소거 확인 방법을 제공하는 데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 어드레스 패드를 통해 어드레스를 입력으로 하는 어드레스 버퍼와, 상기 어드레스를 입력으로 하는 어드레스 버퍼의 출력에 따라 동작되는 워드라인 디코더 및 비트라인 디코더와, 상기 워드라인 디코더 및 비트라인 디코더의 출력에 따라 어느 한 셀이 선택되는 메모리셀 블럭과, 상기 메모리셀 블럭에서 선택된 어느 한 데이터를 독출하기 위한 센스앰프와, 상기 센스앰프에 의해 독출된 데이터와 칩 내부에 설정된 메모리셀의 소거 확인 데이터를 비교하기 위한 데이터 비교회로와, 상기 데이터 비교회로에서 비교된 데이터를 데이터 입출력 회로를 통해 출력하기 위한 출력 버퍼 및 멀티플렉스 회로를 포함하여 구성된 플래쉬 메모리셀의 소거 확인 회로를 이용한 메모리셀의 소거 확인 방법에 있어서, 상기 데이터 비교회로에서 메모리셀의 소거 상태가 정상적으로 확인되는 시간을 주기로 하는 로컬-클럭을 사용하여 또 다른 메모리셀의 소거 확인 동작이 이루어 지도록 하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다.
도 1은 본 발명에 따른 플래쉬 메모리셀의 소거 확인 방법을 설명하기 위해 도시한 회로도로서, 그 동작을 설명하면 다음과 같다.
먼저, 메모리셀의 독출(Read) 동작을 살펴보면, 어드레스 패드(1)를 통해 입력되는 어드레스는 어드레스 버퍼(2)로 입력된다. 상기 어드레스 버퍼(2)를 통해 출력되는 어드레스에 따라 워드라인 디코더(3) 및 비트라인 디코더(5)가 구동된다. 상기 워드라인 디코더(3) 및 비트라인 디코더(5)의 동작에 따라 메모리셀 블럭(4)에서 임의의 메모리셀이 선택된다. 이때, 상기 선택된 메모리셀의 데이터는 샌스앰프(6)를 통해 독출(Read) 된다. 상기 센스앰프(6)를 통해 독출된 데이터(D1)는 데이터 비교회로(7)를 통해 출력 버퍼 및 멀티플렉스 회로(8)로 공급된다. 상기 출력버퍼 및 멀티플레스 회로(8)로 공급된 데이터는 데이터 입출력 회로(9)를 통해 출력된다.
한편, 메모리셀의 소거 확인 동작은 상기 독출 동작에서 상기 어드레스 패드(1)를 통해 입력되는 어드레스에 따라 선택된 메모리셀의 데이터를 샌스앰프(6)에서 독출하게 된다. 상기 센스앰프(6)에서 독출된 데이터는 상기 데이터 비교회로(7)로 공급된다. 상기 데이터 비교회로(7)에서는 상기 센스앰프(6)로부터 공급된 데이터(D1)와 칩 내부에 설정된 메모리셀의 소거 확인 데이터(D2)를 비교하게 된다. 이때, 메모리셀의 소거 상태가 패스(pass)될 경우에는 로컬-클럭(LCK)을 생성하여 상기 어드레스 버퍼(2)로 공급하게 된다. 어드레스 버퍼(2)에서는 상기 로컬-클럭(LCK)에 의해 상기 어드레스 패드(1)를 통해 입력되는 다음 어드레스를 출력하게 된다. 상술한 바와 같은 소거 확인 동작으로 최종 어드레스에 해당하는 메모리셀에 대한 소거 확인 동작을 수행하게 된다.
즉, 본 발명은 상기 데이터 비교회로(7)에서 메모리셀의 소거 상태가 정상적으로 확인되는 시간을 주기로 하는 로컬-클럭(LCK)을 사용하여 또 다른 메모리셀의 소거 확인 동작을 수행하게 된다.
상술한 바와 같이 본 발명에 의하면 메모리셀 블럭에서 한 개의 셀이 선택되어 소거 확인 될 때까지의 시간을 체크(check)한 후 나머지 셀에 대한 소거 확인 동작시 상기 체크된 시간을 이용하여 소거 확인 동작을 수행하도록 함으로써, AMD 타입의 플래쉬 메모리셀의 소거 확인 시간은 한 셀 당 300ns로 4M인 경우 1258.29ms, 64M인 경우 20137.44가 각각 소요되나, 본 발명에서는 소거 확인 시간을 150ns로 잡게되면(독출 엑세스 시간(read access time)이 150ns 이하일 경우), 4M인 경우 629.15ms로 기존의 약 두배 이상의 소거 확인 시간이 단축되게 된다.
Claims (1)
- 어드레스 패드를 통해 어드레스를 입력으로 하는 어드레스 버퍼와, 상기 어드레스를 입력으로 하는 어드레스 버퍼의 출력에 따라 동작되는 워드라인 디코더 및 비트라인 디코더와, 상기 워드라인 디코더 및 비트라인 디코더의 출력에 따라 어느 한 셀이 선택되는 메모리셀 블럭과, 상기 메모리셀 블럭에서 선택된 어느 한 셀의 데이터를 독출하기 위한 센스앰프와, 상기 센스앰프에 의해 독출된 데이터와 칩 내부에 설정된 메모리셀의 소거 확인 데이터를 비교하기 위한 데이터 비교회로와, 상기 데이터 비교회로에서 비교된 데이터를 데이터 입출력 회로를 통해 출력하기 위한 출력 버퍼 및 멀티플렉스 회로를 포함하여 구성된 플래쉬 메모리셀의 소거 확인 회로를 이용한 메모리셀의 소거 확인 방법에 있어서,상기 데이터 비교회로에서 메모리셀의 소거 상태가 정상적으로 확인되는 시간을 주기호 하는 로컬-클럭을 사용하여 또 다른 메모리셀의 소거 확인 동작이 이루어지도록 하는 것을 특징으로 하는 플래쉬 메모리셀의 소거 확인 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960025546A KR100223264B1 (ko) | 1996-06-29 | 1996-06-29 | 플래쉬 메모리 셀의 소거확인 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960025546A KR100223264B1 (ko) | 1996-06-29 | 1996-06-29 | 플래쉬 메모리 셀의 소거확인 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR980005025A KR980005025A (ko) | 1998-03-30 |
KR100223264B1 true KR100223264B1 (ko) | 1999-10-15 |
Family
ID=19464582
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960025546A KR100223264B1 (ko) | 1996-06-29 | 1996-06-29 | 플래쉬 메모리 셀의 소거확인 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100223264B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980052496A (ko) * | 1996-12-24 | 1998-09-25 | 김영환 | 플래쉬 메모리셀의 과소거 된 셀 확인 방법 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100390945B1 (ko) * | 2000-12-29 | 2003-07-10 | 주식회사 하이닉스반도체 | 플래쉬 메모리 셀의 소거 속도 측정 회로 |
-
1996
- 1996-06-29 KR KR1019960025546A patent/KR100223264B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980052496A (ko) * | 1996-12-24 | 1998-09-25 | 김영환 | 플래쉬 메모리셀의 과소거 된 셀 확인 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR980005025A (ko) | 1998-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5295108A (en) | Electrically erasable and programmable read only memory device with simple controller for selecting operational sequences after confirmation | |
US6252800B1 (en) | Semiconductor memory device | |
US6400602B2 (en) | Semiconductor memory device and restoration method therefor | |
EP1115063B1 (en) | Non-volatile semiconductor memory device with error management | |
US8046646B2 (en) | Defective memory block identification in a memory device | |
US20120239866A1 (en) | Non-volatile memory with error correction for page copy operation and method thereof | |
US7826277B2 (en) | Non-volatile memory device and method of operating the same | |
KR960032496A (ko) | 열 리던던씨를 가지는 불휘발성 반도체 메모리의 소거 검증회로 | |
JP2003085988A (ja) | 不揮発性半導体メモリ装置 | |
JP2004095029A (ja) | 不揮発性メモリおよびその書き込み処理方法 | |
JP2001084780A (ja) | 不揮発性半導体記憶装置 | |
KR100648277B1 (ko) | 프로그램 시간을 줄일 수 있는 플래시 메모리 장치 | |
EP1073065B1 (en) | Nonvolatile semiconductor memory device | |
US20010042159A1 (en) | Multiplexing of trim outputs on a trim bus to reduce die size | |
KR970051345A (ko) | 플래쉬 메모리 소자 및 그를 이용한 프로그램 방법 | |
KR20030019271A (ko) | 반도체 장치 | |
US6320791B1 (en) | Writing apparatus for a non-volatile semiconductor memory device | |
JP4920680B2 (ja) | エラー注入によるアタックに対してメモリを保護する装置 | |
KR100223264B1 (ko) | 플래쉬 메모리 셀의 소거확인 방법 | |
US7145800B2 (en) | Preconditioning of defective and redundant columns in a memory device | |
JPH06215590A (ja) | フラッシュ消去型不揮発性メモリ | |
JP2004030849A (ja) | データの一部書き換え機能を有する半導体不揮発性メモリ | |
KR970051364A (ko) | 칼럼불량 구제 및 고속 소거검증 기능을 가지는 불휘발성 반도체 메모리 장치 | |
JPH07122088A (ja) | 不揮発性半導体記憶装置 | |
JP2004039055A (ja) | 不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20070622 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |