KR970051345A - 플래쉬 메모리 소자 및 그를 이용한 프로그램 방법 - Google Patents

플래쉬 메모리 소자 및 그를 이용한 프로그램 방법 Download PDF

Info

Publication number
KR970051345A
KR970051345A KR1019950058452A KR19950058452A KR970051345A KR 970051345 A KR970051345 A KR 970051345A KR 1019950058452 A KR1019950058452 A KR 1019950058452A KR 19950058452 A KR19950058452 A KR 19950058452A KR 970051345 A KR970051345 A KR 970051345A
Authority
KR
South Korea
Prior art keywords
data
bit
looping
memory cell
cell array
Prior art date
Application number
KR1019950058452A
Other languages
English (en)
Other versions
KR100208433B1 (ko
Inventor
하창완
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950058452A priority Critical patent/KR100208433B1/ko
Priority to TW085116106A priority patent/TW327255B/zh
Priority to US08/773,604 priority patent/US5784317A/en
Priority to GB9626967A priority patent/GB2308701B/en
Publication of KR970051345A publication Critical patent/KR970051345A/ko
Application granted granted Critical
Publication of KR100208433B1 publication Critical patent/KR100208433B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 플래쉬 메모리 소자 및 그를 이용한 프로그램 방법에 관한 것으로, 프로그램된 데이타를 검증(Verify)하는 과정에서 발생되는 과도한 프로그램을 방지하기 위하여 연산회로를 이용하여 데이타를 비트 단위로 제어하므로써 프로그램 동작의 속도를 저하시키지 않으며, 검증시 프로그램된 메모리 셀은 다시 프로그램되지 않아 과도한 프로그램 스트레스로 인한 소자의 신뢰성 저하를 방지할 수 있도록 한 플래쉬 메모리 소자 및 그를 이용한 프로그램 방법에 관한 것이다.

Description

플래쉬 메모리 소자 및 그를 이용한 프로그램 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 따른 플래쉬 메모리 설명하기 위한 블럭도,
제5A 및 제 5B도는 본 발명에 따른 플래쉬 메모리 소자의 프로그램 방법을 설명하기 위한 순서도.

Claims (6)

  1. 플래쉬 메모리 소자에 있어서, 일정 비트이 데이타 및 어드레스를 각각 입력받으며 워드라인 인에이블 신호에 의해 동작되는 코멘드 레지스터와, 상기 코멘드 레지스터의 출력신호 및 상기 워드라인 인에이블 신호를 입력받는 스테이트 및 루핑 제어회로와, 상기 스테이트 및 루핑 제어회로의 출력신호에 따라 프로그램, 소거, 독출 및 검증 동작을 제어하기 위한 출력신호를 출력하는 모드 제어회로와, 상기 워드라인 인에이블 신호 및 출력 인에이블 신호에 따라 데이타를 외부러부터 입력 또는 출력하기 위한 입출력 버퍼와, 상기 입출력버퍼로부터 입력된 데이타를 래치하기 위한 래치회로와, 다수의 메모리 셀이 워드 라인과 비트 라인간에 매트릭스 방식으로 접속된 메모리 셀 어레이와, 상기 모드 제어회로의 출력신호에 따라 상기 메모리 셀 어레이의 워드라인에 선택적으로 신호를 출력하기 위한 X-디코더와, 상기 메모리 셀 어레이의 비트라인에 선택적으로 신호를 출력하기 위한 Y-디코더와, 상기 Y-디코더 및 상기 메모리 셀 어레이간에 접속되며, 상기 모드 제어회로의 출력신호에 따라 상기 메모리 셀 어레이에 프로그램된 데이타를 센스 앰프를 통해 상기 입출력 버퍼로 출력하기 위한 Y-게이팅과, 상기 모드 제어회로의 출력 신호에 따라 상기 센스 엠프를 통해 출력되는 데이타의 역수를 생성하고, 상기 생성된 역수와 상기 래치회로에 래치된 데이타를 비트별로 가산한 다음 상기 가산된 데이타를 상기 Y-게이팅을 통해 상기 메모리 셀 어레이에 프로그램되도록 하기 위한 연산회로와, 상기 센스앰프를 통해 출력되는 데이타를 상기 래치회로에 래치된 데이타와 비교하고, 출력 신호를 상기 스테이트 및 루핑 제어회로 및 상기 모드 제어회로로 출력하는 비교기로 이루어지는 것을 특징으로 하는 플래쉬 메모리 소자.
  2. 제1항에 있어서, 상기 연산회로는 상기 생성된 역수와 상기 래치회로에 래치된 데이타를 비트별로 가산하는 과정에서 발생되는 캐리가 자리올림되지 않도록 구성되는 것을 특징으로 하는 플래쉬 메모리 소자.
  3. 플래쉬 메모리 소자를 이용한 프로그램 방법에 있어서, 시작 단계(200)로부터 어드레스 및 데이타를 각각 로드하는 단계(201)와, 상기 단계(201)로부터 초기 루핑 순서를 설정하는 단계(203)와, 상기 단계(203)로부터 상기 로드된 데이타를 메모리 셀 어레이에 프로그램시키는 단계(204)와, 상기 단계(204)로부터 상기 프로그램된 데이타를 검증하는 단계(205)와, 상기 단계(205)로부터 상기 로드된 데이타와 검증된 데이타를 서로 비교하는 단계(206)와, 상기 단계(206)로부터 상기 로드된 데이타와 검증된 데이타가 서로 같은 경우 프로그램을 종료하는 단계(207)와, 상기 단계(206)로부터 상기 로드된데이타와 검증된 데이타가 서로 다른 경우 상기 진행된 루핑 순서와 설정된 루핑 횟수를 비교하는 단계(208)와, 상기 단계(208)로부터 상기 진행된 루핑 순서가 상기 설정된 루핑 횟수와 동일하지 않으면 다음 루핑 순서를 설정하는 단계(210)와, 상기 단계(210)로부터 상기 검증된 데이타의 역수를 생성시키는 단계(211)와, 상기 단계(211)로부터 상기 검증된 데이타의 역수와 상기 로드된 데이타를 비트별로 가산한 후 상기 단계(204)로 진행하여 상기 가산 결과로 발생된 새로운 데이타를 상기 메모리 셀 어레이에 프로그램시키는 단계(212)와, 상기 단계(208)로부터 최종 루핑 순서가 상기 설정된 루핑 횟수와 동일한 경우가 발생되면 프로그램의 실패를 알리는 단계(209)로 이루어지는 것을 특징으로 하는 플래쉬 메모리 소자를 이용한 프로그램 방법.
  4. 제3항에 있어서, 상기 검증된 데이타의 역수와 상기 로드된 데이타를 비트별로 가산하는 과정에서 발생되는 캐리는 자리올림되지 않도록 하는 것을 특징으로 하는 플래쉬 메모리 소자를 이용한 프로그램 방법.
  5. 플래쉬 메모리 소자를 이용한 프로그램 방법에 있어서, 시작 단계(300)로부터 어드레스 및 데이타를 각각 로드하는 단계(301)와, 상기 단계(301)로부터 초기 루핑 순서를 설정하는 단계(303)와, 상기 단계(303)로부터 현재 메모리 셀 어레이에 프로그램된 데이타를 1차 검증하는 단계(304)와, 상기 단계(304)로부터 상기 1차 검증된 데이타중 프로그램된 비트가 존재하는가를 판단하는 단계(305)와, 상기 단계(305)로부터 상기 1차 검증된 데이타중 프로그램된 비트가 존재하지 않는 경구 상기 1차 검증된 데이타의 역수를 생성하는 단계(306)와, 상기 단계(306)로부터 상기 1차 검증된 데이타의 역수와 상기 로드된 데이타를 비트별로 가산하기 위한 1차 연산을 실시하는 단계(307)와, 상기 단계(307)로부터 상기 1차 연산의 결과로 생성된 데이타를 상기 메모리 셀 어레이에 프로그램시키는 단계(208)와, 상기 단계(308)로부터 상기 메모리 셀 어레이에 프로그램된 데이타를 2차 검증하는 단계(309)와, 상기 단계(309)로부터 상기 2차 검증된 데이타와 상기 로드된 데이타를 비교하는 단계(310)와, 상기 단계(310)로부터 상기 2차 검증된 데이타가 상기 로드된 데이타와 같은 경우 프로그램을 종료하는 단계(311)와, 상기 단계(310)로부터 상기 2차 검증된 데이타와 상기 로드된 데이타가 다른 경우 상기 진행된 루핑 순서와 설정된 루핑 횟수를 비교하는 단계(312)와, 상기 단계(312)로부터 상기 진행된 루핑 순서가 상기 설정된 루핑 횟수와 동일하지 않은 경우 다름 루핑 순서를 설정하는 단계(313)와, 상기 단계(313)로부터 상기 2차 검증된 데이타의 역수를 생성시키는 단계(314)와, 상기 단계(314)로부터 상기 2차 금증도니 데이타의 역수와 상기 로드된 데이타를 비트별로 가산하기 위한 2차 연산을 실시한 후 상기 단계(308)로 진행하여 상기 가산 결과로 발생된 새로운 데이타를 상기 메모리 셀 어레이에 프로그램시키는 단계(315)와, 상기 단계(305)로부터 상기 1차 검증된 데이타중 프로그램된 비트가 존재하는 경우 상기 메모리 셀 어레이에 프로그램된 데이타를 소거시키는 단계(316)와, 상기 단계(316)로부터 상기 로드된 데디타를 상기 메모리 셀 어레이에 프로그램시킨 후 상기 단계(309)로 진행하는 단계(317)와, 상기 단계(312)로부터 최종 루핑 순서가 상기 설정된 루핑 횟수와 동일한 경우가 발생되면 프로그램의 실패를 알리는 단계(318)로 이루어지는 것을 특징으로 하는 플래쉬 메모리 소자를 이용한 프로그램 방법.
  6. 제5항에 있어서, 상기 1차 및 2차 연산 과정에서 발생되는 캐리는 자리올림되지 않도록 하는 것을 특징으로 하는 플래쉬 메모리 소자를 이용한 프로그램 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950058452A 1995-12-27 1995-12-27 플래쉬 메모리 소자 및 그를 이용한 프로그램 방법 KR100208433B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950058452A KR100208433B1 (ko) 1995-12-27 1995-12-27 플래쉬 메모리 소자 및 그를 이용한 프로그램 방법
TW085116106A TW327255B (en) 1995-12-27 1996-12-26 Flash memory element and method of encoding the same
US08/773,604 US5784317A (en) 1995-12-27 1996-12-27 Flash memory device using an operational circuit for bit-by-bit verifying of programmed data in memory cells and method of programming the same
GB9626967A GB2308701B (en) 1995-12-27 1996-12-27 Flash memory device and programming method using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950058452A KR100208433B1 (ko) 1995-12-27 1995-12-27 플래쉬 메모리 소자 및 그를 이용한 프로그램 방법

Publications (2)

Publication Number Publication Date
KR970051345A true KR970051345A (ko) 1997-07-29
KR100208433B1 KR100208433B1 (ko) 1999-07-15

Family

ID=19444956

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950058452A KR100208433B1 (ko) 1995-12-27 1995-12-27 플래쉬 메모리 소자 및 그를 이용한 프로그램 방법

Country Status (4)

Country Link
US (1) US5784317A (ko)
KR (1) KR100208433B1 (ko)
GB (1) GB2308701B (ko)
TW (1) TW327255B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100193898B1 (ko) * 1996-06-29 1999-06-15 김영환 플래쉬 메모리 장치
KR100258574B1 (ko) * 1997-12-30 2000-06-15 윤종용 반도체 메모리 장치 및 그 장치의 프로그램/소거 검증 방법
KR100290283B1 (ko) * 1998-10-30 2001-05-15 윤종용 불휘발성 반도체 메모리 장치 및 그의 워드 라인 구동 방법
US6108263A (en) * 1999-08-12 2000-08-22 Motorola, Inc. Memory system, method for verifying data stored in a memory system after a write cycle and method for writing to a memory system
US6349056B1 (en) * 2000-12-28 2002-02-19 Sandisk Corporation Method and structure for efficient data verification operation for non-volatile memories
US7392436B2 (en) * 2003-05-08 2008-06-24 Micron Technology, Inc. Program failure recovery
US7239557B2 (en) 2005-06-17 2007-07-03 Micron Technology, Inc. Program method with optimized voltage level for flash memory
KR100764747B1 (ko) * 2006-09-15 2007-10-08 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
KR100819106B1 (ko) * 2006-09-27 2008-04-02 삼성전자주식회사 상변화 메모리 장치에서의 라이트 동작방법
US7379341B2 (en) * 2006-10-05 2008-05-27 Macronix International Co., Ltd. Loading data with error detection in a power on sequence of flash memory device
WO2008077238A1 (en) * 2006-12-22 2008-07-03 Sidense Corp. Dual function data register
TWI430275B (zh) * 2008-04-16 2014-03-11 Magnachip Semiconductor Ltd 用於程式化非揮發性記憶體裝置之方法
KR102087436B1 (ko) * 2013-04-02 2020-04-14 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
US9019780B1 (en) * 2013-10-08 2015-04-28 Ememory Technology Inc. Non-volatile memory apparatus and data verification method thereof
KR20240054731A (ko) 2022-10-19 2024-04-26 양정필 와인병 가스유출방지마개

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0713879B2 (ja) * 1985-06-21 1995-02-15 三菱電機株式会社 半導体記憶装置
US5053990A (en) * 1988-02-17 1991-10-01 Intel Corporation Program/erase selection for flash memory
KR960002006B1 (ko) * 1991-03-12 1996-02-09 가부시끼가이샤 도시바 2개의 기준 레벨을 사용하는 기록 검증 제어기를 갖는 전기적으로 소거 가능하고 프로그램 가능한 불휘발성 메모리 장치
KR950000273B1 (ko) * 1992-02-21 1995-01-12 삼성전자 주식회사 불휘발성 반도체 메모리장치 및 그 최적화 기입방법
US5323351A (en) * 1992-06-10 1994-06-21 Nexcom Technology, Inc. Method and apparatus for programming electrical erasable programmable read-only memory arrays
US5357463A (en) * 1992-11-17 1994-10-18 Micron Semiconductor, Inc. Method for reverse programming of a flash EEPROM

Also Published As

Publication number Publication date
GB2308701B (en) 2000-03-01
GB2308701A (en) 1997-07-02
KR100208433B1 (ko) 1999-07-15
US5784317A (en) 1998-07-21
GB9626967D0 (en) 1997-02-12
TW327255B (en) 1998-02-21

Similar Documents

Publication Publication Date Title
KR100609669B1 (ko) 감지 시간 제어 장치 및 방법
KR100430205B1 (ko) 반도체 기억 장치
US6243839B1 (en) Non-volatile memory system including apparatus for testing memory elements by writing and verifying data patterns
US7110301B2 (en) Non-volatile semiconductor memory device and multi-block erase method thereof
US7260016B2 (en) Non-volatile semiconductor memory device and writing method therefor
KR950020743A (ko) 프로그램된 기준(programmed reference)
JPH0628899A (ja) 不揮発性半導体記憶装置
KR970051345A (ko) 플래쉬 메모리 소자 및 그를 이용한 프로그램 방법
KR970051333A (ko) 다수상태 불휘발성 반도체 메모리 장치
US7050336B2 (en) Nonvolatile semiconductor memory device having reduced erasing time
US6011720A (en) Nonvolatile memory with reduced write time/write verify time and semiconductor device thereof
JPH11306769A (ja) 不揮発性メモリ装置
US8195993B2 (en) Semiconductor integrated circuit device
US6118703A (en) Nonvolatile storage device and control method therefor
US6937522B2 (en) Nonvolatile semiconductor memory device
JP3204379B2 (ja) 不揮発性半導体記憶装置
US20040165442A1 (en) NAND-type flash memory device having array of status cells for storing block erase/program information
US20050213388A1 (en) Semiconductor device and method for writing data into the semiconductor device
KR100528110B1 (ko) 반도체 장치
US6457093B2 (en) Circuit and method to control operations of another circuit
US6788588B2 (en) Asynchronous semiconductor memory device
US6292392B1 (en) Non-volatile semiconductor device
US6430090B1 (en) Read device and read method for semiconductor memory
US5812460A (en) Nonvolatile semiconductor memory device having test circuit for testing erasing function thereof
JPH10199263A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130405

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140404

Year of fee payment: 16

EXPY Expiration of term