KR980005025A - 플래쉬 메모리 셀의 소거확인 방법 - Google Patents

플래쉬 메모리 셀의 소거확인 방법 Download PDF

Info

Publication number
KR980005025A
KR980005025A KR1019960025546A KR19960025546A KR980005025A KR 980005025 A KR980005025 A KR 980005025A KR 1019960025546 A KR1019960025546 A KR 1019960025546A KR 19960025546 A KR19960025546 A KR 19960025546A KR 980005025 A KR980005025 A KR 980005025A
Authority
KR
South Korea
Prior art keywords
memory cell
line decoder
flash memory
bit line
circuit
Prior art date
Application number
KR1019960025546A
Other languages
English (en)
Other versions
KR100223264B1 (ko
Inventor
신계완
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019960025546A priority Critical patent/KR100223264B1/ko
Publication of KR980005025A publication Critical patent/KR980005025A/ko
Application granted granted Critical
Publication of KR100223264B1 publication Critical patent/KR100223264B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 블럭 단위로 소거(Erase)하는 플래쉬 메모리셀의 소거확인 동작시 한개의 셀이 어드레스가 선택되어 소거확인 될때까지의 시간을 체크(check)하여 소거확인시 상기 체크된 시간을 소거확인 동작에 적용하여 칩의 소거확인 동작시 실질적인 소거확인 시간만 소요되도록 한 플래쉬 메모리셀의 소거확인 방법에 관해 개시된다.

Description

플래쉬 메모리 셀의 소거확인 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
첨부된 도면은 본 발명에 따른 플래쉬 메모리셀의 소거확인 방법을 설명하기 위해 도시한 회로도.

Claims (1)

  1. 어드레스 패드를 통해 어드레스를 입력으로 하는 어드레스 버퍼와, 상기 어드레스를 입력으로 하는 어드레스 버퍼의 출력에 따라 동작되는 워드라인 디코더 및 비트라인 디코더와, 상기 워드라인 디코더 및 비트라인 디코더의 출력에 따라 어느 한 셀이 선택되는 메모리셀 블럭과, 상기 메모리셀 블럭에서 선택된 어느 한 셀의 데이타를 독출하기 위한 센스앰프와, 상기 센스앰프에 의해 독출된 데이타를 비교하기 위한 데이타 비교회로와, 상기 데이타 비교회로에서 비교된 데이타를 데이타 입출력으로 출력하기 위한 출력 버퍼 및 멀티플레스 회로로 구성된 플래쉬 메모리셀의 소거확인 회로를 이용한 메모리 셀의 소거확인 방법에 있어서, 상기 데이타 비교회로에서 비교된 데이타를 입력으로 하는 상기 어드레스 버퍼에서 어드레스를 증가하여 메모리셀이 소거확인 될때 까지의 시간을 체크하고, 상기 체크된 시간을 주기로 하는 로칼 클럭에 의해 칩의 소거확인 동작이 이루어 지도록 하는 것을 특징으로 하는 플래쉬 메모리셀의 소거 확인방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960025546A 1996-06-29 1996-06-29 플래쉬 메모리 셀의 소거확인 방법 KR100223264B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960025546A KR100223264B1 (ko) 1996-06-29 1996-06-29 플래쉬 메모리 셀의 소거확인 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960025546A KR100223264B1 (ko) 1996-06-29 1996-06-29 플래쉬 메모리 셀의 소거확인 방법

Publications (2)

Publication Number Publication Date
KR980005025A true KR980005025A (ko) 1998-03-30
KR100223264B1 KR100223264B1 (ko) 1999-10-15

Family

ID=19464582

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960025546A KR100223264B1 (ko) 1996-06-29 1996-06-29 플래쉬 메모리 셀의 소거확인 방법

Country Status (1)

Country Link
KR (1) KR100223264B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100390945B1 (ko) * 2000-12-29 2003-07-10 주식회사 하이닉스반도체 플래쉬 메모리 셀의 소거 속도 측정 회로

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980052496A (ko) * 1996-12-24 1998-09-25 김영환 플래쉬 메모리셀의 과소거 된 셀 확인 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100390945B1 (ko) * 2000-12-29 2003-07-10 주식회사 하이닉스반도체 플래쉬 메모리 셀의 소거 속도 측정 회로

Also Published As

Publication number Publication date
KR100223264B1 (ko) 1999-10-15

Similar Documents

Publication Publication Date Title
KR930020467A (ko) 불휘발성 반도체 기억장치
US7826277B2 (en) Non-volatile memory device and method of operating the same
DE602005022916D1 (de) Prädiktive generierung von fehlerkorrekturkodes für hochgeschwindigkeits-byte-schreiben in einem halbleiterspeicher
KR930014616A (ko) 불휘발성 반도체 기억장치 및 이 불휘발성 반도체 기억장치를 이용한 기억시스템
KR970072488A (ko) 기억 시스템
US9019780B1 (en) Non-volatile memory apparatus and data verification method thereof
DE3473365D1 (en) Single error correction circuit for system memory
KR940022578A (ko) 비휘발성 반도체 메모리 장치를 소거하고 검증하기 위한 방법 및 장치
KR940018871A (ko) 어드레스 천이 검출 회로를 구비한 비휘발성 반도체 메모리
US6260104B1 (en) Multiplexing of trim outputs on a trim bus to reduce die size
US6259630B1 (en) Nonvolatile semiconductor memory device equipped with verification circuit for identifying the address of a defective cell
KR100713983B1 (ko) 플래시 메모리 장치의 페이지 버퍼 및 그것을 이용한프로그램 방법
KR980005025A (ko) 플래쉬 메모리 셀의 소거확인 방법
KR930020430A (ko) 불휘발성 반도체 기억장치
ATE201112T1 (de) Ansteuerschaltung für nichtflüchtige halbleiter- speicheranordnung
JPH06215590A (ja) フラッシュ消去型不揮発性メモリ
KR970051364A (ko) 칼럼불량 구제 및 고속 소거검증 기능을 가지는 불휘발성 반도체 메모리 장치
KR20030038320A (ko) 반도체 메모리
JPH11296430A (ja) 記憶装置およびフラッシュメモリ
KR960025750A (ko) 플래쉬 메모리장치
KR100288417B1 (ko) 동기형 반도체 기억 장치
KR200155592Y1 (ko) 메모리 테스트회로
KR960025789A (ko) 플래쉬 메모리 소자의 소거모드 검증회로
KR970051325A (ko) 불휘발성 반도체 메모리장치
KR100280476B1 (ko) 스토리지 메모리 반도체

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070622

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee