KR940018871A - 어드레스 천이 검출 회로를 구비한 비휘발성 반도체 메모리 - Google Patents

어드레스 천이 검출 회로를 구비한 비휘발성 반도체 메모리 Download PDF

Info

Publication number
KR940018871A
KR940018871A KR1019940000089A KR19940000089A KR940018871A KR 940018871 A KR940018871 A KR 940018871A KR 1019940000089 A KR1019940000089 A KR 1019940000089A KR 19940000089 A KR19940000089 A KR 19940000089A KR 940018871 A KR940018871 A KR 940018871A
Authority
KR
South Korea
Prior art keywords
power
transition
level
voltage
power supply
Prior art date
Application number
KR1019940000089A
Other languages
English (en)
Other versions
KR960005354B1 (ko
Inventor
히로미 가와시마
다카오 아카오기
Original Assignee
세키자와 스토무
후지쓰 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세키자와 스토무, 후지쓰 가부시키가이샤 filed Critical 세키자와 스토무
Publication of KR940018871A publication Critical patent/KR940018871A/ko
Application granted granted Critical
Publication of KR960005354B1 publication Critical patent/KR960005354B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명의 목적은 비록 어드레스 신호 변화 및 전원의 턴오프 상태를 검출함으로써 비티선 차지업과 같은 동작을 수행함으로써 보다 빠른 동작 속도를 달성하도록 메모리가 설계된다 하더라도 저장된 데이타가 파워온시 적절히 판독될 수 있는 비휘발성 메모리를 제공하는 것이다. 기입 또는 소거 동작 이후에 통상적인 판독 동작시 인가된 전압보다 낮은 제1 확인 레벨(V2)의 전압 또는 인가 전압(V1)보다 높은 제2확인 레벨(V3)의 전압을 인가함으로써 확인용 판독 동작이 수행되는 비휘발성 반도체 메모리는 어드레스 천이 검출 회로(1)와, 전원 전압이 제1확인 레벨(V2)보다 높은 제1전원 천이 문턱 레벨(V4)에 도달했을때 전원 전압의 상승시 초기화 천이 신호를 발생시키기 위한 전우언 검출회로(3)와, 어드레스 천이 신호 및 초기화 천이 신호에 따라 비트선 차지업과 같은 동작을 수행하기 위한 천이 동작 회로(2)를 구비한다.

Description

어드레스 천이 검출 회로를 구비한 비휘발성 반도체 메모리
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명에 따른 플래시 메모리의 기본구성을 나타낸 도면, 제6도는 본 발명의 플래시 메모리의 다양한 전압 레벨간의 관계를 나타낸 도면, 제7도는 본 발명의 일실시예의 전체 구성을 나타낸 도면, 제8도는 실시예에 따른 어드레스 천이 검출 회로를 나타낸 도면, 제9도는 실시예에 따른 전원(Vcc) 검출 회로를 나타낸 도면, 제10도는 실시예에 따른 전원(Vcc) 검출 회로의 동작을 나타낸 타이밍 챠트.

Claims (5)

  1. 동작이 정확히 달성되었는지 여부를 확인하도록 기입 또는 소거 동작 이후에 고레벨 또는 저레벨로 동작을 수행함으로써기입 또는 소거 동작의 정확성을 확인하기 위해 통상적인 판독 동작시 인가된 전원 전압(V1)보다 낮은 제1확인 레벨(V2)의 전압또는 인가 전압(V1)보다 높은 제2확인 레벨(V3)의 전압을 표시된 부분에 인가함으로써 행해지는 확인용 판독 동작이 수행되고, 전기적으로 재기입 가능한 내용을 갖는 비휘발성 반도체 메모리에 있어서, 어드레스 신호의 변화를 검출함으로써어드레스 천이 신호를 발생시키기 위한 어드레스 천이 검출 회로(1)와;파워온시 전원 전압이 제1확인 레벨(V2)보다 높은제1전원 천이무턱 레벨에 도달할 때 초기화 천이 신호를 발생시키기 위한 전원 검출 회로(3)와; 상기 어드레스 천이 신호및 상기 초기화 천이 신호에 파라 비트선 차지업과 같은 규정된 동작을 수행하기 위한 천이 동작 회로(2)를 구비하는 것을 특징으로 하는 비휘발성 반도체 메모리.
  2. 제1항에 있어서, 상기 전원 검출 회로(3)는 파워온시 상기 전원 전압이 상기 제1전원 천이 문턱 레벨(V4)에 도달할 때초기화 천이 신호(/INTATD)를 발생시키기 위한 제1전원 천이 검출 회로(501)와;상기 전원 전압(V1)이 상기 제1전원 천이문턱 레벨(V4)보다 낮은 제2전원 천이 문턱 레벨(V5)에 도달할 때 초기화 신호(/INT)를 발생시키기 위한 제2전원 천이 검출 회로(502)를 구비하고, 상기 제1확인 레벨(V2)은 상기 제1전원 천이 문턱 레벨(V4)과 상기 제2전원 천이 문턱 레벨(V5) 사이의 중간 레벨인 것을 특징으로 하는 비휘발성 반도체 메모리.
  3. 제2항에 있어서, 상기 제1전원 천이 검출회로(501) 및 상기 제2전원 천이 검출회로(502)는 각각 상이한 논리 문턱 전압을갖는 논리 회로를 포함하는 것을 특징으로 하는 비휘발성 반도체 메모리.
  4. 동작이 정확히 달성되었는지의 여부를 확인하도록 기입 또는 소거 동작이후에 고레벨 또는 저레벨로 동작을 수행함으로써기입 또는 소거 동작의 정확성을 확인하기 위해 통상적인 판독 동작시 인가된 전원 전압(V1)보다 낮은 제1확인 레벨(V2)의 전압 또는 인가 전압(V1)보다 높은 제2확인 레벨(V3)의 전압을 표시된 부분에 인가함으로써 행해지는 확인용 판독 동작이 수행되고, 전기적으로 재기입 가능한 내용을 갖는 비휘발성 메모리에 있어서, 상기 전원 전압이 상기 제1확인 레벨(V2)보다 높은 제1전원 천이 문턱 레벨(V4)보다 낮은지 여부를 파워온시 검출하고, 상기 전원 전압이 상기 제1전원 천이문턱 레벨(V4)보다 낮을때 상기 비휘발성 반도체 메모리상에서 판독 동작을 방해하는 전원 검출 회로를 구비하는 것을 특징으로 하는 비휘발성 메모리.
  5. 제1항 또는 제4항에 있어서, 상기 비휘발성 반도체 메모리의 출력은 상기 전원 전압(V1)이 상기 전원 천이 문턱 레벨(V4)보다 낮을때 고 임피던스 상태에 놓이는 것을 특징으로 하는 비휘발성 반도체 메모리.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940000089A 1993-01-14 1994-01-05 어드레스 천이 검출 회로를 구비한 비휘발성 반도체 메모리 KR960005354B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP495593A JP3212396B2 (ja) 1993-01-14 1993-01-14 不揮発性半導体記憶装置
JP93-4955 1993-01-14

Publications (2)

Publication Number Publication Date
KR940018871A true KR940018871A (ko) 1994-08-19
KR960005354B1 KR960005354B1 (ko) 1996-04-24

Family

ID=11598005

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940000089A KR960005354B1 (ko) 1993-01-14 1994-01-05 어드레스 천이 검출 회로를 구비한 비휘발성 반도체 메모리

Country Status (5)

Country Link
US (1) US5428580A (ko)
EP (1) EP0606769B1 (ko)
JP (1) JP3212396B2 (ko)
KR (1) KR960005354B1 (ko)
DE (1) DE69321700T2 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970003810B1 (ko) * 1993-04-14 1997-03-22 삼성전자 주식회사 어드레스 천이 검출회로를 내장하는 불휘발성 반도체 집적회로
US5696463A (en) * 1993-11-02 1997-12-09 Hyundai Electronics Industries Co., Ltd. Address transition detecting circuit which generates constant pulse width signal
JPH08235865A (ja) * 1995-02-28 1996-09-13 Nec Corp 半導体記憶装置
US5566130A (en) * 1995-11-09 1996-10-15 The United States Of America As Represented By The Secretary Of The Air Force Address transition detection (ATD) circuit for asynchronous VLSI chips
US5696730A (en) * 1996-06-13 1997-12-09 Waferscale Integration Inc. First read cycle circuit for semiconductor memory
US6567336B2 (en) * 1996-10-14 2003-05-20 Kabushiki Kaisha Toshiba Semiconductor memory for logic-hybrid memory
FR2756658B1 (fr) * 1996-11-29 1999-01-22 Sgs Thomson Microelectronics Memoire electronique non volatile et son procede de gestion
US5835413A (en) * 1996-12-20 1998-11-10 Intel Corporation Method for improved data retention in a nonvolatile writeable memory by sensing and reprogramming cell voltage levels
JP3411186B2 (ja) * 1997-06-06 2003-05-26 シャープ株式会社 不揮発性半導体記憶装置
US5943288A (en) * 1997-10-31 1999-08-24 Integrated Silicon Solution, Inc. Apparatus and method for minimizing address hold time in asynchronous SRAM
US5991196A (en) * 1997-12-16 1999-11-23 Microchip Technology Incorporated Reprogrammable memory device with variable page size
US6349056B1 (en) 2000-12-28 2002-02-19 Sandisk Corporation Method and structure for efficient data verification operation for non-volatile memories
KR100525922B1 (ko) * 2000-12-29 2005-11-02 주식회사 하이닉스반도체 플래쉬 메모리 장치의 구동 방법
JP4790925B2 (ja) * 2001-03-30 2011-10-12 富士通セミコンダクター株式会社 アドレス発生回路
KR100420125B1 (ko) * 2002-02-02 2004-03-02 삼성전자주식회사 비휘발성 반도체 메모리 장치와 그것의 파워-업 독출 방법
KR100606157B1 (ko) * 2004-07-26 2006-08-01 삼성전자주식회사 파워 레벨 감지 회로를 가지는 플레시 메모리
US7385855B2 (en) * 2005-12-26 2008-06-10 Ememory Technology Inc. Nonvolatile memory device having self reprogramming function
JP2012146033A (ja) * 2011-01-07 2012-08-02 Toshiba Corp メモリ装置
CN103490757B (zh) * 2013-08-28 2018-10-30 华为技术有限公司 一种基于i/o接口的信号输出方法和装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4633442A (en) * 1985-02-04 1986-12-30 Raytheon Company Protective circuitry for a read only memory
JP2522381B2 (ja) * 1989-02-27 1996-08-07 日本電気株式会社 半導体装置
JPH0748307B2 (ja) * 1989-06-08 1995-05-24 株式会社東芝 半導体メモリ装置
JPH0346193A (ja) * 1989-07-13 1991-02-27 Mitsubishi Electric Corp スタティック型半導体記憶装置
US4972374A (en) * 1989-12-27 1990-11-20 Motorola, Inc. Output amplifying stage with power saving feature
US5113373A (en) * 1990-08-06 1992-05-12 Advanced Micro Devices, Inc. Power control circuit

Also Published As

Publication number Publication date
JP3212396B2 (ja) 2001-09-25
DE69321700D1 (de) 1998-11-26
KR960005354B1 (ko) 1996-04-24
EP0606769B1 (en) 1998-10-21
EP0606769A3 (en) 1995-03-29
US5428580A (en) 1995-06-27
DE69321700T2 (de) 1999-03-18
EP0606769A2 (en) 1994-07-20
JPH06215592A (ja) 1994-08-05

Similar Documents

Publication Publication Date Title
KR940018871A (ko) 어드레스 천이 검출 회로를 구비한 비휘발성 반도체 메모리
KR890008700A (ko) 원-타임 프로그램 가능 메모리 및 장치와 마이크로컴퓨터
KR870000705A (ko) 반도체 기억 장치
KR940022571A (ko) 불휘발성 반도체 기억장치
KR920018766A (ko) 불휘발성 반도체 기억장치
KR930020467A (ko) 불휘발성 반도체 기억장치
DE69229437D1 (de) Nicht-flüchtiger Halbleiterspeicher
KR910003677A (ko) 프로그래머블 반도체 메모리 장치
KR970003266A (ko) 비휘발성 반도체 메모리
KR100395770B1 (ko) 시스템의 부트-업 메모리로서 사용 가능한 불휘발성플래시 메모리 장치 및 그의 동작 방법
KR19980055748A (ko) 플래쉬 메모리 장치
KR101076072B1 (ko) 플래시 소자의 소거 동작 방법
KR960012031A (ko) 반도체기억장치
KR880014574A (ko) 기준 셋팅회로
KR100430608B1 (ko) 반도체기억장치
JP4623669B2 (ja) 半導体装置および半導体装置の制御方法
KR100735011B1 (ko) 노어 플래시 메모리 및 그것의 읽기 방법
JP3762558B2 (ja) 半導体記憶装置及び半導体記憶装置における出力信号の制御方法並びに出力信号制御回路
KR970017668A (ko) 반도체 불휘발성 기억장치 및 그것을 사용한 컴퓨터시스템
JP3530402B2 (ja) 半導体集積回路装置
US6961274B2 (en) Sense amplifier
KR970706576A (ko) 비휘발성 순차 메모리 장치의 판독 파이프라인 초기화 방법 및 장치(initializing a read pipeline of a non-volatile sequential memory device)
KR950034262A (ko) 저 전력 소비 반도체 메모리 장치
KR100648271B1 (ko) 출력 데이터의 왜곡을 방지하는 플래시 메모리 장치
KR100466937B1 (ko) 반도체메모리장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120418

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20130404

Year of fee payment: 18

EXPY Expiration of term