JPH08203292A - 不揮発性メモリ - Google Patents
不揮発性メモリInfo
- Publication number
- JPH08203292A JPH08203292A JP1383595A JP1383595A JPH08203292A JP H08203292 A JPH08203292 A JP H08203292A JP 1383595 A JP1383595 A JP 1383595A JP 1383595 A JP1383595 A JP 1383595A JP H08203292 A JPH08203292 A JP H08203292A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- memory unit
- error
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】
【目的】 記憶データの信頼性が高い不揮発性メモリを
提供することを目的とする。 【構成】 アクセス用データ（４）を記憶することがで
きる複数のメモリ単位を有するユーザメモリ単位（２）
と該ユーザメモリ単位内のメモリ単位に置き換えて使用
するための予備のメモリ単位を有するリザーブメモリ単
位（３）を有するメモリ単位アレイ（１）と、エラー検
出用データ（５）を記憶するためのエラー検出用メモリ
と、外部から供給されるアクセス用データを基にエラー
検出用データ（５）を生成し、該アクセス用データをメ
モリ単位アレイに記憶し、該エラー検出用データをエラ
ー検出用メモリに記憶するための手段と、メモリ単位に
記憶されているアクセス用データにエラーが含まれてい
るときにはメモリ単位の置き換えを行う手段（７）とを
有する。
提供することを目的とする。 【構成】 アクセス用データ（４）を記憶することがで
きる複数のメモリ単位を有するユーザメモリ単位（２）
と該ユーザメモリ単位内のメモリ単位に置き換えて使用
するための予備のメモリ単位を有するリザーブメモリ単
位（３）を有するメモリ単位アレイ（１）と、エラー検
出用データ（５）を記憶するためのエラー検出用メモリ
と、外部から供給されるアクセス用データを基にエラー
検出用データ（５）を生成し、該アクセス用データをメ
モリ単位アレイに記憶し、該エラー検出用データをエラ
ー検出用メモリに記憶するための手段と、メモリ単位に
記憶されているアクセス用データにエラーが含まれてい
るときにはメモリ単位の置き換えを行う手段（７）とを
有する。
Description
【０００１】
【産業上の利用分野】本発明は不揮発性メモリに関し、
特に記憶データの信頼性を高めることのできる不揮発性
メモリに関する。
特に記憶データの信頼性を高めることのできる不揮発性
メモリに関する。
【０００２】
【従来の技術】図５は、従来技術による不揮発性メモリ
の構成を示す。この不揮発性メモリは、記憶されたデー
タのエラー検出またはエラー訂正が可能である。以下、
エラー検出または訂正のための処理をＥＣＣと呼ぶ。Ｅ
ＣＣには、例えばリードソロモン符号を用いたものがあ
る。
の構成を示す。この不揮発性メモリは、記憶されたデー
タのエラー検出またはエラー訂正が可能である。以下、
エラー検出または訂正のための処理をＥＣＣと呼ぶ。Ｅ
ＣＣには、例えばリードソロモン符号を用いたものがあ
る。
【０００３】フラッシュメモリ４１は、不揮発性メモリ
であり、複数のブロックから構成される。ブロックと
は、消去を行う最小単位のメモリブロックである。な
お、ブロックは、書き込みまたは読み出しを行う最小単
位でもある場合について以下説明する。各ブロックは、
生データ４とＥＣＣデータ５を記憶するための領域を有
する。例えば、生データ４は、２５６バイトの大きさで
あり、ＥＣＣデータ５は８バイトの大きさである。
であり、複数のブロックから構成される。ブロックと
は、消去を行う最小単位のメモリブロックである。な
お、ブロックは、書き込みまたは読み出しを行う最小単
位でもある場合について以下説明する。各ブロックは、
生データ４とＥＣＣデータ５を記憶するための領域を有
する。例えば、生データ４は、２５６バイトの大きさで
あり、ＥＣＣデータ５は８バイトの大きさである。
【０００４】生データ４は、エラーを含んでいなけれ
ば、書き込みデータと同じである。ＥＣＣデータ５は、
生データ４に含まれるエラーを検出または訂正するため
のデータである。生データ４がエラーを含む場合、生デ
ータ４をＥＣＣデータ５で訂正したデータが読み出され
る。この場合、生データ４は書き込みデータおよび読み
出しデータと異なるものとなる。
ば、書き込みデータと同じである。ＥＣＣデータ５は、
生データ４に含まれるエラーを検出または訂正するため
のデータである。生データ４がエラーを含む場合、生デ
ータ４をＥＣＣデータ５で訂正したデータが読み出され
る。この場合、生データ４は書き込みデータおよび読み
出しデータと異なるものとなる。
【０００５】フラッシュメモリ４１に書き込みを行う際
の動作を説明する。書き込みを行うためのデータは、外
部から制御部４７へ、書き込み命令（制御信号）および
書き込みアドレスと共に供給される。書き込みデータ
は、１ブロック分のデータであり、例えば２５６バイト
である。
の動作を説明する。書き込みを行うためのデータは、外
部から制御部４７へ、書き込み命令（制御信号）および
書き込みアドレスと共に供給される。書き込みデータ
は、１ブロック分のデータであり、例えば２５６バイト
である。
【０００６】制御部４７は、供給された２５６バイトの
書き込みデータ（生データ４）を基に、ＥＣＣ（例え
ば、リードソロモン符号）の演算を行い、８バイトのＥ
ＣＣデータ５を生成する。そして、書き込みデータ（生
データ４）とＥＣＣデータ５をフラッシュメモリ４１に
書き込む。書き込みデータは、生データ４として書き込
まれる。書き込み時にエラーが発生すると、生データ４
はエラーを含むことになり、書き込みデータと生データ
４は等しくなくなる。書き込まれる場所は、外部から供
給される書き込みアドレスに対応するブロックである。
書き込みデータ（生データ４）を基に、ＥＣＣ（例え
ば、リードソロモン符号）の演算を行い、８バイトのＥ
ＣＣデータ５を生成する。そして、書き込みデータ（生
データ４）とＥＣＣデータ５をフラッシュメモリ４１に
書き込む。書き込みデータは、生データ４として書き込
まれる。書き込み時にエラーが発生すると、生データ４
はエラーを含むことになり、書き込みデータと生データ
４は等しくなくなる。書き込まれる場所は、外部から供
給される書き込みアドレスに対応するブロックである。
【０００７】以上により、フラッシュメモリ４１の特定
ブロックに生データ４とＥＣＣデータ５を書き込むこと
ができる。次に、フラッシュメモリ４１から読み出しを
行う際の動作を説明する。
ブロックに生データ４とＥＣＣデータ５を書き込むこと
ができる。次に、フラッシュメモリ４１から読み出しを
行う際の動作を説明する。
【０００８】読み出しを行う際には、まず、外部から制
御部４７へ、読み出し命令（制御信号）および読み出し
アドレスが供給される。制御部４７は、外部から供給さ
れる読み出しアドレスに対応するフラッシュメモリ４１
内のブロックから、生データ４とＥＣＣデータ５を読み
出す。
御部４７へ、読み出し命令（制御信号）および読み出し
アドレスが供給される。制御部４７は、外部から供給さ
れる読み出しアドレスに対応するフラッシュメモリ４１
内のブロックから、生データ４とＥＣＣデータ５を読み
出す。
【０００９】そして、エラー検出またはエラー訂正の処
理を行う。まず、ＥＣＣデータ５を基にして、生データ
４にエラーが含まれているか否かの検出を行う。制御部
４７は、生データ４にエラーが含まれていなければ、生
データ４をそのまま読み出しデータとして外部へ出力す
る。一方、生データ４にエラーが含まれているときに
は、ＥＣＣデータ５を基に生データ４のエラー訂正を行
って、外部へ読み出しデータとして出力する。
理を行う。まず、ＥＣＣデータ５を基にして、生データ
４にエラーが含まれているか否かの検出を行う。制御部
４７は、生データ４にエラーが含まれていなければ、生
データ４をそのまま読み出しデータとして外部へ出力す
る。一方、生データ４にエラーが含まれているときに
は、ＥＣＣデータ５を基に生データ４のエラー訂正を行
って、外部へ読み出しデータとして出力する。
【００１０】
【発明が解決しようとする課題】一般に、フラッシュメ
モリは、メモリセルの構造上の理由から、書き換え用の
アクセス回数が有限回に制限されており、使用するにつ
れて劣化して行く。メモリセルは、コントロールゲート
とフローティングゲートを有し、絶縁膜を貫通するトン
ネル電流を用いてフローティングゲートに電荷を注入し
たり、排出することにより、“０”または“１”のデー
タを記憶させることができる。例えば、フローティング
ゲートに電荷を注入する際には、コントロールゲートに
２０Ｖの電圧を印加する。
モリは、メモリセルの構造上の理由から、書き換え用の
アクセス回数が有限回に制限されており、使用するにつ
れて劣化して行く。メモリセルは、コントロールゲート
とフローティングゲートを有し、絶縁膜を貫通するトン
ネル電流を用いてフローティングゲートに電荷を注入し
たり、排出することにより、“０”または“１”のデー
タを記憶させることができる。例えば、フローティング
ゲートに電荷を注入する際には、コントロールゲートに
２０Ｖの電圧を印加する。
【００１１】フローティングゲートに電荷を注入した
り、排出したりする処理を繰り返すと、次第にフローテ
ィングゲート周辺にある絶縁膜が劣化する。絶縁膜が劣
化すると、その部分から電荷のリークが生じ、データエ
ラーの原因になる。
り、排出したりする処理を繰り返すと、次第にフローテ
ィングゲート周辺にある絶縁膜が劣化する。絶縁膜が劣
化すると、その部分から電荷のリークが生じ、データエ
ラーの原因になる。
【００１２】絶縁膜に劣化が生ずると、そのメモリセル
は、エラー発生率が高くなり、エラーの再現性を示す。
また、製造時に、絶縁膜が必要以上に薄く仕上がってし
まったときにも、そのメモリセルは、エラー発生率が高
くなる。このようなメモリセルは、使用を避けることが
望ましい。
は、エラー発生率が高くなり、エラーの再現性を示す。
また、製造時に、絶縁膜が必要以上に薄く仕上がってし
まったときにも、そのメモリセルは、エラー発生率が高
くなる。このようなメモリセルは、使用を避けることが
望ましい。
【００１３】以上のエラーは、機能の劣化した特定のメ
モリセルから発生する。また、このようなメモリセルと
同じ論理ライン上の別のメモリセルからも、エラーが発
生しやすくなる。その理由を次に説明する。
モリセルから発生する。また、このようなメモリセルと
同じ論理ライン上の別のメモリセルからも、エラーが発
生しやすくなる。その理由を次に説明する。
【００１４】論理ラインとは、書き込みまたは読み出し
を行う最小単位を示すブロック内のメモリセルを共通に
結ぶワードラインである。論理ラインには、ブロック内
の複数のメモリセルが接続される。それらのメモリセル
には、１つの長い共通のコントロールゲートが設けられ
ている。フローティングゲートは、各メモリセルに別々
に設けられている。
を行う最小単位を示すブロック内のメモリセルを共通に
結ぶワードラインである。論理ラインには、ブロック内
の複数のメモリセルが接続される。それらのメモリセル
には、１つの長い共通のコントロールゲートが設けられ
ている。フローティングゲートは、各メモリセルに別々
に設けられている。
【００１５】ここで、ある論理ラインに接続されている
メモリセルのうちの１つが、前述のように劣化したとす
る。この論理ライン上において、劣化メモリセルとは別
のメモリセルに書き込みを行う際には、コントロールゲ
ートに２０Ｖの電圧を印加する。コントロールゲート
は、論理ライン上のメモリセルの全てが共用する。コン
トロールゲートに２０Ｖが印加され、劣化メモリセルの
部分でリークが生じると、コントロールゲートの電圧が
例えば１０〜１５Ｖに低下してしまう。その結果、同一
論理ライン上において劣化メモリセル以外のメモリセル
にも正常な書き込みを行えない確率が高くなる。
メモリセルのうちの１つが、前述のように劣化したとす
る。この論理ライン上において、劣化メモリセルとは別
のメモリセルに書き込みを行う際には、コントロールゲ
ートに２０Ｖの電圧を印加する。コントロールゲート
は、論理ライン上のメモリセルの全てが共用する。コン
トロールゲートに２０Ｖが印加され、劣化メモリセルの
部分でリークが生じると、コントロールゲートの電圧が
例えば１０〜１５Ｖに低下してしまう。その結果、同一
論理ライン上において劣化メモリセル以外のメモリセル
にも正常な書き込みを行えない確率が高くなる。
【００１６】以上の理由により、ある論理ライン上のメ
モリセルが劣化してしまうと、同一論理ライン上の別の
メモリセルにもエラーが発生しやすくなる。つまり、フ
ラッシュメモリ４７のあるブロック内の論理ラインに１
ビットでもエラーが発生すると、それ以後は同一論理ラ
イン上の他のビットにもエラーが発生しやすくなる。こ
のような場合は、ブロック全体が劣化したと考え、当該
ブロックの使用を禁止することが望ましい。
モリセルが劣化してしまうと、同一論理ライン上の別の
メモリセルにもエラーが発生しやすくなる。つまり、フ
ラッシュメモリ４７のあるブロック内の論理ラインに１
ビットでもエラーが発生すると、それ以後は同一論理ラ
イン上の他のビットにもエラーが発生しやすくなる。こ
のような場合は、ブロック全体が劣化したと考え、当該
ブロックの使用を禁止することが望ましい。
【００１７】エラーの検出または訂正を行うには、リー
ドソロモン符号等のＥＣＣを用いる。ＥＣＣは、例えば
１ビット訂正・２ビット検出の能力を有する。つまり、
ブロック内の生データ４が１ビットのエラーのみを含む
ときには、エラー検出とエラー訂正の両方が可能であ
り、正しいデータを読み出すことができる。また、生デ
ータ４が２ビットのエラーを含むときには、エラー検出
のみが可能であり、エラー訂正が不可能であるので、正
しいデータを読み出すことができない。
ドソロモン符号等のＥＣＣを用いる。ＥＣＣは、例えば
１ビット訂正・２ビット検出の能力を有する。つまり、
ブロック内の生データ４が１ビットのエラーのみを含む
ときには、エラー検出とエラー訂正の両方が可能であ
り、正しいデータを読み出すことができる。また、生デ
ータ４が２ビットのエラーを含むときには、エラー検出
のみが可能であり、エラー訂正が不可能であるので、正
しいデータを読み出すことができない。
【００１８】ＥＣＣは、一般的に、エラーのビット数が
少なければ正しいデータに訂正することが可能である
が、エラーのビット数が多くなると正しいデータに訂正
することができなくなってしまう。
少なければ正しいデータに訂正することが可能である
が、エラーのビット数が多くなると正しいデータに訂正
することができなくなってしまう。
【００１９】同一論理ライン上において、メモリセル劣
化の初期段階では、エラーが発生するビット数が少ない
ために、正しいデータを読み出すことができる。しか
し、メモリセルの劣化がさらに進むと、エラーが生じる
ビット数が増えて、ＥＣＣの能力を越えてしまう。こう
なると、エラー訂正が行えず、正しいデータを読み出す
ことができない。
化の初期段階では、エラーが発生するビット数が少ない
ために、正しいデータを読み出すことができる。しか
し、メモリセルの劣化がさらに進むと、エラーが生じる
ビット数が増えて、ＥＣＣの能力を越えてしまう。こう
なると、エラー訂正が行えず、正しいデータを読み出す
ことができない。
【００２０】本発明の目的は、記憶データの信頼性が高
い不揮発性メモリを提供することである。
い不揮発性メモリを提供することである。
【００２１】
【課題を解決するための手段】本発明の不揮発性メモリ
は、アクセス用データを記憶することができる複数のメ
モリ単位を有するユーザメモリ単位と該ユーザメモリ単
位内のメモリ単位に置き換えて使用するための予備のメ
モリ単位を有するリザーブメモリ単位を有するメモリ単
位アレイと、メモリ単位アレイ内のメモリ単位に対応し
て設けられ、各メモリ単位に記憶されるアクセス用デー
タのエラー検出を行うためのエラー検出用データを記憶
するためのエラー検出用メモリと、外部から供給される
アクセス用データを基にエラー検出用データを生成し、
該アクセス用データをメモリ単位アレイに記憶し、該エ
ラー検出用データをエラー検出用メモリに記憶するため
の書き込み手段と、エラー検出用メモリに記憶されてい
るエラー検出用データを基に、メモリ単位に記憶されて
いるアクセス用データにエラーが含まれているか否かを
検出し、エラー検出に基づいてメモリ単位アレイ内のメ
モリ単位を置き換える置き換え手段とを有する。
は、アクセス用データを記憶することができる複数のメ
モリ単位を有するユーザメモリ単位と該ユーザメモリ単
位内のメモリ単位に置き換えて使用するための予備のメ
モリ単位を有するリザーブメモリ単位を有するメモリ単
位アレイと、メモリ単位アレイ内のメモリ単位に対応し
て設けられ、各メモリ単位に記憶されるアクセス用デー
タのエラー検出を行うためのエラー検出用データを記憶
するためのエラー検出用メモリと、外部から供給される
アクセス用データを基にエラー検出用データを生成し、
該アクセス用データをメモリ単位アレイに記憶し、該エ
ラー検出用データをエラー検出用メモリに記憶するため
の書き込み手段と、エラー検出用メモリに記憶されてい
るエラー検出用データを基に、メモリ単位に記憶されて
いるアクセス用データにエラーが含まれているか否かを
検出し、エラー検出に基づいてメモリ単位アレイ内のメ
モリ単位を置き換える置き換え手段とを有する。
【００２２】
【作用】メモリ単位に記憶されるアクセス用データから
エラーが検出されると、それに応じてメモリ単位の置き
換えを行うので、メモリ単位の劣化が進む前に当該メモ
リ単位の使用を取り止めることができる。
エラーが検出されると、それに応じてメモリ単位の置き
換えを行うので、メモリ単位の劣化が進む前に当該メモ
リ単位の使用を取り止めることができる。
【００２３】
【実施例】図１は、本発明の実施例による不揮発性メモ
リの構成を示す。フラッシュメモリ１は、不揮発性のメ
モリであり、複数のブロックから構成される。ブロック
とは、消去を行う最小単位のメモリブロックである。な
お、ブロックは、書き込みまたは読み出しを行う最小単
位でもあり、生データ４とＥＣＣデータ５の他にフラグ
６を記憶する。例えば、生データ４は２５６バイト、Ｅ
ＣＣデータ５は８バイト、フラグ６は１ビットの大きさ
である。
リの構成を示す。フラッシュメモリ１は、不揮発性のメ
モリであり、複数のブロックから構成される。ブロック
とは、消去を行う最小単位のメモリブロックである。な
お、ブロックは、書き込みまたは読み出しを行う最小単
位でもあり、生データ４とＥＣＣデータ５の他にフラグ
６を記憶する。例えば、生データ４は２５６バイト、Ｅ
ＣＣデータ５は８バイト、フラグ６は１ビットの大きさ
である。
【００２４】生データ４は、書き込みデータまたは読み
出しデータの生のデータである。ＥＣＣデータ５は、生
データ４に含まれるエラーの検出または訂正を行うため
のデータであり、例えばリードソロモン符号等のＥＣＣ
演算により生成される。
出しデータの生のデータである。ＥＣＣデータ５は、生
データ４に含まれるエラーの検出または訂正を行うため
のデータであり、例えばリードソロモン符号等のＥＣＣ
演算により生成される。
【００２５】フラグ６は、ブロック内のメモリセルが劣
化したことを表すフラグである。フラグ６が“１”であ
るときには、劣化していないこと表し、フラグ６が
“０”であるときには、劣化していることを表す。フラ
ッシュメモリ１の製造時には、全てのメモリセルが消去
状態に初期化される。消去状態では、全データが“１”
である。フラグ６も、同様に“１”に初期化される。
化したことを表すフラグである。フラグ６が“１”であ
るときには、劣化していないこと表し、フラグ６が
“０”であるときには、劣化していることを表す。フラ
ッシュメモリ１の製造時には、全てのメモリセルが消去
状態に初期化される。消去状態では、全データが“１”
である。フラグ６も、同様に“１”に初期化される。
【００２６】フラッシュメモリ１を構成する複数のブロ
ックは、ユーザブロック２とリザーブブロック３に分け
られる。ユーザブロック２は、通常ユーザがデータの書
き込みまたは読み出しを行うことができるブロックであ
る。リザーブブロック３は、使用中のブロック内のメモ
リセルが劣化したときに、その劣化したブロックに代え
て使用するための予備のブロックである。
ックは、ユーザブロック２とリザーブブロック３に分け
られる。ユーザブロック２は、通常ユーザがデータの書
き込みまたは読み出しを行うことができるブロックであ
る。リザーブブロック３は、使用中のブロック内のメモ
リセルが劣化したときに、その劣化したブロックに代え
て使用するための予備のブロックである。
【００２７】ここでは、ユーザブロック２とリザーブブ
ロック３を同一のフラッシュメモリデバイス内に設ける
場合を示したが、異なるフラッシュメモリデバイスに分
けて設けるようにしてもよい。
ロック３を同一のフラッシュメモリデバイス内に設ける
場合を示したが、異なるフラッシュメモリデバイスに分
けて設けるようにしてもよい。
【００２８】まず、フラッシュメモリ１に書き込みを行
う際の動作を説明する。書き込みデータは、外部から制
御部７へ、書き込み命令（制御信号）および書き込みア
ドレスと共に供給される。書き込みデータは、１ブロッ
ク分のデータであり、例えば２５６バイトである。
う際の動作を説明する。書き込みデータは、外部から制
御部７へ、書き込み命令（制御信号）および書き込みア
ドレスと共に供給される。書き込みデータは、１ブロッ
ク分のデータであり、例えば２５６バイトである。
【００２９】制御部７は、外部から供給された書き込み
データ（生データ４）を基に、例えばリードソロモン符
号等のＥＣＣ演算を行い、ＥＣＣデータ５を生成する。
そして、書き込みデータ（生データ４）とＥＣＣデータ
５をフラッシュメモリ１に書き込む。書き込みデータ
は、生データ４として書き込まれる。書き込まれる場所
は、外部から供給される書き込みアドレスに対応するブ
ロックである。
データ（生データ４）を基に、例えばリードソロモン符
号等のＥＣＣ演算を行い、ＥＣＣデータ５を生成する。
そして、書き込みデータ（生データ４）とＥＣＣデータ
５をフラッシュメモリ１に書き込む。書き込みデータ
は、生データ４として書き込まれる。書き込まれる場所
は、外部から供給される書き込みアドレスに対応するブ
ロックである。
【００３０】以上により、フラッシュメモリ１の所望の
ブロックに生データ４とＥＣＣデータ５を書き込むこと
ができる。初期時には、フラグ６は“１”であり、メモ
リセルは劣化していないので、初回の書き込み時には、
フラグ６に関する処理は行わなくてよい。
ブロックに生データ４とＥＣＣデータ５を書き込むこと
ができる。初期時には、フラグ６は“１”であり、メモ
リセルは劣化していないので、初回の書き込み時には、
フラグ６に関する処理は行わなくてよい。
【００３１】次に、フラッシュメモリ１から読み出しを
行う際の動作を説明する。読み出しを行う際には、外部
から制御部７へ、読み出し命令（制御信号）および読み
出しアドレスが供給される。制御部７は、外部から供給
される読み出しアドレスに対応するフラッシュメモリ１
内のブロックから、生データ４とＥＣＣデータ５を読み
出す。
行う際の動作を説明する。読み出しを行う際には、外部
から制御部７へ、読み出し命令（制御信号）および読み
出しアドレスが供給される。制御部７は、外部から供給
される読み出しアドレスに対応するフラッシュメモリ１
内のブロックから、生データ４とＥＣＣデータ５を読み
出す。
【００３２】そして、エラー検出またはエラー訂正を行
うために、ＥＣＣデータ５を基にして、生データ４にエ
ラーが含まれているか否かの検出を行う。制御部７は、
生データ４にエラーが含まれていなければ、生データ４
を読み出しデータとして外部へそのまま出力する。
うために、ＥＣＣデータ５を基にして、生データ４にエ
ラーが含まれているか否かの検出を行う。制御部７は、
生データ４にエラーが含まれていなければ、生データ４
を読み出しデータとして外部へそのまま出力する。
【００３３】一方、生データ４にエラーが含まれている
ときには、ＥＣＣデータ５を基に生データ４のエラー訂
正を行って、外部へ読み出しデータとして出力する。生
データ４にエラーが含まれていると判断されたときに
は、読み出したブロック内のメモリセルに劣化が生じた
ものと判断して、フラグ６を“１”から“０”に変更し
て書き込む。メモリセルが劣化したときの実質的な処理
は、次回にそのブロックに書き込みを行う際に行われ
る。ここでは、フラグ６の変更のみを行う。
ときには、ＥＣＣデータ５を基に生データ４のエラー訂
正を行って、外部へ読み出しデータとして出力する。生
データ４にエラーが含まれていると判断されたときに
は、読み出したブロック内のメモリセルに劣化が生じた
ものと判断して、フラグ６を“１”から“０”に変更し
て書き込む。メモリセルが劣化したときの実質的な処理
は、次回にそのブロックに書き込みを行う際に行われ
る。ここでは、フラグ６の変更のみを行う。
【００３４】フラグ６が初期時から“１”のままであれ
ば、前述と同様に通常の書き込み処理を行う。フラグ６
が“１”から“０”に変更された後の書き込み処理を次
に説明する。
ば、前述と同様に通常の書き込み処理を行う。フラグ６
が“１”から“０”に変更された後の書き込み処理を次
に説明する。
【００３５】外部から指示された書き込みアドレスに対
応するブロックのフラグ６が“０”であるときには、制
御部７は、当該ブロック内のメモリセルが劣化したと判
断して、当該ブロックをリザーブブロック３に置き換え
る。
応するブロックのフラグ６が“０”であるときには、制
御部７は、当該ブロック内のメモリセルが劣化したと判
断して、当該ブロックをリザーブブロック３に置き換え
る。
【００３６】次に、ブロックの置き換え方法について説
明する。ブロック置換テーブル８は、不揮発性のメモリ
であり、論理アドレスから物理アドレスへの変換を行う
ためのテーブルであり、論理アドレスと物理アドレスが
対応付けられている。制御部７は、外部から論理アドレ
スが供給されると、ブロック置換テーブル８を用いて、
論理アドレスから物理アドレスへの変換を行う。物理ア
ドレスにより、フラッシュメモリ１内のブロックが特定
される。
明する。ブロック置換テーブル８は、不揮発性のメモリ
であり、論理アドレスから物理アドレスへの変換を行う
ためのテーブルであり、論理アドレスと物理アドレスが
対応付けられている。制御部７は、外部から論理アドレ
スが供給されると、ブロック置換テーブル８を用いて、
論理アドレスから物理アドレスへの変換を行う。物理ア
ドレスにより、フラッシュメモリ１内のブロックが特定
される。
【００３７】初期時において、ブロック置換テーブル８
内の物理アドレスは、全てユーザブロック２の物理アド
レスを指している。その後、ブロックの置き換えが指示
されると、対応するブロックの物理アドレスがリザーブ
ブロック３の物理アドレスに書き換えられる。物理アド
レスが書き換えられた後は、リザーブブロック３のブロ
ックに対して書き込みまたは読み出しが行われる。
内の物理アドレスは、全てユーザブロック２の物理アド
レスを指している。その後、ブロックの置き換えが指示
されると、対応するブロックの物理アドレスがリザーブ
ブロック３の物理アドレスに書き換えられる。物理アド
レスが書き換えられた後は、リザーブブロック３のブロ
ックに対して書き込みまたは読み出しが行われる。
【００３８】次に、フラッシュメモリへの読み出しおよ
び書き込みの処理手順をフローチャートを参照しながら
説明する。図２は、フラッシュメモリからデータを読み
出す際の処理を示すフローチャートである。
び書き込みの処理手順をフローチャートを参照しながら
説明する。図２は、フラッシュメモリからデータを読み
出す際の処理を示すフローチャートである。
【００３９】ステップＳ１では、外部から供給される読
み出しアドレスに対応するブロックから生データ４、Ｅ
ＣＣデータ５、フラグ６を読み出す。ステップＳ２で
は、ＥＣＣデータ５を用いて、生データ４にエラーが含
まれているか否かをチェックする（エラー検出）。エラ
ーが含まれているときには、ＥＣＣデータ５を用いて、
生データ４のエラー訂正を行い、正しいデータに復元す
る。生データ４にエラーが含まれていないときには、エ
ラー訂正を行う必要はない。
み出しアドレスに対応するブロックから生データ４、Ｅ
ＣＣデータ５、フラグ６を読み出す。ステップＳ２で
は、ＥＣＣデータ５を用いて、生データ４にエラーが含
まれているか否かをチェックする（エラー検出）。エラ
ーが含まれているときには、ＥＣＣデータ５を用いて、
生データ４のエラー訂正を行い、正しいデータに復元す
る。生データ４にエラーが含まれていないときには、エ
ラー訂正を行う必要はない。
【００４０】ステップＳ３では、正しいデータ（生デー
タ４または訂正されたデータ）を外部へ読み出しデータ
として出力する。ステップＳ４では、ステップＳ２にお
いてエラーが検出されたか否かをチェックする。エラー
が検出されていないときには、読み出したブロック内の
メモリセルが劣化していないと判断して、そのまま処理
を終了する。一方、エラーが検出されたときには、ブロ
ック内のメモリセルが劣化し始めたと判断して、ステッ
プＳ５へ進む。
タ４または訂正されたデータ）を外部へ読み出しデータ
として出力する。ステップＳ４では、ステップＳ２にお
いてエラーが検出されたか否かをチェックする。エラー
が検出されていないときには、読み出したブロック内の
メモリセルが劣化していないと判断して、そのまま処理
を終了する。一方、エラーが検出されたときには、ブロ
ック内のメモリセルが劣化し始めたと判断して、ステッ
プＳ５へ進む。
【００４１】ステップＳ５では、ステップＳ１で読み出
されたフラグ６の値をチェックする。フラグ６の初期値
は“１”である。フラグ６が“１”であるときには、ス
テップＳ６へ進み、フラグ値を“１”から“０”に変更
して、フラッシュメモリ１に書き込む。フラグ値“０”
は、ブロック内のメモリセルが劣化したことを示す。一
方、読み出したフラグ６が既に“０”であるときには、
フラグ値を変更する必要がない。以上のフラグ６の処理
を行って、読み出し全体の処理は終了する。
されたフラグ６の値をチェックする。フラグ６の初期値
は“１”である。フラグ６が“１”であるときには、ス
テップＳ６へ進み、フラグ値を“１”から“０”に変更
して、フラッシュメモリ１に書き込む。フラグ値“０”
は、ブロック内のメモリセルが劣化したことを示す。一
方、読み出したフラグ６が既に“０”であるときには、
フラグ値を変更する必要がない。以上のフラグ６の処理
を行って、読み出し全体の処理は終了する。
【００４２】なお、ステップＳ４では、生データ４から
１ビットでもエラーが検出されれば、フラグ６を変更す
るものとした。しかし、エラーの発生は、メモリセルの
劣化以外に、偶発的に発生するものもある。偶発的なエ
ラーは、メモリセルの劣化の場合とは異なり再現性がな
いので、フラグの変更（ブロックの置き換え）を行わな
くてもよい。そこで、２ビット訂正・３ビット検出以上
の能力を有するＥＣＣを用いて、ステップＳ４では、生
データ４に２ビット以上のエラーが検出されるときの
み、フラグ６を変更するようにしてもよい。
１ビットでもエラーが検出されれば、フラグ６を変更す
るものとした。しかし、エラーの発生は、メモリセルの
劣化以外に、偶発的に発生するものもある。偶発的なエ
ラーは、メモリセルの劣化の場合とは異なり再現性がな
いので、フラグの変更（ブロックの置き換え）を行わな
くてもよい。そこで、２ビット訂正・３ビット検出以上
の能力を有するＥＣＣを用いて、ステップＳ４では、生
データ４に２ビット以上のエラーが検出されるときの
み、フラグ６を変更するようにしてもよい。
【００４３】図３は、フラッシュメモリにデータを書き
込む際の処理を示すフローチャートである。ステップＳ
１１では、外部から供給される書き込みアドレスに対応
するブロックのフラグ６を読み出す。
込む際の処理を示すフローチャートである。ステップＳ
１１では、外部から供給される書き込みアドレスに対応
するブロックのフラグ６を読み出す。
【００４４】ステップＳ１２では、読み出したフラグ６
の値をチェックする。フラグ６が“１”であるときに
は、これから書き込むべきブロック内のメモリセルが未
だ劣化していないことを示すので、ブロックの置き換え
を行わずに、ステップＳ１５へ進む。一方、フラグ６が
“０”であるときには、書き込むべきブロック内のメモ
リセルが劣化していることを示すので、ステップＳ１３
へ進む。
の値をチェックする。フラグ６が“１”であるときに
は、これから書き込むべきブロック内のメモリセルが未
だ劣化していないことを示すので、ブロックの置き換え
を行わずに、ステップＳ１５へ進む。一方、フラグ６が
“０”であるときには、書き込むべきブロック内のメモ
リセルが劣化していることを示すので、ステップＳ１３
へ進む。
【００４５】ステップＳ１３では、ブロックの置き換え
を行う。ブロックの置き換えは、ブロック置換テーブル
８（図１）の物理アドレスをリザーブブロック３の物理
アドレスに書き換えることにより行う。
を行う。ブロックの置き換えは、ブロック置換テーブル
８（図１）の物理アドレスをリザーブブロック３の物理
アドレスに書き換えることにより行う。
【００４６】ステップＳ１４では、ブロックの置き換え
に必要なその他の情報を登録する。例えば、置き換えら
れた元のブロックは使用不可能である旨の情報、または
置き換え先のブロック（リザーブブロック３）は現在使
用中である旨の情報等を登録する。以後、ブロックの置
き換えを行う際には、未使用のリザーブブロック３の中
のいずれか１つに置き換える。以上のブロック置き換え
を行った後に、ステップＳ１５へ進む。
に必要なその他の情報を登録する。例えば、置き換えら
れた元のブロックは使用不可能である旨の情報、または
置き換え先のブロック（リザーブブロック３）は現在使
用中である旨の情報等を登録する。以後、ブロックの置
き換えを行う際には、未使用のリザーブブロック３の中
のいずれか１つに置き換える。以上のブロック置き換え
を行った後に、ステップＳ１５へ進む。
【００４７】ステップＳ１５では、外部から供給される
書き込みデータを基にして、リードソロモン符号等のＥ
ＣＣ演算を行い、ＥＣＣデータ５を生成する。ステップ
Ｓ１６では、フラッシュメモリの性質上の理由から一度
ブロックのデータを消去した後に、外部から供給される
書き込みアドレスに対応するブロックに生データ４、Ｅ
ＣＣデータ５、フラグ６の書き込みを行う。
書き込みデータを基にして、リードソロモン符号等のＥ
ＣＣ演算を行い、ＥＣＣデータ５を生成する。ステップ
Ｓ１６では、フラッシュメモリの性質上の理由から一度
ブロックのデータを消去した後に、外部から供給される
書き込みアドレスに対応するブロックに生データ４、Ｅ
ＣＣデータ５、フラグ６の書き込みを行う。
【００４８】外部から供給される論理アドレスは、ブロ
ック置換テーブル８により物理アドレスに変換されて、
書き込みブロックを特定する。この際、ステップＳ１３
において、ブロックの置き換えが行われているときに
は、置き換え後の新しいブロックに書き込みが行われ
る。
ック置換テーブル８により物理アドレスに変換されて、
書き込みブロックを特定する。この際、ステップＳ１３
において、ブロックの置き換えが行われているときに
は、置き換え後の新しいブロックに書き込みが行われ
る。
【００４９】生データ４は、外部から供給される書き込
みデータであり、ＥＣＣデータ５は前ステップで生成さ
れたデータである。フラグ６は、ブロック置き換え（ス
テップＳ１３）が行われたか否かを問わずに“１”であ
る。ブロックの置き換えが行われていないときには、フ
ラグ６が“１”であるので、変更せずに“１”のまま書
き込めばよい。また、ブロックの置き換えが行われたと
きには、フラグ６を初期値“１”にすればよいので、や
はり“１”を書き込めばよい。以上により、書き込み全
体の処理は終了する。
みデータであり、ＥＣＣデータ５は前ステップで生成さ
れたデータである。フラグ６は、ブロック置き換え（ス
テップＳ１３）が行われたか否かを問わずに“１”であ
る。ブロックの置き換えが行われていないときには、フ
ラグ６が“１”であるので、変更せずに“１”のまま書
き込めばよい。また、ブロックの置き換えが行われたと
きには、フラグ６を初期値“１”にすればよいので、や
はり“１”を書き込めばよい。以上により、書き込み全
体の処理は終了する。
【００５０】なお、読み出し時にエラーが検出される
と、フラグ６は“１”から“０”に変更され、次回その
ブロックに書き込みを行う際にブロックの置き換えを行
う例を以上示したが、読み出し時にエラーが検出された
ときには、次回の書き込み時まで待たず直ちにブロック
を置き換えるようにしてもよい。その際には、ブロック
置換テーブル８の物理アドレスを書き換える他に、元の
ブロックのデータを新しいブロックに全てコピーする必
要がある。このようにしたときには、フラグ６は必ずし
も必要でない。
と、フラグ６は“１”から“０”に変更され、次回その
ブロックに書き込みを行う際にブロックの置き換えを行
う例を以上示したが、読み出し時にエラーが検出された
ときには、次回の書き込み時まで待たず直ちにブロック
を置き換えるようにしてもよい。その際には、ブロック
置換テーブル８の物理アドレスを書き換える他に、元の
ブロックのデータを新しいブロックに全てコピーする必
要がある。このようにしたときには、フラグ６は必ずし
も必要でない。
【００５１】図４は、本発明の他の実施例による不揮発
性メモリの構成を示す。先の実施例では、フラッシュメ
モリに生データ４、ＥＣＣデータ５、フラグ６を記憶さ
せる場合について説明した。しかし、汎用的なフラッシ
ュメモリは、例えば１ブロックが２５６バイトの生デー
タ４のみを記憶する構成を有する。そこで、汎用的なフ
ラッシュメモリ２１を用いた場合について説明する。
性メモリの構成を示す。先の実施例では、フラッシュメ
モリに生データ４、ＥＣＣデータ５、フラグ６を記憶さ
せる場合について説明した。しかし、汎用的なフラッシ
ュメモリは、例えば１ブロックが２５６バイトの生デー
タ４のみを記憶する構成を有する。そこで、汎用的なフ
ラッシュメモリ２１を用いた場合について説明する。
【００５２】フラッシュメモリ２１は、複数のブロック
から構成され、各ブロックは、例えば２５６バイトの生
データ４を記憶することができる。フラッシュメモリ２
１を構成する複数ブロックは、ユーザブロック２２とリ
ザーブブロック２３に分けられる。
から構成され、各ブロックは、例えば２５６バイトの生
データ４を記憶することができる。フラッシュメモリ２
１を構成する複数ブロックは、ユーザブロック２２とリ
ザーブブロック２３に分けられる。
【００５３】メモリ２９は、不揮発性のメモリであり、
フラッシュメモリ２１の各ブロックに対応するＥＣＣデ
ータ５とフラグ６を記憶するための領域を有する。フラ
ッシュメモリ２１のユーザブロック２２とリザーブブロ
ック２３の全てのブロックに対応するＥＣＣデータ５と
フラグ６がメモリ２９に記憶される。
フラッシュメモリ２１の各ブロックに対応するＥＣＣデ
ータ５とフラグ６を記憶するための領域を有する。フラ
ッシュメモリ２１のユーザブロック２２とリザーブブロ
ック２３の全てのブロックに対応するＥＣＣデータ５と
フラグ６がメモリ２９に記憶される。
【００５４】初回の書き込みの際、制御部２７は、外部
から供給される書き込みデータを基に、ＥＣＣデータ５
を生成する。そして、書き込みデータを生データ４とし
てフラッシュメモリ２１に書き込み、ＥＣＣデータ５を
メモリ２９に書き込む。ブロック置換テーブル２８は、
論理アドレスから物理アドレスへの変換を行う。
から供給される書き込みデータを基に、ＥＣＣデータ５
を生成する。そして、書き込みデータを生データ４とし
てフラッシュメモリ２１に書き込み、ＥＣＣデータ５を
メモリ２９に書き込む。ブロック置換テーブル２８は、
論理アドレスから物理アドレスへの変換を行う。
【００５５】読み出しを行う際には、制御部２７は、フ
ラッシュメモリ２１から生データ４を、メモリ２９から
ＥＣＣデータ５とフラグ６を読み出し、エラー検出およ
びエラー訂正を行う。エラーが検出されたときには、フ
ラグ６を“１”から“０”に変更してメモリ２９に書き
込む。
ラッシュメモリ２１から生データ４を、メモリ２９から
ＥＣＣデータ５とフラグ６を読み出し、エラー検出およ
びエラー訂正を行う。エラーが検出されたときには、フ
ラグ６を“１”から“０”に変更してメモリ２９に書き
込む。
【００５６】その後、書き込みを行う際には、メモリ２
９内の書き込みブロックに対応するフラグ６をチェック
する。フラグ６が“０”のときには、ブロック置換テー
ブル２８を書き換えて、ブロックの置き換えを行う。
９内の書き込みブロックに対応するフラグ６をチェック
する。フラグ６が“０”のときには、ブロック置換テー
ブル２８を書き換えて、ブロックの置き換えを行う。
【００５７】以上のように、フラッシュメモリ２１に生
データ４のみを記憶させるときには、他のメモリ２９に
ＥＣＣデータ５およびフラグ６を記憶させることによ
り、上述の実施例同様の機能を実現することができる。
この他、フラッシュメモリに生データ４とＥＣＣデータ
５のみを記憶させ、他のメモリにフラグ６を記憶させる
等の任意の組み合わせを行うこともできる。
データ４のみを記憶させるときには、他のメモリ２９に
ＥＣＣデータ５およびフラグ６を記憶させることによ
り、上述の実施例同様の機能を実現することができる。
この他、フラッシュメモリに生データ４とＥＣＣデータ
５のみを記憶させ、他のメモリにフラグ６を記憶させる
等の任意の組み合わせを行うこともできる。
【００５８】以上の実施例によれば、ブロック内にエラ
ーが検出されたときにそのブロックの置き換えを行うの
で、ＥＣＣの能力（エラー訂正能力）を越える多数ビッ
トのエラーの発生を防ぐことができる。例えば、メモリ
セル劣化の初期段階にブロックの置き換えを行うことに
より、多数ビットのエラーの発生を防げる。例えエラー
が発生したとしても少数ビットであれば、ＥＣＣにより
エラー訂正が可能であるので正しいデータを読み出すこ
とができ、フラッシュメモリの記憶データの信頼性を高
めることができる。
ーが検出されたときにそのブロックの置き換えを行うの
で、ＥＣＣの能力（エラー訂正能力）を越える多数ビッ
トのエラーの発生を防ぐことができる。例えば、メモリ
セル劣化の初期段階にブロックの置き換えを行うことに
より、多数ビットのエラーの発生を防げる。例えエラー
が発生したとしても少数ビットであれば、ＥＣＣにより
エラー訂正が可能であるので正しいデータを読み出すこ
とができ、フラッシュメモリの記憶データの信頼性を高
めることができる。
【００５９】なお、エラーには再現性のあるものとない
ものがある。再現性がないものについては、同一ブロッ
ク内で多数のエラービットが発生しにくく、ブロックの
置き換えを行わなくてもよい。本実施例では、フラグ６
が“１”または“０”を表すものとしたが、フラグ６の
代わりにカウンタレジスタを用いて、同一ブロック内で
連続してエラーが発生した回数をカウントし、記憶させ
るようにしてもよい。所定の回数だけ連続してエラーが
発生したときには、再現性のあるエラーであると判断し
て、そのときのみブロックの置き換えをすればよい。こ
れにより、再現性のないエラーが発生した際の無駄なブ
ロック置き換えがなくなる。
ものがある。再現性がないものについては、同一ブロッ
ク内で多数のエラービットが発生しにくく、ブロックの
置き換えを行わなくてもよい。本実施例では、フラグ６
が“１”または“０”を表すものとしたが、フラグ６の
代わりにカウンタレジスタを用いて、同一ブロック内で
連続してエラーが発生した回数をカウントし、記憶させ
るようにしてもよい。所定の回数だけ連続してエラーが
発生したときには、再現性のあるエラーであると判断し
て、そのときのみブロックの置き換えをすればよい。こ
れにより、再現性のないエラーが発生した際の無駄なブ
ロック置き換えがなくなる。
【００６０】また、ブロックからエラーが検出されたと
きにブロック置き換えを行うので、リードソロモン符号
等のＥＣＣの他に、エラー訂正機能を有さず、エラー検
出機能のみを有する符号方法により、ＥＣＣデータを生
成するようにしてもよい。
きにブロック置き換えを行うので、リードソロモン符号
等のＥＣＣの他に、エラー訂正機能を有さず、エラー検
出機能のみを有する符号方法により、ＥＣＣデータを生
成するようにしてもよい。
【００６１】さらに、本実施例では、読み出しまたは書
き込みのためのメモリ単位と、消去のためのメモリ単位
が同じ場合について説明したが、必ずしも同じである必
要はない。例えば、消去単位は、読み書き単位の８つ分
であってもよい。その場合、メモリの置き換えは、一般
的に消去単位のブロックで行われる。
き込みのためのメモリ単位と、消去のためのメモリ単位
が同じ場合について説明したが、必ずしも同じである必
要はない。例えば、消去単位は、読み書き単位の８つ分
であってもよい。その場合、メモリの置き換えは、一般
的に消去単位のブロックで行われる。
【００６２】本実施例では、不揮発性メモリとしてフラ
ッシュメモリの場合について述べたが、フラッシュメモ
リ以外でもデータ書き換え可能な不揮発性メモリであれ
ば適用可能であり、この不揮発性メモリをメモリカード
として用いることもできる。
ッシュメモリの場合について述べたが、フラッシュメモ
リ以外でもデータ書き換え可能な不揮発性メモリであれ
ば適用可能であり、この不揮発性メモリをメモリカード
として用いることもできる。
【００６３】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
【００６４】
【発明の効果】以上説明したように、本発明によれば、
メモリ単位に記憶されるアクセス用データからエラーが
検出されると、それに応じてメモリ単位の置き換えを行
うので、早期にメモリ単位の劣化を検知して、メモリ単
位の劣化によるエラーの発生を防止し、不揮発性メモリ
の信頼性を向上させることができる。
メモリ単位に記憶されるアクセス用データからエラーが
検出されると、それに応じてメモリ単位の置き換えを行
うので、早期にメモリ単位の劣化を検知して、メモリ単
位の劣化によるエラーの発生を防止し、不揮発性メモリ
の信頼性を向上させることができる。
【図１】本発明の実施例による不揮発性メモリの構成を
示すブロック図である。
示すブロック図である。
【図２】フラッシュメモリからデータを読み出す際の処
理を示すフローチャートである。
理を示すフローチャートである。
【図３】フラッシュメモリにデータを書き込む際の処理
を示すフローチャートである。
を示すフローチャートである。
【図４】本発明の他の実施例による不揮発性メモリの構
成を示すブロック図である。
成を示すブロック図である。
【図５】従来技術による不揮発性メモリの構成を示すブ
ロック図である。
ロック図である。
１，２１，４１ フラッシュメモリ ２，２２ ユーザブロック ３，２３ リザーブブロック ４ 生データ ５ ＥＣＣデータ ６ フラグ ７，２７，４７ 制御部 ８，２８ ブロック置き換えテーブル
Claims (6)
- 【請求項１】 アクセス用データ（４）を記憶すること
ができる複数のメモリ単位を有するユーザメモリ単位
（２）と該ユーザメモリ単位内のメモリ単位に置き換え
て使用するための予備のメモリ単位を有するリザーブメ
モリ単位（３）を有するメモリ単位アレイ（１）と、 前記メモリ単位アレイ内のメモリ単位に対応して設けら
れ、各メモリ単位に記憶されるアクセス用データのエラ
ー検出を行うためのエラー検出用データ（５）を記憶す
るためのエラー検出用メモリと、 外部から供給されるアクセス用データを基にエラー検出
用データ（５）を生成し、該アクセス用データを前記メ
モリ単位アレイに記憶し、該エラー検出用データを前記
エラー検出用メモリに記憶するための書き込み手段
（７）と、 前記エラー検出用メモリに記憶されているエラー検出用
データを基に、前記メモリ単位に記憶されているアクセ
ス用データにエラーが含まれているか否かを検出し、エ
ラー検出に基づいて前記メモリ単位アレイ内のメモリ単
位を置き換える置き換え手段（７，８）とを有する不揮
発性メモリ。 - 【請求項２】 前記置き換え手段は、エラーを検出した
メモリ単位を記憶する記憶手段を有する請求項１記載の
不揮発性メモリ。 - 【請求項３】 前記置き換え手段は、アクセス用データ
をメモリ単位アレイに書き込む際に、前記記憶手段を参
照し、必要なメモリ単位置き換えを行う請求項２記載の
不揮発性メモリ。 - 【請求項４】 さらに、前記メモリ単位アレイからアク
セス用データを読み出す際に、前記エラー検出用メモリ
に記憶されているエラー検出用データを基に該アクセス
用データのエラー訂正を行うエラー訂正手段（７）を有
する請求項１〜３のいずれかに記載の不揮発性メモリ。 - 【請求項５】 アクセス用データ（４）を記憶すること
ができる複数のメモリ単位を有するユーザメモリ単位
（２）と該ユーザメモリ単位内のメモリ単位に置き換え
て使用するための予備のメモリ単位を有するリザーブメ
モリ単位（３）を有するメモリ単位アレイ（１）と、前
記メモリ単位アレイ内のメモリ単位に対応して設けられ
前記メモリ単位アレイ内のメモリ単位に記憶されるアク
セス用データ（４）のエラー検出を行うためのエラー検
出用データ（５）を記憶するためのエラー検出用メモリ
を有する不揮発性メモリへのデータアクセス方法であっ
て、 外部から供給されるアクセス用データを基に該アクセス
用データのエラー検出を行うためのエラー検出用データ
を生成し、該アクセス用データを前記メモリ単位アレイ
内のメモリ単位に記憶し、該エラー検出用データを前記
対応するメモリ単位のエラー検出用メモリに記憶する工
程と、 前記エラー検出用メモリに記憶されているエラー検出用
データを基に、前記メモリ単位に記憶されているアクセ
ス用データにエラーが含まれているか否かを検出し、エ
ラー検出に基づいて前記メモリ単位アレイ内のメモリ単
位を置き換える工程とを含む不揮発性メモリのデータア
クセス方法。 - 【請求項６】 さらに、前記メモリ単位アレイからアク
セス用データを読み出す際に、前記エラー検出用メモリ
に記憶されているエラー検出用データを基に該アクセス
用データのエラー訂正を行う工程を含む請求項５記載の
不揮発性メモリのデータアクセス方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1383595A JPH08203292A (ja) | 1995-01-31 | 1995-01-31 | 不揮発性メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1383595A JPH08203292A (ja) | 1995-01-31 | 1995-01-31 | 不揮発性メモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08203292A true JPH08203292A (ja) | 1996-08-09 |
Family
ID=11844341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1383595A Withdrawn JPH08203292A (ja) | 1995-01-31 | 1995-01-31 | 不揮発性メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08203292A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19708441A1 (de) * | 1997-03-01 | 1998-09-03 | Hella Kg Hueck & Co | Verfahren zum Schreiben und Lesen von für den Betrieb einer Fahrzeugkomponente relevanten Betriebsparametern in einen bzw. aus einem Schreib/Lese-Speicher |
| WO1999031592A1 (fr) * | 1997-12-16 | 1999-06-24 | Tdk Corporation | Systeme de memoire flash |
| WO2001013214A1 (fr) * | 1999-08-11 | 2001-02-22 | Hitachi, Ltd. | Dispositif de stockage externe avec memoire a semi-conducteur non volatile |
| US7292950B1 (en) * | 2006-05-08 | 2007-11-06 | Cray Inc. | Multiple error management mode memory module |
| JP2008047283A (ja) * | 2007-09-18 | 2008-02-28 | Toshiba Corp | データ記憶システムおよびその設定方法 |
| JP2008165452A (ja) * | 2006-12-28 | 2008-07-17 | Nec Corp | 情報記憶装置、情報記憶方法及びプログラム |
| US7430693B2 (en) | 2004-02-27 | 2008-09-30 | Kabushiki Kaisha Toshiba | Data memory system |
| JP2009266349A (ja) * | 2008-04-28 | 2009-11-12 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JP2010282725A (ja) * | 2010-09-27 | 2010-12-16 | Fujitsu Semiconductor Ltd | 半導体記憶装置 |
-
1995
- 1995-01-31 JP JP1383595A patent/JPH08203292A/ja not_active Withdrawn
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19708441A1 (de) * | 1997-03-01 | 1998-09-03 | Hella Kg Hueck & Co | Verfahren zum Schreiben und Lesen von für den Betrieb einer Fahrzeugkomponente relevanten Betriebsparametern in einen bzw. aus einem Schreib/Lese-Speicher |
| DE19708441B4 (de) * | 1997-03-01 | 2005-05-12 | Hella Kgaa Hueck & Co. | Verfahren zum Schreiben und Lesen von für den Betrieb einer Fahrzeugkomponente relevanten Betriebsparametern in einen bzw. aus einem Schreib/Lese-Speicher |
| WO1999031592A1 (fr) * | 1997-12-16 | 1999-06-24 | Tdk Corporation | Systeme de memoire flash |
| US6581132B1 (en) | 1997-12-16 | 2003-06-17 | Tdk Corporation | Flash memory system including a memory manager for managing data |
| WO2001013214A1 (fr) * | 1999-08-11 | 2001-02-22 | Hitachi, Ltd. | Dispositif de stockage externe avec memoire a semi-conducteur non volatile |
| US7054990B1 (en) | 1999-08-11 | 2006-05-30 | Renesas Technology Corp. | External storage device using non-volatile semiconductor memory |
| US7430693B2 (en) | 2004-02-27 | 2008-09-30 | Kabushiki Kaisha Toshiba | Data memory system |
| US7292950B1 (en) * | 2006-05-08 | 2007-11-06 | Cray Inc. | Multiple error management mode memory module |
| JP2008165452A (ja) * | 2006-12-28 | 2008-07-17 | Nec Corp | 情報記憶装置、情報記憶方法及びプログラム |
| JP2008047283A (ja) * | 2007-09-18 | 2008-02-28 | Toshiba Corp | データ記憶システムおよびその設定方法 |
| JP2009266349A (ja) * | 2008-04-28 | 2009-11-12 | Toshiba Corp | 不揮発性半導体記憶装置 |
| US8310873B2 (en) | 2008-04-28 | 2012-11-13 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device |
| JP2010282725A (ja) * | 2010-09-27 | 2010-12-16 | Fujitsu Semiconductor Ltd | 半導体記憶装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7757153B2 (en) | Multi-bit memory device and memory system | |
| US10083078B2 (en) | Method and apparatus for a volume management system in a non-volatile memory device | |
| JP3982639B2 (ja) | マルチレベルセルを有するメモリからデータを読み取る方法 | |
| JP4073799B2 (ja) | メモリシステム | |
| US8694855B1 (en) | Error correction code technique for improving read stress endurance | |
| US8161355B2 (en) | Automatic refresh for improving data retention and endurance characteristics of an embedded non-volatile memory in a standard CMOS logic process | |
| JP5100663B2 (ja) | 試験装置および試験方法 | |
| US7434111B2 (en) | Non-volatile memory system having a pseudo pass function | |
| US7526601B2 (en) | Data rewriting method for flash memory using partial erases | |
| US8332725B2 (en) | Reprogramming non volatile memory portions | |
| US5128944A (en) | Apparatus and method for providing notification of bit-cell failure in a redundant-bit-cell memory | |
| US20140115416A1 (en) | Non-volatile memory error correction | |
| KR20030011230A (ko) | 비휘발성 기억 장치 및 그의 재기입 제어 방법 | |
| US20150318871A1 (en) | Error correction with secondary memory | |
| JP4158526B2 (ja) | メモリカード及びメモリへのデータ書き込み方法 | |
| JPH08203292A (ja) | 不揮発性メモリ | |
| JP3725581B2 (ja) | セルの判別方法とその消去方法，および，それらの方法に用いられるメモリ・デバイスとそのメモリ・デバイスを用いた集積回路 | |
| JP4655034B2 (ja) | メモリコントローラ及びフラッシュメモリシステム並びにフラッシュメモリの制御方法 | |
| JPH0528788A (ja) | 不揮発性メモリ装置 | |
| CN111258498A (zh) | 一种flash存储器管理方法 | |
| JP2004030849A (ja) | データの一部書き換え機能を有する半導体不揮発性メモリ | |
| JP3670151B2 (ja) | フラッシュメモリのアクセス方法、フラッシュメモリへアクセスするドライバを備えるシステム、および、フラッシュメモリ | |
| JPS6125177B2 (ja) | ||
| JP6886547B1 (ja) | 半導体記憶装置およびｅｃｃ関連情報の読出し方法 | |
| US20240265964A1 (en) | Flash memory and wear leveling method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020402 |