JP6886547B1 - 半導体記憶装置およびｅｃｃ関連情報の読出し方法 - Google Patents

半導体記憶装置およびｅｃｃ関連情報の読出し方法 Download PDF

Info

Publication number
JP6886547B1
JP6886547B1 JP2020084259A JP2020084259A JP6886547B1 JP 6886547 B1 JP6886547 B1 JP 6886547B1 JP 2020084259 A JP2020084259 A JP 2020084259A JP 2020084259 A JP2020084259 A JP 2020084259A JP 6886547 B1 JP6886547 B1 JP 6886547B1
Authority
JP
Japan
Prior art keywords
page
pages
ecc
read
related information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020084259A
Other languages
English (en)
Other versions
JP2021180058A (ja
Inventor
雄大 神永
雄大 神永
Original Assignee
ウィンボンド エレクトロニクス コーポレーション
ウィンボンド エレクトロニクス コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ウィンボンド エレクトロニクス コーポレーション, ウィンボンド エレクトロニクス コーポレーション filed Critical ウィンボンド エレクトロニクス コーポレーション
Priority to JP2020084259A priority Critical patent/JP6886547B1/ja
Priority to TW110113283A priority patent/TWI753814B/zh
Priority to CN202110431154.6A priority patent/CN113674794B/zh
Priority to US17/238,158 priority patent/US20210357288A1/en
Priority to KR1020210054080A priority patent/KR102524724B1/ko
Application granted granted Critical
Publication of JP6886547B1 publication Critical patent/JP6886547B1/ja
Publication of JP2021180058A publication Critical patent/JP2021180058A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Abstract

【課題】 連続読出し動作中に誤り訂正されたページに関連する種々の情報を出力することができる半導体記憶装置を提供する。【解決手段】 本発明のＮＡＮＤ型のフラッシュメモリは、メモリセルアレイと、メモリセルアレイのページを連続的に読み出す連続読出し手段と、連続読出し手段により連続読出しされたページについて、ＥＣＣ回路１３０により誤り訂正が行われた全てのページのページアドレスを記憶するＥＣＣ関連情報記憶部１９０と、連続読出し動作後の読出し命令に応答してＥＣＣ関連情報記憶部１９０に記憶されたページアドレスを出力する出力手段とを有する。【選択図】 図６

Description

本発明は、ＮＡＮＤ型フラッシュメモリに関し、特に連続読出し動作中に誤り訂正されたページに関連する情報の出力に関する。
ＮＯＲ型シリアルフラッシュメモリとの互換性を図るため、ＮＡＮＤ型フラッシュメモリでもシリアルインターフェースを搭載し、ページの連続読出しを可能にするものがある（例えば、特許文献１）。また、特許文献２には、連続読出し動作中に、誤り検出訂正回路（以下、ＥＣＣ回路）によるＥＣＣ処理を行うフラッシュメモリが開示されている。
特許第６２７４５８９号公報 特許第６１３１２０７号公報
図１に、オンチップＥＣＣ機能を搭載したＮＡＮＤ型フラッシュメモリの概略構成を示す。フラッシュメモリは、ＮＡＮＤストリングを含むメモリセルアレイ１０と、ページバッファ／センス回路２０と、データ転送回路３０、３２と、ＥＣＣ回路４０と、入出力回路５０とを含む。ページバッファ／センス回路２０は、読出しデータやプログラムすべきデータを保持する２つのラッチＬ１、Ｌ２（１つのラッチは、例えば２ＫＢ）を含み、ラッチＬ１、Ｌ２は、それぞれ第１のキャッシュＣ０と第２のキャッシュＣ１（１つのキャッシュは、例えば１ＫＢ）とを含む。
ＳＰＩ(Serial Peripheral Interface)機能を搭載したＮＡＮＤ型フラッシュメモリにおいて連続読出しを行う場合、ホスト装置は、クロック信号に同期して８ビットのページデータ読出し命令（例えば、「１３ｈ」）と、１６ビットのページアドレスＰＡを入力する。これにより、フラッシュメモリは、連続読出しモードとなり、ページアドレスＰＡが自動的にインクリメントされ、メモリセルアレイ１０からページが連続的に読み出され、読み出されたデータがクロック信号ＣＬＫに同期して外部に出力される。連続読出しは、例えば、読出し終了の命令あるいはチップセレクト信号のトグルにより終了される。
連続読出し動作により一度に読み出されるデータのサイズは、例えば、ホスト装置側のキャッシュレジスタのサイズにより決定される。つまり、キャッシュレジスタがフラッシュメモリからのデータによって一杯になると、ホスト装置は、連続読出しを停止させ、その間に、キャッシュレジスタに保持されたデータを処理する。ホスト装置は、データ処理が終了すると、再びフラッシュメモリをアクセスし、連続読出しの命令を出力する。
連続読出しでは、メモリセルアレイ１０から読み出されたページデータがラッチＬ１に転送され、ラッチＬ１に保持されたデータは、１／２ページ単位（第１のキャッシュＣ０または第２のキャッシュＣ１）でラッチＬ２に転送される。他方、ラッチＬ２の第１のキャッシュＣ０に保持されたデータが出力される間に第２のキャッシュＣ１に保持されたデータがＥＣＣ回路４０で処理され、第２のキャッシュＣ１に保持されたデータが出力される間に第１のキャッシュＣ０に保持されたデータがＥＣＣ回路４０で処理される。ラッチＬ２の第１または第２のキャッシュＣ０、Ｃ１に保持されたデータは、入出力回路５０から外部クロック信号ＣＬＫに同期して出力される。
ホスト装置は、連続読出し動作によって読み出されたデータの信頼性を評価等するため、連続読出し動作中に誤り訂正されたページに関する情報を読み出す命令をフラッシュメモリに発することが可能である。この読出し命令は、例えば、“Last ECC Failure Page Addressコマンド（例えば、「Ａ９ｈ」）”である。ホスト装置は、連続読出し動作後に、「Ａ９ｈ」の読出し命令を発すると、連続読出し動作中に最後に誤り訂正されたページのページアドレスをフラッシュメモリから得ることができる。つまり、フラッシュメモリは、「Ａ９ｈ」の読出し命令を受け取ると、連続するページの中で他に誤り訂正されたページがあったとしてもその情報は出力しない。
図２に、「Ａ９ｈ」の読出し命令の動作タイミングチャートを示す。ホスト装置によりチップセレクト信号ＣＳがローレベルにされ、フラッシュメモリが選択される。次に、クロック信号ＣＬＫに同期して８ビットの「Ａ９ｈ」の読出し命令がホスト装置からフラッシュメモリに入力されると、フラッシュメモリは、最後に誤り訂正されたページの１６ビットのページアドレスをクロック信号ＣＬＫに同期してホスト装置に出力する。
図３は、ページｎからページｎ＋１０まで連続読出しが行われ、ページｎ＋３、ページｎ＋５、ページｎ＋６、ページｎ＋８が誤り訂正された例を示している。フラッシュメモリは、「Ａ９ｈ」の読出し命令を受け取ると、連続読出し動作において最後に誤り訂正されたページｎ＋８のページアドレスをホスト装置に出力するが、誤り訂正された他のページｎ＋３、ｎ＋５、ｎ＋６のページアドレスについては出力をしない。ホスト装置は、連続読出しが行われたページの中で、最後に誤り訂正が行われたページの情報だけでは、連続読出しされたデータの信頼性等の評価を十分に行い得ない場合がある。例えば、複数のブロックを跨ぐような連続読出しが行われたとき、どのブロックで誤り訂正が行われているのか、あるいは誤り訂正されたページの頻度または割合はどれくらいかなどを知ることができない。
他方、フラッシュメモリには、ページ単位でＥＣＣのステータスを読み出すＥＣＣステータスリードに対応するものがあるが、例えば、図３に示すような連続読出し動作が行われた場合、ページｎからページｎ＋１０までページ単位でＥＣＣステータスリードを行わなければ、ページｎ＋３、ｎ＋５、ｎ＋６の誤り訂正を確認することができず、このような処理を実行することはホスト装置に大きな負荷を強いることになる。
本発明は、このような従来の課題を解決し、連続読出し動作中に誤り訂正されたページに関連する種々の情報を出力することができる半導体記憶装置を提供することを目的とする。
本発明に係る半導体記憶装置は、ＮＡＮＤ型のメモリセルアレイと、前記メモリセルアレイのページを連続的に読み出す連続読出し手段と、前記連続読出し手段により連続読出しされたページについて、ＥＣＣ回路により誤り訂正が行われた全てのページのページアドレスを記憶する記憶手段と、連続読出し動作後の読出し命令に応答して、前記記憶手段に記憶されたページアドレスを出力する出力手段とを有する。さらに本発明に係る半導体記憶装置は、ＮＡＮＤ型のメモリセルアレイと、前記メモリセルアレイのページを連続的に読み出す連続読出し手段と、前記連続読出し手段により連続読出しされたページについて、ＥＣＣ回路により誤り訂正が行われたページ数を記憶する記憶手段と、連続読出し動作後の読出し命令に応答して、前記記憶手段に記憶されたページ数を出力する出力手段とを有する。さらに本発明に係る半導体記憶装置は、ＮＡＮＤ型のメモリセルアレイと、前記メモリセルアレイのページを連続的に読み出す連続読出し手段と、前記連続読出し手段により連続読出しされたページについて、ＥＣＣ回路により誤り訂正が行われた最初のページのページアドレスと最後のページのページアドレスを記憶する記憶手段と、連続読出し動作後の読出し命令に応答して、前記記憶手段に記憶された最初のページのページアドレスと最後のページのページアドレスを出力する出力手段とを有する。
本発明に係る半導体記憶装置は、ＮＡＮＤ型のメモリセルアレイと、前記メモリセルアレイのページを連続的に読み出す連続読出し手段と、前記連続読出し手段により連続読出しされたページについて、ＥＣＣ回路により誤り訂正が行われたページに関連するＥＣＣ関連情報を記憶する記憶手段と、連続読出し動作後の読出し命令に応答して、前記記憶手段に記憶された前記ＥＣＣ関連情報を出力する出力手段とを含み、前記ＥＣＣ関連情報は、誤り訂正が行われた全てのページのページアドレスの第１の情報、誤り訂正が行われたページ数の第２の情報、および誤り訂正が行われた最初のページと最後のページの各ページアドレスの第３の情報の少なくとも１つを含む。ある実施態様では、前記第１の情報、前記第２の情報および前記第３の情報の組合せに応じた複数の読出し命令が用意され、前記出力手段は、複数の読出し命令の各々に対応する前記第１、第２、第３の情報の組合せを出力可能である。
さらに本発明に係る半導体記憶装置は、ＮＡＮＤ型のメモリセルアレイと、前記メモリセルアレイのページを連続的に読み出す連続読出し手段と、前記連続読出し手段により連続読出しされたページについて、ＥＣＣ回路により誤り訂正が行われたページに関連するＥＣＣ関連情報を記憶する記憶手段と、前記ＥＣＣ関連情報の選択を設定する設定手段と、連続読出し動作後の読出し命令に応答して、前記設定手段により選択されたＥＣＣ関連情報を出力する出力手段とを有する。
ある実施態様では、前記ＥＣＣ関連情報は、誤り訂正が行われた全てのページのページアドレスである第１の情報、誤り訂正が行われたページ数である第２の情報、および誤り訂正が行われた最初のページと最後のページの各ページアドレスである第３の情報の少なくとも１つを含み、前記設定手段は、前記第１の情報、前記第２の情報および前記第３の情報のいずれかの選択を設定する。ある実施態様では、前記設定手段は、入力された設定情報に基づき前記ＥＣＣ関連情報の選択を設定する。ある実施態様では、前記記憶手段は、読み書きが可能な揮発性のＲＡＭ領域を含む。ある実施態様では、前記連続動作後の読出し命令は、他のページ読出し命令の前に入力される。
本発明に係るＮＡＮＤ型フラッシュメモリのＥＣＣ関連情報の読出し方法は、メモリセルアレイのページを連続的に読み出すステップと、連続読出しされたページについて、ＥＣＣ回路により誤り訂正が行われたページに関連するＥＣＣ関連情報を記憶するステップと、連続読出し動作後の読出し命令に応答して、前記ＥＣＣ関連情報を出力するステップとを含み、前記ＥＣＣ関連情報は、誤り訂正が行われた全てのページのページアドレス、誤り訂正が行われたページ数、および誤り訂正が行われた最初のページのページアドレスと最後のページのページアドレスの少なくとも１つを含む。
ある実施態様では、前記読出し命令は、誤り訂正が行われた全てのページのページアドレス、誤り訂正が行われたページ数、および誤り訂正が行われた最初のページのページアドレスと最後のページのページアドレスの少なくとも１つを出力させる。ある実施態様では、読出し方法はさらに、前記ＥＣＣ関連情報の選択を設定するステップを含み、前記出力するステップは、前記設定するステップで選択された前記ＥＣＣ関連情報を出力する。ある実施態様では、複数のブロックを跨ぐページが連続的に読み出される場合、前記出力するステップは、誤り訂正が行われたページ数と、誤り訂正が行われた最初のページと最後のページのページアドレスとを出力する。ある実施態様では、単一のブロック内のページが連続的に読み出される場合、前記出力するステップは、誤り訂正がされた全てのページのページアドレスを出力する。
本発明によれば、連続読出し動作中にＥＣＣ回路により誤り訂正がされたページに関連するＥＣＣ関連情報を記憶し、連続読出し動作後の命令に応答して、記憶されたＥＣＣ関連情報を出力するようにしたので、誤り訂正されたページに関連する種々の情報をホスト装置等に提供することができる。
従来のオンチップＥＣＣ機能を搭載したＮＡＮＤ型フラッシュメモリにおける連続読出し動作を説明する図である。 従来の最後に誤り訂正されたページのページアドレスを読み出すための命令の動作タイミングチャートを示す図である。 連続読出し動作の一例を示す図である。 本発明に係るＮＡＮＤ型フラッシュメモリの構成を示すブロック図である。 メモリセルアレイの１つのページのレギュラー領域とスペア領域の一例を示す図である。 本発明の第１の実施例に係るＥＣＣ関連情報の読出し動作を説明するフローチャートである。 本発明の第２の実施例に係るＥＣＣ関連情報の読出し動作を説明するフローチャートである。 本発明の第３の実施例に係るＥＣＣ関連情報の読出し動作を説明するフローチャートである。 本発明の第４の実施例に係るＥＣＣ関連情報の読出し動作を説明するフローチャートである。 第４の実施例によるＥＣＣ関連情報の読出し命令とＥＣＣ関連情報との関係を示すテーブルである。 本発明の第５の実施例に係る設定情報とＥＣＣ関連情報との関係を示すテーブルである。
次に、本発明の実施の形態について説明する。本発明に係る半導体記憶装置は、例えば、ＮＡＮＤ型フラッシュメモリ、あるいはこのようなフラッシュメモリを埋め込むマイクロプロセッサ、マイクロコントローラ、ロジック、ＡＳＩＣ、画像や音声を処理するプロセッサ、無線信号等の信号を処理するプロセッサなどである。好ましい実施態様では、ＮＡＮＤ型フラッシュメモリは、ＮＯＲ型フラッシュメモリとの互換性を図るため、ＳＰＩ（Serial Peripheral Interface）を搭載し、外部からのクロック信号に同期して複数ページの連続読出しを可能にする。
好ましい実施態様では、ホスト装置は、ＳＰＩを介してフラッシュメモリに接続される。ホスト装置は、例えば、プロセッサ、コントローラ、コンピュータ等であり、フラッシュメモリに種々の命令（読出し、プログラム、消去など）を出力し、フラッシュメモリから出力されたデータを受け取る。
次に、本発明の実施例について図面を参照して詳細に説明する。図４は、本発明の実施例に係るＮＡＮＤ型フラッシュメモリの内部構成を示す図である。フラッシュメモリ１００は、複数のメモリセルが行列状に配列されたメモリアレイ１１０と、外部入出力端子に接続され、かつ外部からのクロック信号ＣＬＫに応答してデータを外部に出力したりあるいは外部から入力されるデータを取り込む入出力回路１２０と、プログラムすべきデータの符号生成や読み出されたデータの誤り検出・訂正を行うＥＣＣ回路１３０と、入出力回路１２０を介してアドレスデータを受け取るアドレスレジスタ１４０と、入出力回路１２０を介して受け取った命令（コマンド）や制御端子に印加された制御信号に基づき各部を制御するコントローラ１５０と、アドレスレジスタ１４０から行アドレス情報Ａｘのデコード結果に基づきブロックの選択やワード線の選択等を行うワード線選択回路１６０と、メモリセルアレイ１１０の選択ページから読み出されたデータを保持したり、選択ページへプログラムするデータを保持するページバッファ／センス回路１７０と、アドレスレジスタ１４０から列アドレス情報Ａｙのデコード結果に基づき列の選択等を行う列選択回路１８０と、連続読出し動作中にＥＣＣ回路１３０による誤り訂正が行われたページに関連するＥＣＣ関連情報を記憶するＥＣＣ関連情報記憶部１９０とを含む。さらに、ここには図示しないがフラッシュメモリ１００は、データの読出し、プログラム（書き込み）および消去等のために必要な電圧（プログラム電圧Vpgm、パス電圧Vpass、読出し電圧Vread、消去電圧Vers等を生成する内部電圧発生回路を含む。
メモリアレイ１１０は、例えば、列方向に配置されたｍ個のメモリブロックBLK(0)、BLK(1)、・・・、BLK(m-1)を有する。１つのメモリブロックには、複数のＮＡＮＤストリングが形成され、１つのＮＡＮＤストリングは、直列に接続された複数のメモリセルとビット線側選択トランジスタとソース線側選択トランジスタとを含む。ビット線側選択トランジスタのドレインは対応する１つのビット線に接続され、ソース線側選択トランジスタのソースは共通のソース線に接続される。メモリセルのゲートは、対応するワード線に接続され、ビット線側選択トランジスタおよびソース線側選択トランジスタの各ゲートは、選択ゲート線ＳＧＤ、ＳＧＳにそれぞれ接続される。ワード線選択回路１６０は、行アドレスＡｘに基づき選択ゲート線ＳＧＤ、ＳＧＳを介してビット線側選択トランジスタ、ソース線側選択トランジスタを駆動し、ブロックやワード線を選択する。ＮＡＮＤストリングは、基板表面上に２次元的に形成されてもよいし、基板表面上に３次元的に形成されてもよい。また、メモリセルは、１ビット（２値データ）を記憶するＳＬＣタイプでもよいし、多ビットを記憶するタイプであってもよい。
フラッシュメモリ１００の読出し動作では、ビット線に或る正の電圧を印加し、選択ワード線に或る電圧（例えば０Ｖ）を印加し、非選択ワード線にパス電圧Vpass（例えば４．５Ｖ）を印加し、選択ゲート線ＳＧＤ、ＳＧＳに正の電圧（例えば４．５Ｖ）を印加し、ビット線側選択トランジスタ、ソース線側選択トランジスタをオンし、共通ソース線SLを０Ｖにする。プログラム動作では、選択ワード線に高電圧のプログラム電圧Vpgm（例えば１５〜２０Ｖ）を印加し、非選択のワード線に中間電位（例えば１０Ｖ）を印加し、ビット線側選択トランジスタをオンさせ、ソース線側選択トランジスタをオフさせ、データ「０」または「１」に応じた電位をビット線に供給する。消去動作では、ブロック内の選択ワード線に０Ｖを印加し、Ｐウエルに高電圧（例えば２０Ｖ）を印加する。
ページバッファ／センス回路１７０は、図１に示したように、メモリセルアレイ１１０から読み出されたデータを保持したり、メモリセルアレイ１１０にプログラムするデータを保持する２つのラッチＬ１、Ｌ２を含む。ラッチＬ１、Ｌ２は、それぞれ１ページ分のデータ（例えば、２ＫＢ）を保持し、ラッチＬ１、Ｌ２は、それぞれ第１のキャッシュＣ０と第２のキャッシュＣ１（１つのキャッシュは、例えば１ＫＢ）とを含み、ラッチＬ１、Ｌ２間の双方向のデータ転送は、キャッシュ単位で独立に行われる。連続読出し動作が行われるとき、ラッチＬ１、Ｌ２は２段のパイプライン処理を可能にし、ラッチＬ２で保持されたデータをクロック信号ＣＬＫに同期して外部に出力する間にラッチＬ１にメモリセルアレイ１１０で選択された次のページのデータが転送される。また、ラッチＬ２に保持されたデータは、外部に出力される前にＥＣＣ回路１３０により誤り検出・訂正が行われる。
プログラム動作時、入出力回路１２０から入力されたデータがページバッファ／センス回路１７０のラッチＬ２へロードされ、次に、ラッチＬ２に保持されたデータがＥＣＣ回路１３０へ転送される。ＥＣＣ回路１３０は、転送されたデータについてＥＣＣ演算を行い、誤り訂正符号（エラーコード）を生成し、生成した誤り訂正符号をページバッファ／センス回路１７０のスペア領域に書き戻す。その後、入力されたデータおよび誤り訂正符号は、メモリセルアレイ１１０の選択されたページにプログラムされる。
読出し動作時、メモリセルアレイ１１０の選択ページから読み出されたデータがページバッファ／センス回路１７０のラッチＬ１に転送される。次に、ラッチＬ１に保持されたデータがラッチＬ２に転送され、ラッチＬ２に保持されたデータがＥＣＣ回路１３０へ転送される。ＥＣＣ回路１３０は、誤り訂正符号に基づき誤りの有無を検出し、誤りが検出された場合には、ラッチＬ２のデータの誤りを訂正する。この訂正は、例えば、ラッチＬ２にデータを書き戻すことによって行われる。その後、ラッチＬ２に保持されたデータは入出力回路１２０を介して外部に出力される。
図５に、ページバッファ／センス回路１７０のデータ構成を示す。ページバッファ／センス回路１７０は、セクタ０〜セクタ７の８つのセクタに分割されたレギュラー領域３００と、スペア０、スペア１、スペア２、スペア３の４つのセクタに分割されたスペア領域３１０とを有する。レギュラー領域３００の１つのセクタは、例えば、２５６バイトから構成され、レギュラー領域３００の８つのセクタは、全体で約２Ｋバイトのデータを保持する。
スペア領域３１０の１つのセクタは、例えば１６バイトから構成され、４つのセクタ（スペア０〜スペア３）は全体で６４バイトのデータを保持する。スペア０には、レギュラー領域３００のセクタ０、セクタ１の誤り訂正符号が記憶され、スペア１には、レギュラー領域３００のセクタ２、セクタ３の誤り訂正符号が記憶され、スペア２には、レギュラー領域３００のセクタ４、セクタ５の誤り訂正符号が記憶され、スペア３には、レギュラー領域３００のセクタ６、セクタ７の誤り訂正符号が記憶される。
ＥＣＣ回路１３０は、セクタ単位で転送されたデータを受け取る転送回路１３２と、ＥＣＣ演算を行うことで誤り訂正符号を生成したり、誤り訂正符号に基づき誤りを検出するＥＣＣ処理部１３４と、誤り訂正符号をスペア領域３１０に書込んだり、誤りが検出されたときにレギュラー領域３００のデータを訂正するための書込み回路１３６とを含む。
コントローラ１５０は、連続読出し動作中、ＥＣＣ回路１３０による誤り訂正（ＥＣＣ訂正）されたページを監視し、誤り訂正されたページに関連するＥＣＣ関連情報をＥＣＣ関連情報記憶部１８０に記憶する。ＥＣＣ関連情報記憶部１９０は、メモリセルアレイ１１０とは別に用意された記憶領域であり、読み書き可能なＲＡＭ領域（例えば、ＳＲＡＭやレジスタなど）を含む。ＥＣＣ関連情報は、例えば、誤り訂正されたページのページアドレス、誤り訂正されたページ数、誤り訂正された最初のページおよび最後のページのページアドレスなどである。コントローラ１５０は、連続読出し動作後に、ＥＣＣ関連情報の読出し命令を受け取ると、ＥＣＣ関連情報記憶部１９０に記憶されたＥＣＣ関連情報を読出し、これをホスト装置に出力する。ＥＣＣ関連情報記憶部１９０は、例えば、次の連続読出しまたは次のページ読出しが行われるまでＥＣＣ関連情報を保持し、次の連続読出しが行われた場合、ＥＣＣ関連情報が更新される。
次に、本発明の第１の実施例に係るＥＣＣ関連情報の読出し動作について説明する。図６（Ａ）は、第１の実施例に係るＥＣＣ関連情報の読出し動作を説明するフローチャートである。連続読出し動作中、コントローラ１５０は、ＥＣＣ回路１３０による誤り訂正されたページを監視し、誤り訂正が行われた全てのページのページアドレスをＥＣＣ関連情報記憶部１９０に記憶する（Ｓ１００）。
コントローラ１５０は、連続読出し命令に応答して連続読出しモードに移行し、入力されたページアドレスから連続読出しを開始する。行アドレスカウンタに最初のページアドレスがセットされ、最初のページの読出しが終了すると、行アドレスカウンタが自動的にインクリメントされ、次のページの読出しが行われる。連続読出し動作中は、読出しの命令やページアドレスを入力することなく、連続読出しが継続される。
連続読出し動作中、ラッチＬ２に保持されたページは、ＥＣＣ回路１３０による誤り検出・訂正が行われる。コントロータ１５０は、ＥＣＣ回路１３０により誤り訂正が行われたとき、そのページのページアドレス（例えば、行アドレスカウンタに保持されたページアドレス）をＥＣＣ関連情報記憶部１９０に格納する。連続読出し動作は、例えば、読出し終了の命令、あるいはチップセレクト信号をトグルすることにより終了される。あるいは、行アドレスカウンタが指定されたアドレスに一致したときに連続読出しが終了されるようにしてもよい。
連続読出し動作の終了後、コントローラ１５０は、ホスト装置からＥＣＣ関連情報の読出し動作の命令を受け取ると（Ｓ１１０）、ＥＣＣ関連情報記憶部１９０に記憶された誤り訂正された全てのページのページアドレスを読出し、これを出力する（Ｓ１２０）。
図６（Ｂ）は、連続読出し動作されたページを示し、図中、ハッチングは、誤り訂正されたページを示している。コントローラ１５０は、連続読出し動作中、ページｎ＋３、ページｎ＋５、ページｎ＋６、ページｎ＋８のページアドレスをＥＣＣ関連情報記憶部１９０に書込む。そして、ＥＣＣ関連情報の読出し命令を受け取ったとき、ＥＣＣ関連情報記憶部１９０に記憶された全てのページアドレスが読出され、これがホスト装置に出力される。
本実施例によれば、ホスト装置は、連続読出し動作中に誤り訂正が行われた全てのページアドレスを受け取り、連続読出しされたデータの信頼性等の解析または評価を行うことができる。本例の場合、ＥＣＣ関連情報記憶部１９０は、全ページのページアドレスを記憶するための容量を必要とする。記憶容量を抑制するため、好ましくは、１ブロック内のページの連続読出しに適用される。例えば、１ブロックが６４ページであれば、ＥＣＣ関連情報記憶部１９０は、６４ページ分のページアドレスを記憶するための容量を有する
さらに好ましくは、ＥＣＣ関連情報記憶部１９０の記憶容量を削減するため、ＥＣＣ関連情報記憶部１９０に記憶されるページアドレスからブロックアドレス部分が省略される。ホスト装置にとって、連続読出しをするページのブロックアドレスを知っているので、ブロックアドレスは、ホスト装置には必ずしも必須ではない。ページアドレスは、図２に示すように１６ビットであり、ブロックアドレスを削除したページアドレスは６ビットである。
例えば、１ブロックを６４ページとすると、１６ビット×６４ページ＝１０２４ビットの記憶容量を、６ビット×６４ページ＝３８４ビットの記憶容量に削減することができる。但し、ＥＣＣ関連情報記憶部１９０の記憶容量を十分に確保できる場合には、ページアドレスにブロックアドレスを含めるようにしてもよいし、さらには、複数のブロックに跨る連続読出し動作において複数のブロック分のページアドレスを記憶するようにしてもよい。
次に、第２の実施例によるＥＣＣ関連情報の読出し動作について図７のフローチャートを参照して説明する。連続読出し動作中、コントローラ１５０は、ＥＣＣ回路１３０による誤り訂正を監視し、ＥＣＣ回路１３０による誤り訂正が行われたページをカウントする。最終的に連続読出し動作中に誤り訂正が行われたページ数がＥＣＣ関連情報記憶部１９０に記憶される（Ｓ２００）。連続読出し動作の終了後、コントローラ１５０は、ホスト装置からＥＣＣ関連情報の読出し動作の命令を受け取ると（Ｓ２１０）、ＥＣＣ関連情報記憶部１９０に記憶された誤り訂正されたページ数を読出し、これを出力する（Ｓ２２０）。
図７（Ｂ）は、連続読出し動作されたページを示し、図中、ハッチングは、誤り訂正されたページを示している。コントローラ１５０は、連続読出し動作中、ページｎ＋３、ページｎ＋５、ページｎ＋６、ページｎ＋８が誤り訂正されるたびにカウンタをインクリメントし、最終的にページ数「４」（バイナリデータとして「１００」）をＥＣＣ関連情報記憶部１９０に記憶する。そして、ＥＣＣ関連情報の読出し命令を受け取ったとき、ＥＣＣ関連情報記憶部１９０に記憶されたページ数が読出され、これがホスト装置に出力される。
本実施例によれば、ホスト装置は、連続読出し動作中に誤り訂正が行われたページ数を受け取り、連続読出し動作中に、どの程度の誤り訂正が行われたかを知ることができる。例えば、ホスト装置は、連続読出しされた全ページまたは全ブロックに対する誤り訂正されたページの割合またはから、連続読出しされたデータの信頼性等の解析または評価を行うことができる。
本例の場合、連続読出しされるページは、複数のブロックを跨ぐものであってもよい。また、本例では、第１の実施例のようにページアドレスを記憶するのではなく、ページ数を記憶するため、ＥＣＣ関連情報記憶部１９０の記憶容量をさらに削減することが可能である。
次に、第３の実施例によるＥＣＣ関連情報の読出し動作について図８のフローチャートを参照して説明する。連続読出し動作中、コントローラ１５０は、ＥＣＣ回路１３０による誤り訂正を監視し、ＥＣＣ回路１３０による誤り訂正が行われた最初のページと最後のページのページアドレスをＥＣＣ関連情報記憶部１９０に記憶する（Ｓ３００）。連続読出し動作の終了後、コントローラ１５０は、ホスト装置からＥＣＣ関連情報の読出し動作の命令を受け取ると（Ｓ３１０）、ＥＣＣ関連情報記憶部１９０に記憶された誤り訂正された最初のページと最後のページのページアドレスを読出し、これを出力する（Ｓ３２０）。
図８（Ｂ）は、連続読出し動作されたページを示し、図中、ハッチングは、誤り訂正されたページを示している。コントローラ１５０は、連続読出し動作中、誤り訂正された最初のページｎ＋３と、最後のページｎ＋８のページアドレスをＥＣＣ関連情報記憶部１９０に書込む。そして、ＥＣＣ関連情報の読出し命令を受け取ったとき、ＥＣＣ関連情報記憶部１９０に記憶された最初のページｎ＋３と最後のページｎ＋８の各ページアドレスが読出され、これがホスト装置に出力される。
本実施例によれば、ホスト装置は、誤り訂正された最初のページと最後のページのページアドレスを受け取り、最初のページと最後のページの間隔、あるいは最初のページと最後のページが属するブロックなどから、連続読出し動作中に出力された読出しデータの信頼性等の解析または評価を行うことができる。
本例の場合、ＥＣＣ関連情報記憶部１９０の記憶容量は、２ページ分のページアドレスとして３２ビットである。また、本例の場合、ブロック単位の連続読出しであってもよいし、複数のブロックを跨ぐ連続読出しであってもよい。
次に、第４の実施例によるＥＣＣ関連情報の読出し動作について説明する。第４の実施例は、上記第１ないし第３の実施例を任意に組合せたものである。組み合わせは、例えば、第１の実施例と第２の実施例、第１の実施例と第３の実施例、第２の実施例と第３の実施例、第１の実施例と第２の実施例と第３の実施例である。
例えば、第２の実施例と第３の実施例が組み合わされた場合には、誤り訂正されたページのペース数と、誤り訂正された最初のページと最後のページのページアドレスとが記憶され、読出し命令に応答してこれらの情報がホスト装置へ出力される。ホスト装置は、最初のページと最後のページとの間にどのくらいの誤り訂正されたページ数が存在するかを知ることができ、それに基づき読み出されたデータの信頼性等を解析または評価する。
例えば、１ブロックが６４ページであり、１ブロック内で連続読出しを実行する場合、６４ページを表すのに必要な６ビットと、最初のページのページアドレスを示し６ビットと、最後のページのページアドレスを示す６ビット（ブロックアドレスを省略）の合計１８ビットのＥＣＣ関連情報がホスト装置に出力される。
図９（Ａ）は、連続読出し動作された１ブロック内のページを示し、図中、ハッチングは、誤り訂正されたページ３、５、６、８、５６、５８、５９、６１を示す。この場合、図９（Ｂ）に示すように、誤り訂正されたページ数をカウントするための６ビット（この例では、誤り訂正されたページ数が８ページであるため「００１０００」、誤り訂正された最初のページ３のページアドレスとして６ビット「００００１１」、誤り訂正された最後のページ６１のページアドレスとして６ビット「１１１１０１」のデータがＥＣＣ関連情報記憶部１９０に記憶される。コントローラ１５０は、ホスト装置からＥＣＣ関連情報の読出し命令に応答してＥＣＣ関連情報記憶部１９０に記憶された１８ビットのデータをホスト装置に出力する。
また、ブロックを跨ぐ連続読出し動作の場合、ブロックの数が１０２４個であれば、１０２４×６４ページをカウントするのに必要な１６ビット、誤り訂正された最初のページのページアドレスとして１６ビット、誤り訂正された最後のページのページアドレスとして１６ビットの合計４８ビットがＥＣＣ関連情報記憶部１９０に記憶され、読出し命令に応答してこれらの情報がホスト装置へ提供される。
こうして、ホスト装置は、受け取ったＥＣＣ関連情報に基づき誤りＥＣＣ訂正が行われたページ範囲、あるいはページを特定することで、次のアクションを取ることができる。
第４の実施例において、第１ないし第３の実施例を組み合わせたＥＣＣ関連情報をＥＣＣ関連情報記憶部１９０に記憶する場合、それぞれの組合せに対応するＥＣＣ関連情報の読出し命令を複数用意するようにしてもよい。例えば、図１０のテーブルに示すように、複数のＥＣＣ関連情報の読出し命令とＥＣＣ関連情報の読出し内容との関係を規定し、コントローラ１５０は、テーブルを参照して受け取った読出し命令に応じたＥＣＣ関連情報の読出しを行うことができる。例えば、読出し命令＿Ｃであれば、誤り訂正されたページ数と、誤り訂正された最初のページと最後のページのページアドレスがホスト装置に出力される。
次に、本発明の第５の実施例について説明する。第１ないし第４の実施例では、それぞれＥＣＣ関連情報を読み出すために命令を用いた、本実施例では、ＥＣＣ関連情報の選択を予め設定する。この設定は、例えば、ＮＡＮＤフラッシュメモリの動作に関する設定（例えば、プログラムや消去等の電圧など）と共にフューズメモリに格納される。フューズメモリは、メモリセルアレイ内に形成され、パワーアップ動作時にフューズメモリの内容がコンフィギュレーションレジスタ等にロードされる。コントローラ１５０は、コンフィギュレーションレジスタにロードされた内容に従い種々の動作を制御する。
ＥＣＣ関連情報の設定方法の一例を図１１に示す。１つの例として、設定情報は、２ビットのデータから構成される。「００」は、第１の実施例のように誤り訂正された全てのページのページアドレスの読出しに対応し、「０１」は、第２の実施例のように誤り訂正されたページ数の読出し対応し、「１０」は、第３の実施例のように誤り訂正された最初のページと最後のページのページアドレスの読出しに対応し、「１１」は、第４の実施例のように第１ないし第３の実施例の組合せの読出しに対応する（例えば、誤り訂正されたページ数と、誤り訂正された最初のページおよび最後のページのページアドレスの読出しに対応）。
コントローラ１５０は、連続読出し動作が行われるとき、設定情報に従い選択されたＥＣＣ関連情報をＥＣＣ関連情報記憶部１９０に記憶し、その後、ＥＣＣ関連情報の読出し命令を受け取ったとき、ＥＣＣ関連情報記憶部１９０に記憶されたＥＣＣ関連情報を出力する。
このように本実施例によれば、１つのＥＣＣ関連情報の読出し命令に応答して、ユーザー設定された設定情報で選択されたＥＣＣ関連情報をホスト装置に提供することができる。
以上のように本発明の好ましい実施の形態について詳述したが、本発明は、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１００：フラッシュメモリ １１０：メモリセルアレイ
１２０：入出力回路 １３０：ＥＣＣ回路
１４０：アドレスレジスタ １５０：コントローラ
１６０：ワード線選択回路 １７０：ページバッファ／センス回路
１８０：列選択回路 １９０：ＥＣＣ関連情報記憶部

Claims (15)

  1. ＮＡＮＤ型のメモリセルアレイと、
    前記メモリセルアレイのページを連続的に読み出す連続読出し手段と、
    前記連続読出し手段により連続読出しされたページについて、ＥＣＣ回路により誤り訂正が行われた全てのページのページアドレスを記憶する記憶手段と、
    連続読出し動作後の読出し命令に応答して、前記記憶手段に記憶されたページアドレスを出力する出力手段と、
    を有する半導体記憶装置。
  2. ＮＡＮＤ型のメモリセルアレイと、
    前記メモリセルアレイのページを連続的に読み出す連続読出し手段と、
    前記連続読出し手段により連続読出しされたページについて、ＥＣＣ回路により誤り訂正が行われたページ数を記憶する記憶手段と、
    連続読出し動作後の読出し命令に応答して、前記記憶手段に記憶されたページ数を出力する出力手段と、
    を有する半導体記憶装置。
  3. ＮＡＮＤ型のメモリセルアレイと、
    前記メモリセルアレイのページを連続的に読み出す連続読出し手段と、
    前記連続読出し手段により連続読出しされたページについて、ＥＣＣ回路により誤り訂正が行われた最初のページのページアドレスと最後のページのページアドレスを記憶する記憶手段と、
    連続読出し動作後の読出し命令に応答して、前記記憶手段に記憶された最初のページのページアドレスと最後のページのページアドレスを出力する出力手段と、
    を有する半導体記憶装置。
  4. ＮＡＮＤ型のメモリセルアレイと、
    前記メモリセルアレイのページを連続的に読み出す連続読出し手段と、
    前記連続読出し手段により連続読出しされたページについて、ＥＣＣ回路により誤り訂正が行われたページに関連するＥＣＣ関連情報を記憶する記憶手段と、
    連続読出し動作後の読出し命令に応答して、前記記憶手段に記憶された前記ＥＣＣ関連情報を出力する出力手段とを含み、
    前記ＥＣＣ関連情報は、誤り訂正が行われた全てのページのページアドレスの第１の情報、誤り訂正が行われたページ数の第２の情報、および誤り訂正が行われた最初のページと最後のページの各ページアドレスの第３の情報の少なくとも１つを含む、半導体記憶装置。
  5. 前記第１の情報、前記第２の情報および前記第３の情報の組合せに応じた複数の読出し命令が用意され、
    前記出力手段は、複数の読出し命令の各々に対応する前記第１、第２、第３の情報の組合せを出力可能である、請求項４に記載の半導体記憶装置。
  6. ＮＡＮＤ型のメモリセルアレイと、
    前記メモリセルアレイのページを連続的に読み出す連続読出し手段と、
    前記連続読出し手段により連続読出しされたページについて、ＥＣＣ回路により誤り訂正が行われたページに関連するＥＣＣ関連情報を記憶する記憶手段と、
    前記ＥＣＣ関連情報の選択を設定する設定手段と、
    連続読出し動作後の読出し命令に応答して、前記設定手段により選択されたＥＣＣ関連情報を出力する出力手段と、
    を有する半導体記憶装置。
  7. 前記ＥＣＣ関連情報は、誤り訂正が行われた全てのページのページアドレスである第１の情報、誤り訂正が行われたページ数である第２の情報、および誤り訂正が行われた最初のページと最後のページの各ページアドレスである第３の情報の少なくとも１つを含み、前記設定手段は、前記第１の情報、前記第２の情報および前記第３の情報のいずれかの選択を設定する、請求項６に記載の半導体記憶装置。
  8. 前記設定手段は、入力された設定情報に基づき前記ＥＣＣ関連情報の選択を設定する、請求項６または７に記載の半導体記憶装置。
  9. 前記記憶手段は、読み書きが可能な揮発性のＲＡＭ領域を含む、請求項１ないし８いずれか１つに記載の半導体記憶装置。
  10. 前記連続動作後の読出し命令は、他のページ読出し命令の前に入力される、請求項１ないし９いずれか１つに記載の半導体記憶装置。
  11. ＮＡＮＤ型フラッシュメモリのＥＣＣ関連情報の読出し方法であって、
    メモリセルアレイのページを連続的に読み出すステップと、
    連続読出しされたページについて、ＥＣＣ回路により誤り訂正が行われたページに関連するＥＣＣ関連情報を記憶するステップと、
    連続読出し動作後の読出し命令に応答して、前記ＥＣＣ関連情報を出力するステップとを含み、
    前記ＥＣＣ関連情報は、誤り訂正が行われた全てのページのページアドレス、誤り訂正が行われたページ数、および誤り訂正が行われた最初のページのページアドレスと最後のページのページアドレスの少なくとも１つを含む、読出し方法。
  12. 前記読出し命令は、誤り訂正が行われた全てのページのページアドレス、誤り訂正が行われたページ数、および誤り訂正が行われた最初のページのページアドレスと最後のページのページアドレスの少なくとも１つを出力させる、請求項１１に記載の読出し方法。
  13. 読出し方法はさらに、前記ＥＣＣ関連情報の選択を設定するステップを含み、
    前記出力するステップは、前記設定するステップで選択された前記ＥＣＣ関連情報を出力する、請求項１１または１２に記載の読出し方法。
  14. 複数のブロックを跨ぐページが連続的に読み出される場合、前記出力するステップは、誤り訂正が行われたページ数と、誤り訂正が行われた最初のページと最後のページのページアドレスとを出力する、請求項１１または１２に記載の読出し方法。
  15. 単一のブロック内のページが連続的に読み出される場合、前記出力するステップは、誤り訂正がされた全てのページのページアドレスを出力する、請求項１１または１２に記載の読出し方法。
JP2020084259A 2020-05-13 2020-05-13 半導体記憶装置およびｅｃｃ関連情報の読出し方法 Active JP6886547B1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2020084259A JP6886547B1 (ja) 2020-05-13 2020-05-13 半導体記憶装置およびｅｃｃ関連情報の読出し方法
TW110113283A TWI753814B (zh) 2020-05-13 2021-04-13 半導體儲存裝置以及錯誤檢測糾正相關資訊的讀出方法
CN202110431154.6A CN113674794B (zh) 2020-05-13 2021-04-21 半导体存储装置以及错误检测纠正相关信息的读出方法
US17/238,158 US20210357288A1 (en) 2020-05-13 2021-04-22 Semiconductor storage apparatus and ecc related information reading method
KR1020210054080A KR102524724B1 (ko) 2020-05-13 2021-04-27 반도체 기억 장치 및 ecc 관련 정보의 독출 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020084259A JP6886547B1 (ja) 2020-05-13 2020-05-13 半導体記憶装置およびｅｃｃ関連情報の読出し方法

Publications (2)

Publication Number Publication Date
JP6886547B1 true JP6886547B1 (ja) 2021-06-16
JP2021180058A JP2021180058A (ja) 2021-11-18

Family

ID=76310187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020084259A Active JP6886547B1 (ja) 2020-05-13 2020-05-13 半導体記憶装置およびｅｃｃ関連情報の読出し方法

Country Status (5)

Country Link
US (1) US20210357288A1 (ja)
JP (1) JP6886547B1 (ja)
KR (1) KR102524724B1 (ja)
CN (1) CN113674794B (ja)
TW (1) TWI753814B (ja)

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000251484A (ja) * 1999-02-26 2000-09-14 Sony Corp 不揮発性半導体記憶装置
JP4534639B2 (ja) * 2004-07-15 2010-09-01 ソニー株式会社 半導体記憶装置
US8782504B2 (en) 2012-04-11 2014-07-15 Lsi Corporation Trend-analysis scheme for reliably reading data values from memory
JP5667143B2 (ja) * 2012-10-11 2015-02-12 ウィンボンド エレクトロニクス コーポレーション 不揮発性半導体メモリ
US9324450B2 (en) * 2013-03-13 2016-04-26 Winbond Electronics Corporation NAND flash memory
US9367392B2 (en) * 2014-08-01 2016-06-14 Winbond Electronics Corporation NAND flash memory having internal ECC processing and method of operation thereof
JP6545631B2 (ja) 2016-03-02 2019-07-17 東芝メモリ株式会社 不揮発性半導体記憶装置
JP6418185B2 (ja) 2016-03-10 2018-11-07 トヨタ自動車株式会社 車両用画像表示システム
JP6178909B1 (ja) * 2016-09-15 2017-08-09 ウィンボンド エレクトロニクス コーポレーション 不揮発性半導体記憶装置
JP6232109B1 (ja) * 2016-09-27 2017-11-15 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置および連続読出し方法
JP6274589B1 (ja) * 2016-09-28 2018-02-07 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置および連続読出し方法
KR102258140B1 (ko) * 2017-07-06 2021-05-28 삼성전자주식회사 반도체 메모리 장치의 에러 정정 회로, 반도체 메모리 장치 및 메모리 시스템
KR102387195B1 (ko) * 2017-11-30 2022-04-18 에스케이하이닉스 주식회사 메모리 시스템 및 이의 에러 정정 방법
US10621091B2 (en) * 2018-05-04 2020-04-14 Micron Technology, Inc. Apparatuses and methods to perform continuous read operations
US10977121B2 (en) * 2018-10-17 2021-04-13 Macronix International Co., Ltd. Fast page continuous read
US11048649B2 (en) * 2018-10-17 2021-06-29 Macronix International Co., Ltd. Non-sequential page continuous read
US11119848B2 (en) * 2019-07-10 2021-09-14 Micron Technology, Inc. Logic based read sample offset in a memory sub system
US10957384B1 (en) * 2019-09-24 2021-03-23 Macronix International Co., Ltd. Page buffer structure and fast continuous read

Also Published As

Publication number Publication date
TW202143240A (zh) 2021-11-16
US20210357288A1 (en) 2021-11-18
KR20210141352A (ko) 2021-11-23
CN113674794B (zh) 2024-04-12
JP2021180058A (ja) 2021-11-18
CN113674794A (zh) 2021-11-19
TWI753814B (zh) 2022-01-21
KR102524724B1 (ko) 2023-04-24

Similar Documents

Publication Publication Date Title
US6868007B2 (en) Semiconductor memory system with a data copying function and a data copy method for the same
US6917547B2 (en) Non-volatile semiconductor memory device
US8458564B2 (en) Programming management data for a memory
KR101950758B1 (ko) 반도체 장치
US20200303016A1 (en) Memory reading method and memory system
JP6164712B1 (ja) フラッシュメモリ
JP5657079B1 (ja) 半導体記憶装置
CN111986724B (zh) 半导体装置及连续读出方法
TWI727810B (zh) 半導體裝置及連續讀出方法
US9396804B1 (en) Memory programming method, memory control circuit unit and memory storage apparatus
JP2023120450A (ja) 半導体記憶装置および誤り検出訂正方法
JP6886547B1 (ja) 半導体記憶装置およびｅｃｃ関連情報の読出し方法
JP2005292925A (ja) メモリコントローラ、フラッシュメモリシステム、並びに、フラッシュメモリの制御方法
JP7012174B1 (ja) 半導体装置および連続読出し方法
TWI539465B (zh) 半導體儲存裝置及其冗餘方法
JP7137680B2 (ja) 半導体装置および連続読出し方法
JP2023141470A (ja) 半導体装置
JP2006209963A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210512

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210514

R150 Certificate of patent or registration of utility model

Ref document number: 6886547

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150