JP2023141470A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2023141470A JP2023141470A JP2022047805A JP2022047805A JP2023141470A JP 2023141470 A JP2023141470 A JP 2023141470A JP 2022047805 A JP2022047805 A JP 2022047805A JP 2022047805 A JP2022047805 A JP 2022047805A JP 2023141470 A JP2023141470 A JP 2023141470A
- Authority
- JP
- Japan
- Prior art keywords
- plane
- data
- read
- semiconductor device
- control means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 230000004044 response Effects 0.000 claims abstract description 12
- 238000012937 correction Methods 0.000 claims description 15
- 238000012546 transfer Methods 0.000 claims description 14
- 238000001514 detection method Methods 0.000 claims description 6
- 238000012545 processing Methods 0.000 abstract description 11
- 239000000872 buffer Substances 0.000 description 24
- 238000010586 diagram Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 101100481702 Arabidopsis thaliana TMK1 gene Proteins 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
- G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/52—Protection of memory contents; Detection of errors in memory contents
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1096—Write circuits, e.g. I/O line write drivers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0411—Online error correction
Abstract
Description
110:入出力バッファ
120:アドレスレジスタ
130:コントローラ
140:ECC回路
150:転送制御部
160:ワード線選択駆動回路
170:ページバッファ/センス回路
180:列選択回路
190:内部バス
P0、P1:プレーン
Claims (14)
- 少なくとも第1および第2のプレーンを含むメモリセルアレイと、
第1および第2のプレーンの読出し動作およびプログラム動作を制御可能な制御手段と、
第1のプレーンから読み出されたデータまたは第1のプレーンにプログラムすべきデータを保持可能な第1のデータ保持手段と、
第2のプレーンから読み出されたデータまたは第2のプレーンにプログラムすべきデータを保持可能な第2のデータ保持手段とを有し、
前記制御手段は、外部から入力されたコマンドに応じて第1のプレーンのプログラム動作を行うとき、第2のプレーンの読出し動作を可能にする、半導体装置。 - 前記制御手段は、第1のプレーンのプログラムベリファイ読出し動作を行うとき、第2のプレーンのアレイ読出しを行う、請求項1に記載の半導体装置。
- 前記制御手段は、前記コマンドに関連して外部から入力されたアドレスに従い第1のプレーンの選択ページへのプログラムと第2のプレーンの選択ページの読出しとを行う、請求項1に記載の半導体装置。
- 前記制御手段は、第2のプレーンから読み出された読出しデータを第2のデータ保持手段に保持させ、第2のデータ保持手段に保持された読出しデータを第1のデータ保持手段に転送する、請求項1に記載の半導体装置。
- 半導体装置はさらに、データの誤り検出・訂正を行う誤り検出訂正手段を含み、
前記誤り検出訂正手段は、前記第2のデータ保持手段から転送された読出しデータの誤り検出・訂正を行い、誤り訂正したデータを第1のデータ保持手段に転送する、請求項4に記載の半導体装置。 - 前記制御手段は、第1のデータ保持手段に保持された前記読出しデータを第1のプレーンにプログラムする、請求項4に記載の半導体装置。
- 前記制御手段は、第1のプレーンにプログラムしたときの選択ページに隣接する選択ページに前記読出しデータをプログラムする、請求項4に記載の半導体装置。
- 前記制御手段は、外部から入力されたアドレスに従い前記読出しデータをプログラムする、請求項4に記載の半導体装置。
- 前記制御手段は、内部的に生成されたプログラムコマンドに応答して前記読出しデータをプログラムする、請求項4に記載の半導体装置。
- 前記制御手段は、外部から入力されたプログラムコマンドに応答して前記読出しデータをプログラムする、請求項4に記載の半導体装置。
- 前記制御手段は、第1のプレーンにプログラムしたときと同一の選択ページに前記読出しデータをプログラムする、請求項4に記載の半導体装置。
- 少なくとも第1および第2のプレーンを含むメモリセルアレイと、
第1および第2のプレーンの読出し動作およびプログラム動作を制御可能な制御手段と、
第1のプレーンから読み出されたデータまたは第1のプレーンにプログラムすべきデータを保持可能な第1のデータ保持手段と、
第2のプレーンから読み出されたデータまたは第2のプレーンにプログラムすべきデータを保持可能な第2のデータ保持手段とを有し、
前記制御手段は、外部から入力されたコマンドに応じて第2のプレーンから読み出された読出しデータを第1のプレーンにプログラムすることを可能にする、半導体装置。 - 前記制御手段は、前記コマンドに関連して外部から入力されたアドレスに従い前記読出しデータを第1のプレーンの選択ページにプログラムする、請求項12に記載の半導体装置。
- 前記制御手段は、内部的に生成されたアドレスに従い前記読出しデータを第1のプレーンの選択ページにプログラムする、請求項12に記載の半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022047805A JP7248842B1 (ja) | 2022-03-24 | 2022-03-24 | 半導体装置 |
TW112105059A TW202338845A (zh) | 2022-03-24 | 2023-02-13 | 半導體裝置 |
CN202310186009.5A CN116805500A (zh) | 2022-03-24 | 2023-03-01 | 半导体装置 |
KR1020230030515A KR20230138894A (ko) | 2022-03-24 | 2023-03-08 | 반도체 장치 |
US18/181,577 US20230326533A1 (en) | 2022-03-24 | 2023-03-10 | Memory device capable of operating multiple planes simultaneously |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022047805A JP7248842B1 (ja) | 2022-03-24 | 2022-03-24 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP7248842B1 JP7248842B1 (ja) | 2023-03-29 |
JP2023141470A true JP2023141470A (ja) | 2023-10-05 |
Family
ID=85726033
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022047805A Active JP7248842B1 (ja) | 2022-03-24 | 2022-03-24 | 半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20230326533A1 (ja) |
JP (1) | JP7248842B1 (ja) |
KR (1) | KR20230138894A (ja) |
CN (1) | CN116805500A (ja) |
TW (1) | TW202338845A (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10144892A (ja) * | 1996-11-05 | 1998-05-29 | Samsung Electron Co Ltd | 不揮発性半導体メモリ装置 |
JP2005115562A (ja) * | 2003-10-06 | 2005-04-28 | Media Logic:Kk | フラッシュrom制御装置 |
JP2006294218A (ja) * | 2005-04-07 | 2006-10-26 | Samsung Electronics Co Ltd | 不揮発性メモリ装置及びそのマルチページコピーバック方法 |
JP2008146773A (ja) * | 2006-12-12 | 2008-06-26 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2009032324A (ja) * | 2007-07-26 | 2009-02-12 | Spansion Llc | 複数のメモリブロックを備える不揮発性記憶装置 |
WO2018163252A1 (ja) * | 2017-03-06 | 2018-09-13 | ゼンテルジャパン株式会社 | 半導体記憶システム |
JP2021002415A (ja) * | 2019-06-20 | 2021-01-07 | ウィンボンド エレクトロニクス コーポレーション | 半導体装置およびその動作方法 |
-
2022
- 2022-03-24 JP JP2022047805A patent/JP7248842B1/ja active Active
-
2023
- 2023-02-13 TW TW112105059A patent/TW202338845A/zh unknown
- 2023-03-01 CN CN202310186009.5A patent/CN116805500A/zh active Pending
- 2023-03-08 KR KR1020230030515A patent/KR20230138894A/ko unknown
- 2023-03-10 US US18/181,577 patent/US20230326533A1/en active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10144892A (ja) * | 1996-11-05 | 1998-05-29 | Samsung Electron Co Ltd | 不揮発性半導体メモリ装置 |
JP2005115562A (ja) * | 2003-10-06 | 2005-04-28 | Media Logic:Kk | フラッシュrom制御装置 |
JP2006294218A (ja) * | 2005-04-07 | 2006-10-26 | Samsung Electronics Co Ltd | 不揮発性メモリ装置及びそのマルチページコピーバック方法 |
JP2008146773A (ja) * | 2006-12-12 | 2008-06-26 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2009032324A (ja) * | 2007-07-26 | 2009-02-12 | Spansion Llc | 複数のメモリブロックを備える不揮発性記憶装置 |
WO2018163252A1 (ja) * | 2017-03-06 | 2018-09-13 | ゼンテルジャパン株式会社 | 半導体記憶システム |
JP2021002415A (ja) * | 2019-06-20 | 2021-01-07 | ウィンボンド エレクトロニクス コーポレーション | 半導体装置およびその動作方法 |
Also Published As
Publication number | Publication date |
---|---|
US20230326533A1 (en) | 2023-10-12 |
JP7248842B1 (ja) | 2023-03-29 |
CN116805500A (zh) | 2023-09-26 |
TW202338845A (zh) | 2023-10-01 |
KR20230138894A (ko) | 2023-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107833589B (zh) | 非易失性半导体存储装置 | |
JP5378574B1 (ja) | 半導体記憶装置 | |
KR101098656B1 (ko) | 반도체 기억 장치 및 그 판독 방법 | |
US20050268208A1 (en) | Semiconductor memory device and signal processing system | |
US8607120B2 (en) | Semiconductor memory device for performing additional ECC correction according to cell pattern and electronic system including the same | |
JP6164712B1 (ja) | フラッシュメモリ | |
US11727992B2 (en) | Semiconductor memory device | |
US20230290407A1 (en) | Semiconductor memory device to hold 5-bits of data per memory cell | |
JP2015176616A (ja) | 半導体記憶装置 | |
US11315640B2 (en) | Semiconductor device and continuous reading method | |
JP7248842B1 (ja) | 半導体装置 | |
KR102524724B1 (ko) | 반도체 기억 장치 및 ecc 관련 정보의 독출 방법 | |
JP7137680B2 (ja) | 半導体装置および連続読出し方法 | |
US20230307084A1 (en) | Memory system and nonvolatile memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220324 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230314 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230316 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7248842 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |