KR101042197B1 - 메모리 컨트롤러 및 메모리 관리 방법 - Google Patents

메모리 컨트롤러 및 메모리 관리 방법 Download PDF

Info

Publication number
KR101042197B1
KR101042197B1 KR1020080136866A KR20080136866A KR101042197B1 KR 101042197 B1 KR101042197 B1 KR 101042197B1 KR 1020080136866 A KR1020080136866 A KR 1020080136866A KR 20080136866 A KR20080136866 A KR 20080136866A KR 101042197 B1 KR101042197 B1 KR 101042197B1
Authority
KR
South Korea
Prior art keywords
ecc
data
memory
code
ecc code
Prior art date
Application number
KR1020080136866A
Other languages
English (en)
Other versions
KR20100078568A (ko
Inventor
안병영
정현모
Original Assignee
(주)인디링스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)인디링스 filed Critical (주)인디링스
Priority to KR1020080136866A priority Critical patent/KR101042197B1/ko
Priority to JP2011544355A priority patent/JP2012514266A/ja
Priority to CN2009801534658A priority patent/CN102272855A/zh
Priority to US13/142,605 priority patent/US8738987B2/en
Priority to PCT/KR2009/006426 priority patent/WO2010076966A2/ko
Priority to EP09836287A priority patent/EP2383750A4/en
Publication of KR20100078568A publication Critical patent/KR20100078568A/ko
Application granted granted Critical
Publication of KR101042197B1 publication Critical patent/KR101042197B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

데이터의 종류에 따라 선정된(predetermined), 요구(required) 신뢰 수준에 기초하여 상기 데이터에 대한 오류 정정 코드(Error Correction Code: ECC) 정보를 생성하고, 상기 ECC 정보에 기초하여 상기 데이터에 대한 ECC 코드를 연산한 후 상기 ECC 코드를 메모리에 기록하는 메모리 컨트롤러가 개시된다.
메모리, ECC, 신뢰, 컨트롤러, 관리, 기록, 독출

Description

메모리 컨트롤러 및 메모리 관리 방법{MEMORY CONTROLLER AND METHOD FOR MEMORY MANAGEMENT}
메모리 컨트롤러 및 메모리 관리 방법이 개시된다. 특히, 메모리에 기록될 데이터의 종류에 따라 다양한 오류 정정 코드(Error Correction Code: ECC) 기법을 사용함으로써, 효율적인 메모리 관리가 가능한 메모리 컨트롤러 및 메모리 관리 방법이 개시된다.
데이터를 저장하는 스토리지 장치로는 자기 디스크(magnetic disk), 반도체 메모리 등이 있을 수 있다. 스토리지 장치는 종류 별로 서로 다른 물리적 특성을 가지기 때문에 물리적 특성에 상응하는 관리 방법이 필요하다.
종래의 스토리지 장치로는 자기 디스크가 널리 사용되어 왔다. 자기 디스크는 평균적으로 킬로바이트(kilobyte) 당 수 밀리초(millisecond)의 읽기 및 쓰기 시간을 특성으로 가진다. 또한, 자기 디스크는 데이터가 저장된 물리적 위치에 따라 암(arm)이 도달하는 시간이 다르기 때문에 읽기 및 쓰기 시간이 달라지는 특성을 가진다.
최근에는 자기 디스크에 비하여 읽기 및 쓰기 시간이 짧고 작은 전력을 소 모하며 작은 부피를 차지하는 비휘발성(non-volatile) 메모리가 급속하게 자기 디스크를 대체하고 있다. 이는 비휘발성 메모리의 대용량화가 이루어졌기 때문에 가능한 결과이다.
비휘발성 메모리는 전기적으로 읽기(read), 쓰기(write) 및 소거(erase)가 가능하며, 공급 전원이 없는 상태에서도 저장된 데이터를 유지할 수 있는 반도체 메모리 장치이다. 비휘발성 메모리 장치에 대한 데이터의 저장 과정은 쓰기 외에도 프로그래밍(programming)이라고 불리기도 한다.
비휘발성 메모리의 대표적인 것으로 플래시(Flash) 메모리를 들 수 있으며, 플래시 메모리는 종래의 하드 디스크 드라이브(Hard Disk Drive, HDD)에 비하면 크기가 작고, 전력 소모량이 작으며, 읽기 속도를 높일 수 있는 이점이 있다. 최근에는 대용량의 플래시 메모리를 이용하여 HDD를 대체하기 위한 SSD(Solid State Disk)가 제안되기도 하였다.
플래시 메모리의 종류로서 대표적인 것들로는 NAND 방식의 플래시 메모리와 NOR 플래시 메모리 등을 들 수 있다. NAND 방식과 NOR 방식은 셀 어레이의 구성 및 동작 방식에 의해 구별될 수 있다.
플래시 메모리는 다수의 메모리 셀들의 배열로 이루어지며, 하나의 메모리 셀은 하나 이상의 데이터 비트를 저장할 수 있다. 하나의 메모리 셀은 컨트롤 게이트(control gate) 및 플로팅 게이트(floating gate)를 포함하며, 컨트롤 게이트 및 플로팅 게이트 사이에는 절연체(insulator)가 삽입되고, 플로팅 게이트 및 서브스트레이트(substrate) 간에도 절연체가 삽입된다.
이러한 비휘발성 메모리는 소정의 컨트롤러에 의해 관리가 이루어진다. 그리고, 이러한 컨트롤러의 성능에 따라 비휘발성 메모리 전체의 성능이 결정될 수도 있다.
따라서, 메모리를 효율적으로 관리 및 제어할 수 있는 메모리 컨트롤러에 대한 연구가 필요하다.
메모리에 기록될 데이터의 종류에 따라 요구되는 신뢰도를 고려하여 다양한 오류 정정 코드(Error Correction Code: ECC) 기법을 사용함으로써, 효율적인 메모리 관리가 가능한 메모리 컨트롤러 및 메모리 관리 방법을 제공하고자 한다.
본 발명의 일실시예에 따른 메모리 컨트롤러는 데이터의 종류에 따라 선정된(predetermined), 요구(required) 신뢰 수준에 기초하여 상기 데이터에 대한 오류 정정 코드(Error Correction Code: ECC) 정보를 생성하는 ECC 생성부, 상기 ECC 정보에 기초하여 상기 데이터에 대한 ECC 코드를 연산하는 ECC 연산부 및 상기 ECC 정보에 기초하여 상기 ECC 코드를 메모리에 기록하는 ECC 기록부를 포함한다.
또한, 본 발명의 일실시예에 따른 메모리 관리 방법은 데이터의 종류에 따라 선정된(predetermined), 요구(required) 신뢰 수준에 기초하여 상기 데이터에 대한 오류 정정 코드(Error Correction Code: ECC) 정보를 생성하는 단계, 상기 ECC 정보에 기초하여 상기 데이터에 대한 ECC 코드를 연산하는 단계 및 상기 ECC 정보에 기초하여 상기 ECC 코드를 메모리에 기록하는 단계를 포함한다.
메모리에 기록될 데이터의 종류에 따라 요구되는 신뢰도를 고려하여 다양한 오류 정정 코드(Error Correction Code: ECC) 기법을 사용하는 메모리 컨트롤러 및 메모리 관리 방법을 개시함으로써 효율적인 메모리 관리가 가능하다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.
도 1은 본 발명의 일실시예에 따른 메모리 컨트롤러의 동작을 나타낸 개념도이다.
도 1을 참조하면, 파일 시스템(110), 메모리 컨트롤러(120) 및 메모리(130)가 도시되어 있다.
본 발명의 일실시예에 따르면, 메모리(130)는 비휘발성(non-volatile) 메모리가 될 수 있다.
일반적으로 비휘발성 메모리(130)에 대한 프로그래밍(programming)은 페이지(page) 단위로 수행될 수 있고 소거(erase)는 블록(block) 단위로 수행될 수 있다. 이때, 블록은 복수의 페이지들을 포함할 수 있다.
또한, 비휘발성 메모리(130)를 관리하는 메모리 컨트롤러(120)는 외부의 호스트(host) 또는 프로세서(processor)에 논리 주소(logical address)를 제공하고, 비휘발성 메모리(130)에 대해 물리 주소(physical address)를 제공할 수 있다.
이때, 메모리 컨트롤러(120)는 물리 주소를 이용하여 비휘발성 메모리(110)를 관리하고, 물리 주소를 논리 주소로 변환할 수 있다.
여기서, 물리 주소 및 논리 주소의 변환이 수행되는 계층을 플래시 변환 계층(Flash Translation Layer: FTL)이라 하기도 한다.
메모리 컨트롤러(120)는 메모리(110)에 기록되어 있는 데이터의 신뢰성을 보장하기 위해 오류 정정 코드(Error Correction Code: ECC)를 사용할 수 있다.
일반적으로 ECC 정보는 메모리(110)에 기록되어 있는 데이터를 독출(read)할 때, 상기 데이터가 메모리(110)에 기록될 당시의 데이터와 다르게 독출되는 등의 에러가 있는지 감지하고, 잘못된 데이터를 올바른 데이터로 정정하기 위해 사용될 수 있다.
상기 ECC 정보는 메모리(110)의 특정 영역에 기록될 수 있는데, 일반적으로 메모리(110)의 잉여(Spare) 영역 등에 기록될 수 있다.
본 발명의 일실시예에 따른 메모리 컨트롤러(120)는 이러한 ECC 정보를 이용함으로써, 메모리(110)에 기록되어 있는 데이터의 신뢰성을 확보 할 수 있다.
일반적으로 ECC 정보를 이용하여 데이터 신뢰성을 확보하기 위해서는 ECC 알고리즘, ECC의 적용 대상, ECC 코드의 크기 또는 ECC의 기록 위치 등과 같은 다양한 요소들이 고려되어야 한다.
종래의 메모리 컨트롤러는 ECC 정보를 이용하여 데이터의 신뢰성을 확보하기 위해, 메모리 컨트롤러의 매핑(mapping) 알고리즘, 사용 용도, 메모리의 특징 등에 따라 상기 요소들을 특정한 후 상기 요소들을 메모리에 기록될 데이터에 일률적으로 적용하였다.
다시 말해서, 종래의 메모리 컨트롤러는 전술한 ECC 알고리즘, ECC의 적용 대상, ECC 코드의 크기, ECC의 기록 위치 등과 같은 요소들을 메모리에 기록될 데이터의 종류와 무관하게 하나로 특정한 후 이를 메모리에 적용하였다.
하지만, 이러한 종래의 방식은 데이터의 종류나 특성을 고려하지 않았기 때 문에 메모리 관리 차원에서 비효율성이 드러날 수 있다.
예컨대, 메모리의 공간을 적게 사용하고, 빠른 연산이 가능하지만 메모리에 기록될 데이터에 대한 신뢰성은 크게 보장해 주지 못하는 ECC 기법을 메모리에 기록될 데이터의 종류와 무관하게 일률적으로 사용하는 경우, 메타(meta) 데이터와 같이 높은 신뢰성이 요구되는 데이터에 대해서는 그에 합당하는 신뢰성이 보장되지 못할 수 있다.
반면에, 메모리에 기록될 데이터에 대해 높은 신뢰성을 보장해 줄 수 있으나, 메모리의 공간을 많이 사용하고, 연산 시간이 오래 걸리는 ECC 기법을 메모리에 기록될 데이터의 종류와 무관하게 일률적으로 사용하는 경우, 유저(user) 데이터와 같이 상대적으로 낮은 신뢰성이 보장되어도 무관한 데이터가 메모리에 기록될 때에는 많은 메모리 공간과 시간이 낭비될 수 있다.
따라서, 본 발명의 일실시예에 따른 메모리 컨트롤러(120)는 메모리(130)에 기록될 데이터의 종류에 따라 동적으로 ECC 기법을 적용함으로써 효율적인 메모리(130) 관리가 가능하도록 할 수 있다.
이와 관련하여, 메모리 컨트롤러(120)는 파일 시스템(110)으로부터 소정의 데이터의 쓰기(write) 요청을 수신하는 경우, 상기 데이터의 종류에 따라 선정된(predetermined), 요구(required) 신뢰 수준에 기초하여 상기 데이터에 대한 ECC 정보를 생성할 수 있다.
그리고 나서, 메모리 컨트롤러(120)는 상기 ECC 정보에 기초하여 상기 데이터에 대한 ECC 코드를 연산한 후 상기 ECC 코드를 메모리(130)에 기록할 수 있다.
본 발명의 일실시예에 따르면, 파일 시스템(110)은 메모리 컨트롤러(120)에 대해 상기 데이터의 쓰기를 요청할 때, 상기 데이터에 대한 요구 신뢰 수준 정보를 함께 전송할 수 있다.
또한, 본 발명의 일실시예에 따르면, 상기 ECC 정보는 ECC 알고리즘, ECC 코드의 크기, ECC의 적용 대상 또는 ECC의 기록 위치 등에 대한 정보가 포함될 수 있다.
즉, 본 발명의 일실시예에 따른 메모리 컨트롤러(120)는 상기 데이터의 종류에 따라 선정된, 요구 신뢰 수준을 고려하여 ECC 알고리즘, ECC 코드의 크기, ECC의 적용 대상 또는 ECC의 기록 위치 등을 결정할 수 있다.
또한, 본 발명의 일실시예에 따르면, 상기 요구 신뢰 수준은 상기 데이터의 종류에 따라 선정된 후 어드레스 매핑 테이블(address mapping table)(121)에 기록될 수 있다.
이때, 본 발명의 일실시예에 따르면, 메모리 컨트롤러(120)는 어드레스 매핑 테이블(121)을 참조하여 상기 요구 신뢰 수준을 판단할 수 있다.
예컨대, 어드레스 매핑 테이블(121)에 상기 요구 신뢰 수준을 구분하기 위한 필드를 추가함으로써, 메모리 컨트롤러(120)가 데이터의 종류에 따른 요구 신뢰 수준을 파악하여 그에 따른 적절한 ECC 정보를 생성하도록 할 수 있다.
여기서, 어드레스 매핑 테이블(121)이란 논리 주소와 물리 주소가 서로 매핑되어 있는 테이블을 의미한다.
또한, 본 발명의 일실시예에 따르면, 메모리 컨트롤러(120)는 파일 시스 템(110)으로부터 상기 데이터의 읽기(read) 요청을 수신하는 경우, 메모리(130)로부터 상기 데이터를 독출하면서 상기 ECC 정보에 기초하여 메모리(130)에 기록되어 있는 상기 ECC 코드를 독출할 수 있다.
이때, 본 발명의 일실시예에 따르면, 메모리 컨트롤러(120)는 상기 어드레스 매핑 테이블을 참조하여 상기 데이터에 대해 선정된 요구 신뢰 수준을 판단한 후 상기 요구 신뢰 수준을 기초로 상기 ECC 코드를 독출할 수 있다.
그리고, 메모리 컨트롤러(120)는 상기 ECC 정보에 기초하여 상기 독출된 데이터에 대한 제2 ECC 코드를 연산할 수 있다.
그리고 나서, 메모리 컨트롤러(120)는 상기 ECC 정보를 기초로 상기 독출된 ECC 코드와 상기 제2 ECC 코드를 비교하여 상기 독출된 데이터에 대한 에러여부를 감지하고, 에러가 감지되는 경우, 상기 에러를 정정할 수 있다.
이하에서는 메모리 컨트롤러(120)의 동작에 대해 예를 들어 상세히 설명하기로 한다.
먼저, 파일 시스템(110)으로부터 메모리 컨트롤러(120)에 대해 제1 데이터 및 제2 데이터의 쓰기가 요청되었다고 가정하자.
그리고, 상기 제1 데이터의 요구 신뢰 수준은 제1 요구 신뢰 수준이고, 상기 제2 데이터의 요구 신뢰 수준은 제2 요구 신뢰 수준이며, 상기 제1 요구 신뢰 수준이 상기 제2 요구 신뢰 수준을 초과한다고 가정하자.
도 1에서 도면 부호 131은 메모리(130)의 페이지를 도식화한 도면으로 페이지(131)는 복수의 섹터로 구성될 수 있고, 각 섹터는 데이터가 저장될 데이 터(Date) 영역과 잉여(Spare) 영역으로 구분될 수 있다.
본 발명의 일실시예에 따르면, 메모리 컨트롤러(120)는 상기 제1 데이터에 대해, 상기 제1 데이터가 기록될 페이지 전체를 기준으로 제1 ECC 코드를 연산할 수 있다.
그리고 나서, 메모리 컨트롤러(120)는 상기 제1 ECC 코드를 상기 페이지의 마지막 섹터에 기록할 수 있다.
이와 관련하여 도면 부호 131을 이용하여 설명하면, 메모리 컨트롤러(120)는 상기 제1 데이터가 기록될 한 페이지(131) 전체를 기준으로 상기 제1 ECC 코드를 연산한 후 상기 제1 ECC 코드를 페이지(131)의 마지막 섹터(132)에 기록할 수 있다.
또한, 본 발명의 일실시예에 따르면, 메모리 컨트롤러(120)는 상기 제2 데이터에 대해, 상기 제2 데이터가 기록될 각 섹터마다 제2 ECC 코드를 연산할 수 있다.
그리고 나서, 메모리 컨트롤러(120)는 상기 제2 ECC 코드를 메모리(130)의 잉여 영역에 기록할 수 있다.
이와 관련하여 도면 부호 131을 이용하여 설명하면, 메모리 컨트롤러(120)는 상기 제2 데이터가 기록될 페이지(131)의 각 섹터마다 상기 제2 ECC 코드를 연산한 후 상기 제2 ECC 코드를 잉여 영역(133)에 기록할 수 있다.
즉, 본 발명의 일실시예에 따른 메모리 컨트롤러(120)는 상대적으로 높은 신뢰 수준이 요구되는 데이터가 메모리(130)에 기록되는 경우, 한 페이지 전체를 기준으로 상기 데이터에 대한 ECC 코드를 연산한 후 상기 페이지의 마지막 섹터에 상기 ECC 코드를 기록함으로써, 메모리(130)의 공간 사용률은 증가하지만, 상기 데이터에 대한 높은 신뢰성이 보장되도록 할 수 있다.
또한, 본 발명의 일실시예에 따른 메모리 컨트롤러(120)는 상대적으로 낮은 신뢰 수준이 요구되는 데이터가 메모리(130)에 기록되는 경우, 각 섹터마다 상기 데이터에 대한 ECC 코드를 연산한 후 메모리(130)의 잉여 영역에 상기 ECC 코드를 기록함으로써, 상기 데이터에 대해 보장되는 신뢰 수준은 다소 낮아지지만, 메모리(130)의 공간 사용률과 속도 측면에서 이득을 얻을 수 있도록 할 수 있다.
이상, 데이터가 메모리(130)에 기록되는 경우, 메모리 컨트롤러(120)의 동작에 대해 살펴보았다. 이하에서는 메모리(130)로부터 상기 데이터가 독출되는 경우, 메모리 컨트롤러(120)의 동작에 대해 살펴보기로 한다.
먼저, 메모리 컨트롤러(120)가 전술한 방식으로 기록된 제1 데이터를 메모리(130)로부터 독출하는 경우에 대해 설명하기로 한다.
메모리 컨트롤러(120)는 파일 시스템(110)으로부터 상기 제1 데이터의 읽기 요청을 수신하면, 상기 제1 데이터가 기록된 페이지(131)의 마지막 섹터(132)로부터 상기 제1 ECC 코드를 독출한다.
그리고 나서, 메모리 컨트롤러(120)는 상기 페이지(131) 전체를 기준으로, 독출된 제1 데이터에 대한 제3 ECC 코드를 연산한 후 상기 제1 ECC 코드와 상기 제3 ECC 코드를 비교하여 상기 독출된 제1 데이터에 대한 에러 여부를 감지 및 수정할 수 있다.
다음으로, 메모리 컨트롤러(120)가 전술한 방식으로 기록된 제2 데이터를 메모리(130)로부터 독출하는 경우에 대해 설명하기로 한다.
메모리 컨트롤러(120)는 파일 시스템(110)으로부터 상기 제2 데이터의 읽기 요청을 수신하면, 메모리(130)의 잉여 영역(133)으로부터 상기 제2 ECC 코드를 독출한다.
그리고 나서, 메모리 컨트롤러(120)는 상기 각 섹터마다, 독출된 제2 데이터에 대한 제4 ECC 코드를 연산한 후 상기 제2 ECC 코드와 상기 제4 ECC 코드를 비교하여 상기 독출된 제2 데이터에 대한 에러 여부를 감지 및 수정할 수 있다.
일반적으로 메모리(130)에 기록될 데이터가 메모리 컨트롤러(120)의 메타 데이터인 경우, 그 정보가 상실되면, 메모리(130)에 기록된 모든 데이터를 신뢰할 수 없다는 점에서 유저 데이터보다 높은 신뢰성이 보장될 필요가 있다.
따라서, 본 발명의 일실시예에 따르면, 메모리(130)에 기록될 데이터가 메모리 컨트롤러(120)의 메타 데이터인 경우, 상기 메타 데이터의 요구 신뢰 수준은 유저 데이터의 요구 신뢰 수준 보다 높게 선정될 수 있다.
이 경우, 일반적으로 메모리 컨트롤러(120)는 메타 데이터와 유저 데이터를 자체적으로 구분할 수 있으므로, 데이터의 종류에 따라 선정된 요구 신뢰 수준을 구별하기 위한 별도의 방법을 고려하지 않아도 되는 이점이 있다.
이와 관련하여, 본 발명의 일실시예에 따르면, 메모리 컨트롤러(120)는 상기 메타 데이터가 메모리(130)의 특정 위치에만 기록되도록 설계될 수 있다. 이로 인해, 데이터의 종류에 따라 선정된 요구 신뢰 수준을 구별하기 위해, 어드레스 매 핑 테이블(121)에 특정 필드를 추가하는 등의 과정을 생략할 수 있다.
이하에서는 메모리(130)에 기록될 데이터가 메타 데이터인지 또는 유저 데이터인지 여부에 따라 메모리 컨트롤러(120)가 동작하는 과정에 대해 도 2를 참조하여 상세히 설명하기로 한다.
도 2는 본 발명의 일실시예에 따라 메모리 컨트롤러의 동작 과정을 도시한 순서도이다.
단계(S210)에서는 메모리 컨트롤러(120)가 파일 시스템(110)으로부터 데이터 쓰기 요청을 수신한다.
단계(S220)에서는 메모리 컨트롤러(120)가 파일 시스템(110)으로부터 쓰기 요청받은 데이터가 메모리 컨트롤러(120)의 메타 데이터인지 여부를 판단한다.
만약, 단계(S220)에서 파일 시스템(110)으로부터 쓰기 요청 받은 데이터가 메모리 컨트롤러(120)의 메타 데이터인 것으로 판단된 경우, 메모리 컨트롤러(120)는 단계(S230)에서 상기 메타 데이터가 기록될 페이지 전체를 기준으로 상기 메타 데이터에 대한 제1 ECC 코드를 연산한다.
그리고 나서, 단계(S240)에서 메모리 컨트롤러(120)는 상기 제1 ECC 코드를 상기 페이지의 선정된 섹터에 기록한다.
본 발명의 일실시예에 따르면, 상기 선정된 섹터는 상기 페이지의 마지막 섹터가 될 수 있다.
하지만, 단계(S220)에서 상기 데이터가 상기 메타 데이터가 아닌 유저 데이터인 것으로 판단된 경우, 메모리 컨트롤러(120)는 단계(S250)에서 상기 유저 데이 터가 기록될 각 섹터마다 상기 유저 데이터에 대한 제2 ECC 코드를 연산한다.
그리고 나서, 단계(S260)에서 메모리 컨트롤러(120)는 상기 제2 ECC 코드를 메모리(130)의 잉여 영역에 기록한다.
결국, 본 발명의 일실시예에 따른 메모리 컨트롤러(120)는 상대적으로 높은 신뢰 수준이 요구되는 메타 데이터가 메모리(130)에 기록될 경우, 한 페이지 전체를 기준으로 상기 메타 데이터에 대한 ECC 코드를 연산한 후 상기 페이지의 마지막 섹터에 상기 ECC 코드를 기록함으로써, 메모리(130)의 공간 사용률은 증가하지만 상기 메타 데이터에 대해 높은 신뢰성이 보장되도록 할 수 있다.
또한, 본 발명의 일실시예에 따른 메모리 컨트롤러(120)는 상대적으로 낮은 신뢰 수준이 요구되는 유저 데이터가 메모리(130)에 기록될 경우, 각 섹터마다 상기 유저 데이터에 대한 ECC 코드를 연산한 후 메모리(130)의 잉여 영역에 상기 ECC 코드를 기록함으로써, 상기 유저 데이터에 대해 보장되는 신뢰 수준은 다소 낮아지지만, 메모리(130)의 공간 사용률과 속도 측면에서 이득을 얻을 수 있도록 할 수 있다.
이상, 데이터가 메모리(130)에 기록되는 경우, 메모리 컨트롤러(120)의 동작에 대해 살펴보았다. 이하에서는 도 3을 참조하여 메모리(130)로부터 상기 데이터가 독출되는 경우, 메모리 컨트롤러(120)의 동작에 대해 살펴보기로 한다.
도 3은 본 발명의 또 다른 일실시예에 따른 메모리 컨트롤러의 동작 과정을 도시한 순서도이다.
단계(S310)에서는 메모리 컨트롤러(120)가 파일 시스템(110)으로부터 데이 터 읽기 요청을 수신한다.
단계(S320)에서는 메모리 컨트롤러(120)가 파일 시스템(110)으로부터 읽기 요청 받은 데이터가 메모리 컨트롤러(120)의 메타 데이터인지 여부를 판단한다.
만약, 단계(S320)에서 파일 시스템(110)으로부터 읽기 요청 받은 데이터가 메모리 컨트롤러(120)의 메타 데이터인 것으로 판단된 경우, 메모리 컨트롤러(120)는 단계(S330)에서 상기 메타 데이터가 기록된 페이지의 마지막 섹터로부터 상기 제1 ECC 코드를 독출한다.
그리고 나서, 단계(S340)에서 메모리 컨트롤러(120)는 상기 페이지 전체를 기준으로, 메모리(130)로부터 독출된 메타 데이터에 대한 제3 ECC 코드를 연산한다.
단계(S350)에서는 상기 독출된 제1 ECC 코드와 상기 제3 ECC 코드를 비교하여 상기 독출된 메타 데이터에 대한 에러를 감지 및 정정한다.
만약, 단계(S320)에서 상기 데이터가 상기 메타 데이터가 아닌 유저 데이터인 것으로 판단된 경우, 메모리 컨트롤러(120)는 단계(S360)에서 메모리(130)의 잉여 영역으로부터 상기 제2 ECC 코드를 독출한다.
그리고 나서, 단계(S370)에서 메모리 컨트롤러(120)는 상기 각 섹터마다, 메모리(130)로부터 독출된 유저 데이터에 대한 제4 ECC 코드를 연산한다.
단계(S380)에서는 상기 독출된 제2 ECC 코드와 상기 제4 ECC 코드를 비교하여 상기 유저 데이터에 대한 에러를 감지 및 정정한다.
도 4는 본 발명의 일실시예에 따른 메모리 컨트롤러의 구조를 도시한 도면 이다.
도 4를 참조하면, 파일 시스템(410), 메모리 컨트롤러(420) 및 메모리(430)가 도시되어 있다.
메모리 컨트롤러(420)는 ECC 생성부(421), ECC 연산부(422) 및 ECC 기록부(423)를 포함할 수 있다.
ECC 생성부(421)는 파일 시스템(410)이 데이터 쓰기를 요청하는 경우, 상기 데이터의 종류에 따라 선정된, 요구 신뢰 수준에 기초하여 상기 데이터에 대한 ECC 정보를 생성한다.
본 발명의 일실시예에 따르면, 상기 요구 신뢰 수준은 상기 데이터의 종류에 따라 선정된 후 어드레스 매핑 테이블에 기록될 수 있다.
이때, 본 발명의 일실시예에 따르면, ECC 생성부(421)는 상기 어드레스 매핑 테이블을 참조하여 상기 요구 신뢰 수준을 판단한 후 상기 ECC 정보를 생성할 수 있다.
ECC 연산부(422)는 상기 ECC 정보에 기초하여 상기 데이터에 대한 ECC 코드를 연산한다.
ECC 기록부(423)는 상기 ECC 정보에 기초하여 상기 ECC 코드를 메모리(430)에 기록한다.
본 발명의 일실시예에 따르면, 메모리 컨트롤러(420)는 ECC 독출부(미도시), 제2 ECC 연산부(미도시) 및 에러 감지부(미도시)를 더 포함할 수 있다.
상기 ECC 독출부는 파일 시스템(410)으로부터 수신된 데이터 읽기 요청으로 인해 상기 데이터가 메모리(430)로부터 독출되는 경우, 상기 ECC 정보에 기초하여 메모리(430)로부터 상기 ECC 코드를 독출한다.
상기 제2 ECC 연산부는 상기 ECC 정보에 기초하여 상기 독출된 데이터에 대한 제2 ECC 코드를 연산한다.
상기 에러 감지부는 상기 ECC 정보를 기초로 상기 독출된 ECC 코드와 상기 제2 ECC 코드를 비교하여 상기 독출된 데이터의 에러여부를 감지하고, 에러가 감지되는 경우, 상기 에러를 정정한다.
본 발명의 일실시예에 따르면, ECC 연산부(422)는 상기 데이터의 요구 신뢰 수준이 제1 요구 신뢰 수준인 경우, 상기 데이터가 기록될 페이지 전체를 기준으로 상기 데이터에 대한 제1 ECC 코드를 연산하고, 상기 데이터의 요구 신뢰 수준이 제2 요구 신뢰 수준인 경우, 상기 데이터가 기록될 각 섹터마다 상기 데이터에 대한 제2 ECC 코드를 연산할 수 있다.
여기서, 상기 제1 요구 신뢰 수준은 상기 제2 요구 신뢰 수준을 초과한다.
이때, 본 발명의 일실시예에 따르면, ECC 기록부(423)는 상기 제1 ECC 코드를 상기 페이지의 선정된 섹터에 기록하고, 상기 제2 ECC 코드를 메모리(430)의 잉여 영역에 기록할 수 있다.
이때, 본 발명의 일실시예에 따르면, 상기 선정된 섹터는 상기 페이지의 마지막 섹터가 될 수 있다.
또한, 본 발명의 일실시예에 따르면, 메모리 컨트롤러(420)가 메모리(430)로부터 상기 제1 요구 신뢰 수준으로 선정된 상기 데이터를 독출하는 경우, 상기 ECC 독출부는 상기 페이지의 선정된 섹터로부터 상기 제1 ECC 코드를 독출할 수 있다.
그리고, 상기 제2 ECC 연산부는 상기 페이지 전체를 기준으로, 상기 독출된 데이터에 대한 제3 ECC 코드를 연산할 수 있다.
그리고 나서, 상기 에러 감지부는 상기 독출된 제1 ECC 코드와 상기 제3 ECC 코드를 비교하여 상기 독출된 데이터의 에러여부를 감지하고, 에러가 감지되는 경우, 상기 에러를 정정할 수 있다.
또한, 본 발명의 일실시예에 따르면, 메모리 컨트롤러(420)가 메모리(430)로부터 상기 제2 요구 신뢰 수준으로 선정된 상기 데이터를 독출하는 경우, 상기 ECC 독출부는 메모리(430)의 상기 잉여 영역으로부터 상기 제2 ECC 코드를 독출할 수 있다.
그리고, 상기 제2 ECC 연산부는 상기 각 섹터마다, 상기 독출된 데이터에 대한 제4 ECC 코드를 연산할 수 있다.
그리고 나서, 상기 에러 감지부는 상기 독출된 제2 ECC 코드와 상기 제4 ECC 코드를 비교하여 상기 독출된 데이터의 에러여부를 감지하고, 에러가 감지되는 경우, 상기 에러를 정정할 수 있다.
또한, 본 발명의 일실시예에 따르면, 상기 데이터가 메타 데이터인 경우, 상기 메타 데이터의 요구 신뢰 수준은 상기 제1 요구 신뢰 수준으로 선정되고, 상기 데이터가 유저 데이터인 경우, 상기 유저 데이터의 요구 신뢰 수준은 상기 제2 요구 신뢰 수준으로 선정될 수 있다.
또한, 본 발명의 일실시예에 따르면, ECC 연산부(422)는 상기 데이터가 메타 데이터인 경우, 상기 메타 데이터가 기록될 페이지 전체를 기준으로 상기 메타 데이터에 대한 제1 ECC 코드를 연산하고, 상기 데이터가 유저 데이터인 경우, 상기 유저 데이터가 기록될 각 섹터마다 상기 유저 데이터에 대한 제2 ECC 코드를 연산할 수 있다.
이때, 본 발명의 일실시예에 따르면, ECC 기록부(423)는 상기 제1 ECC 코드를 상기 페이지의 선정된 섹터에 기록하고, 상기 제2 ECC 코드를 상기 메모리의 잉여 영역에 기록할 수 있다.
이때, 본 발명의 일실시예에 따르면, 상기 선정된 섹터는 상기 페이지의 마지막 섹터가 될 수 있다.
또한, 본 발명의 일실시예에 따르면, 메모리 컨트롤러(420)가 메모리(430)로부터 상기 메타 데이터를 독출하는 경우, 상기 ECC 독출부는 상기 페이지의 선정된 섹터로부터 상기 제1 ECC 코드를 독출할 수 있다.
그리고, 상기 제2 ECC 연산부는 상기 페이지 전체를 기준으로, 상기 독출된 메타 데이터에 대한 제3 ECC 코드를 연산할 수 있다.
그리고 나서, 상기 에러 감지부는 상기 독출된 제1 ECC 코드와 상기 제3 ECC 코드를 비교하여 상기 독출된 메타 데이터의 에러여부를 감지하고, 에러가 감지되는 경우, 상기 에러를 정정할 수 있다.
또한, 본 발명의 일실시예에 따르면, 메모리 컨트롤러(420)가 메모리(430)로부터 상기 유저 데이터를 독출하는 경우, 상기 ECC 독출부는 메모리(430)의 상기 잉여 영역으로부터 상기 제2 ECC 코드를 독출할 수 있다.
그리고, 상기 제2 ECC 연산부는 상기 각 섹터마다, 상기 독출된 유저 데이터에 대한 제4 ECC 코드를 연산할 수 있다.
그리고 나서, 상기 에러 감지부는 상기 독출된 제2 ECC 코드와 상기 제4 ECC 코드를 비교하여 상기 독출된 유저 데이터의 에러여부를 감지하고, 에러가 감지되는 경우, 상기 에러를 정정할 수 있다.
도 5은 본 발명의 일실시예에 따른 메모리 관리 방법을 도시한 순서도이다.
단계(S510)에서는 파일 시스템이 데이터 쓰기를 요청하는 경우, 상기 데이터의 종류에 따라 선정된, 요구 신뢰 수준에 기초하여 상기 데이터에 대한 ECC 정보를 생성한다.
본 발명의 일실시예에 따르면, 상기 요구 신뢰 수준은 상기 데이터의 종류에 따라 선정된 후 어드레스 매핑 테이블에 기록될 수 있다.
이때, 본 발명의 일실시예에 따르면, 단계(S510)에서는 상기 어드레스 매핑 테이블을 참조하여 상기 요구 신뢰 수준을 판단한 후 상기 ECC 정보를 생성할 수 있다.
단계(S520)에서는 단계(S510)에서 생성된 상기 ECC 정보에 기초하여 상기 데이터에 대한 ECC 코드를 연산한다.
단계(S530)에서는 상기 ECC 정보에 기초하여 단계(S520)에서 연산된 상기 ECC 코드를 메모리에 기록한다.
본 발명의 일실시예에 따르면, 본 발명에 따른 메모리 관리 방법은 단 계(S530)이후에, 파일 시스템으로부터 수신된 데이터 읽기 요청으로 인해 상기 메모리로부터 상기 데이터가 독출되는 경우, 상기 ECC 정보에 기초하여 상기 메모리로부터 상기 ECC 코드를 독출하는 단계를 더 포함할 수 있다.
이때, 본 발명의 일실시예에 따른 메모리 관리 방법은 상기 ECC 정보에 기초하여 상기 독출된 데이터에 대한 제2 ECC 코드를 연산하는 단계를 더 포함할 수 있다.
그리고 나서, 본 발명의 일실시예에 따른 메모리 관리 방법은 상기 ECC 정보를 기초로 상기 독출된 ECC 코드와 상기 제2 ECC 코드를 비교하여 상기 독출된 데이터의 에러여부를 감지하고, 에러가 감지되는 경우, 상기 에러를 정정하는 단계를 더 포함할 수 있다.
본 발명의 일실시예에 따르면, 상기 데이터가 메타 데이터인 경우, 상기 메타 데이터의 요구 신뢰 수준은 제1 요구 신뢰 수준으로 선정되고, 상기 데이터가 유저 데이터인 경우, 상기 유저 데이터의 요구 신뢰 수준은 제2 요구 신뢰 수준으로 선정될 수 있다.
여기서, 상기 제1 요구 신뢰 수준은 상기 제2 요구 신뢰 수준을 초과한다.
또한, 본 발명의 일실시예에 따르면, 단계(S520)에서는 상기 데이터가 메타 데이터인 경우, 상기 메타 데이터가 기록될 페이지 전체를 기준으로 상기 메타 데이터에 대한 제1 ECC 코드를 연산하고, 상기 데이터가 유저 데이터인 경우, 상기 유저 데이터가 기록될 각 섹터마다 상기 유저 데이터에 대한 제2 ECC 코드를 연산할 수 있다.
이때, 본 발명의 일실시예에 따르면, 단계(S530)에서는 상기 제1 ECC 코드를 상기 페이지의 선정된 섹터에 기록하고, 상기 제2 ECC 코드를 상기 메모리의 잉여 영역에 기록할 수 있다.
이때, 본 발명의 일실시예에 따르면, 상기 선정된 섹터는 상기 페이지의 마지막 섹터가 될 수 있다.
이때, 본 발명의 일실시예에 따른 메모리 관리 방법은 단계(S530)이후에, 상기 메모리로부터 상기 메타 데이터가 독출되는 경우, 상기 페이지의 선정된 섹터로부터 상기 제1 ECC 코드를 독출하는 단계를 더 포함할 수 있다.
이때, 본 발명의 일실시예에 따른 메모리 관리 방법은 상기 페이지 전체를 기준으로 상기 독출된 메타 데이터에 대한 제3 ECC 코드를 연산하는 단계를 더 포함할 수 있다.
그리고 나서, 본 발명의 일실시예에 따른 메모리 관리 방법은 상기 독출된 제1 ECC 코드와 상기 제3 ECC 코드를 비교하여 상기 독출된 메타 데이터의 에러여부를 감지하고, 에러가 감지되는 경우, 상기 에러를 정정하는 단계를 더 포함할 수 있다.
또한, 본 발명의 일실시예에 따른 메모리 관리 방법은 단계(S530)이후에, 상기 메모리로부터 상기 유저 데이터가 독출되는 경우, 상기 메모리의 상기 잉여 영역으로부터 상기 제2 ECC 코드를 독출하는 단계를 더 포함할 수 있다.
이때, 본 발명의 일실시예에 따른 메모리 관리 방법은 상기 각 섹터마다 상기 독출된 유저 데이터에 대한 제4 ECC 코드를 연산하는 단계를 더 포함할 수 있 다.
그리고 나서, 본 발명의 일실시예에 따른 메모리 관리 방법은 상기 독출된 제2 ECC 코드와 상기 제4 ECC 코드를 비교하여 상기 독출된 유저 데이터의 에러여부를 감지하고, 에러가 감지되는 경우, 상기 에러를 정정하는 단계를 더 포함할 수 있다.
이상, 도 5를 참조하여 본 발명의 일실시예에 따른 메모리 관리 방법에 대해 설명하였다. 여기서, 본 발명의 일실시예에 따른 메모리 관리 방법은 도 1 내지 도 4을 이용하여 설명한 메모리 컨트롤러의 구성과 대응될 수 있으므로 이에 대한 보다 상세한 설명은 생략하기로 한다.
본 발명에 따른 메모리 관리 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 본 발명의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
도 1은 본 발명의 일실시예에 따른 메모리 컨트롤러의 동작을 나타낸 개념도이다.
도 2는 본 발명의 일실시예에 따른 메모리 컨트롤러의 동작 과정을 도시한 순서도이다.
도 3은 본 발명의 또 다른 일실시예에 따른 메모리 컨트롤러의 동작 과정을 도시한 순서도이다.
도 4은 본 발명의 일실시예에 따른 메모리 컨트롤러의 구조를 도시한 도면이다.
도 5는 본 발명의 일실시예에 따른 메모리 관리 방법을 도시한 순서도이다.

Claims (14)

  1. 데이터의 종류에 따라 선정된(predetermined), 요구(required) 신뢰 수준에 기초하여 상기 데이터에 대한 오류 정정 코드(Error Correction Code: ECC) 정보를 생성하는 ECC 생성부;
    상기 ECC 정보에 기초하여 상기 데이터에 대한 ECC 코드를 연산하는 ECC 연산부; 및
    상기 ECC 정보에 기초하여 상기 ECC 코드를 메모리에 기록하는 ECC 기록부
    를 포함하는 것을 특징으로 하는 메모리 컨트롤러.
  2. 제1항에 있어서,
    상기 요구 신뢰 수준은
    상기 데이터의 종류에 따라 선정된 후 어드레스 매핑 테이블(address mapping table)에 기록되고,
    상기 ECC 생성부는
    상기 어드레스 매핑 테이블을 참조하여 상기 요구 신뢰 수준을 판단한 후 상기 ECC 정보를 생성하는 것을 특징으로 하는 메모리 컨트롤러.
  3. 제1항에 있어서,
    상기 메모리로부터 상기 데이터가 독출(read)되는 경우, 상기 ECC 정보에 기 초하여 상기 메모리로부터 상기 ECC 코드를 독출하는 ECC 독출부;
    상기 ECC 정보에 기초하여 상기 독출된 데이터에 대한 제2 ECC 코드를 연산하는 제2 ECC 연산부; 및
    상기 ECC 정보를 기초로 상기 독출된 ECC 코드와 상기 제2 ECC 코드를 비교하여 상기 독출된 데이터의 에러여부를 감지하고, 에러가 감지되는 경우, 상기 에러를 정정하는 에러 감지부
    를 더 포함하는 것을 특징으로 하는 메모리 컨트롤러.
  4. 제1항에 있어서,
    상기 ECC 연산부는
    상기 데이터의 요구 신뢰 수준이 제1 요구 신뢰 수준인 경우, 상기 데이터가 기록될 페이지(page) 전체를 기준으로 상기 데이터에 대한 제1 ECC 코드를 연산하고,
    상기 데이터의 요구 신뢰 수준이 제2 요구 신뢰 수준인 경우, 상기 데이터가 기록될 각 섹터(sector)마다 상기 데이터에 대한 제2 ECC 코드를 연산하며,
    상기 제1 요구 신뢰 수준은 상기 제2 요구 신뢰 수준을 초과하는 것임을 특징으로 하는 메모리 컨트롤러.
  5. 제4항에 있어서,
    상기 ECC 기록부는
    상기 제1 ECC 코드를 상기 페이지의 선정된 섹터에 기록하고,
    상기 제2 ECC 코드를 상기 메모리의 잉여(spare) 영역에 기록하는 것을 특징으로 하는 메모리 컨트롤러.
  6. 제1항에 있어서,
    상기 데이터가 메타(meta) 데이터인 경우, 상기 메타 데이터의 요구 신뢰 수준은 제1 요구 신뢰 수준으로 선정되고,
    상기 데이터가 유저(user) 데이터인 경우, 상기 유저 데이터의 요구 신뢰 수준은 제2 요구 신뢰 수준으로 선정되며,
    상기 제1 요구 신뢰 수준은 상기 제2 요구 신뢰 수준을 초과하는 것임을 특징으로 하는 메모리 컨트롤러.
  7. 제1항에 있어서,
    상기 ECC 연산부는
    상기 데이터가 메타(meta) 데이터인 경우, 상기 메타 데이터가 기록될 페이지(page) 전체를 기준으로 상기 메타 데이터에 대한 제1 ECC 코드를 연산하고,
    상기 데이터가 유저(user) 데이터인 경우, 상기 유저 데이터가 기록될 각 섹터(sector)마다 상기 유저 데이터에 대한 제2 ECC 코드를 연산하는 것을 특징으로 하는 메모리 컨트롤러.
  8. 제7항에 있어서,
    상기 ECC 기록부는
    상기 제1 ECC 코드를 상기 페이지의 선정된 섹터에 기록하고,
    상기 제2 ECC 코드를 상기 메모리의 잉여(spare) 영역에 기록하는 것을 특징으로 하는 메모리 컨트롤러.
  9. 데이터의 종류에 따라 선정된(predetermined), 요구(required) 신뢰 수준에 기초하여 상기 데이터에 대한 오류 정정 코드(Error Correction Code: ECC) 정보를 생성하는 단계;
    상기 ECC 정보에 기초하여 상기 데이터에 대한 ECC 코드를 연산하는 단계; 및
    상기 ECC 정보에 기초하여 상기 ECC 코드를 메모리에 기록하는 단계
    를 포함하는 것을 특징으로 하는 메모리 관리 방법.
  10. 제9항에 있어서,
    상기 요구 신뢰 수준은
    상기 데이터의 종류에 따라 선정된 후 어드레스 매핑 테이블(address mapping table)에 기록되고,
    상기 ECC 정보를 생성하는 단계는
    상기 어드레스 매핑 테이블을 참조하여 상기 요구 신뢰 수준을 판단한 후 상 기 ECC 정보를 생성하는 것을 특징으로 하는 메모리 관리 방법.
  11. 제9항에 있어서,
    상기 메모리로부터 상기 데이터가 독출(read)되는 경우, 상기 ECC 정보에 기초하여 상기 메모리로부터 상기 ECC 코드를 독출하는 단계;
    상기 ECC 정보에 기초하여 상기 독출된 데이터에 대한 제2 ECC 코드를 연산하는 단계; 및
    상기 ECC 정보를 기초로 상기 ECC 코드와 상기 제2 ECC 코드를 비교하여 상기 독출된 데이터의 에러여부를 감지하고, 에러가 감지되는 경우, 상기 에러를 정정하는 단계
    를 더 포함하는 것을 특징으로 하는 메모리 관리 방법.
  12. 제9항에 있어서,
    상기 ECC 코드를 연산하는 단계는
    상기 데이터가 메타(meta) 데이터인 경우, 상기 메타 데이터가 기록될 페이지(page) 전체를 기준으로 상기 메타 데이터에 대한 제1 ECC 코드를 연산하고,
    상기 데이터가 유저(user) 데이터인 경우, 상기 유저 데이터가 기록될 각 섹터(sector)마다 상기 유저 데이터에 대한 제2 ECC 코드를 연산하는 것을 특징으로 하는 메모리 관리 방법.
  13. 제12항에 있어서,
    상기 메모리에 기록하는 단계는
    상기 제1 ECC 코드를 상기 페이지의 선정된 섹터에 기록하고,
    상기 제2 ECC 코드를 상기 메모리의 잉여(spare) 영역에 기록하는 것을 특징으로 하는 메모리 관리 방법.
  14. 제9항 내지 제13항 중 어느 한 항의 방법을 수행하는 프로그램을 기록한 컴퓨터 판독 가능 기록 매체.
KR1020080136866A 2008-12-30 2008-12-30 메모리 컨트롤러 및 메모리 관리 방법 KR101042197B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020080136866A KR101042197B1 (ko) 2008-12-30 2008-12-30 메모리 컨트롤러 및 메모리 관리 방법
JP2011544355A JP2012514266A (ja) 2008-12-30 2009-11-03 メモリコントローラおよびメモリ管理方法
CN2009801534658A CN102272855A (zh) 2008-12-30 2009-11-03 存储器控制器及存储器管理方法
US13/142,605 US8738987B2 (en) 2008-12-30 2009-11-03 Memory controller and memory management method
PCT/KR2009/006426 WO2010076966A2 (ko) 2008-12-30 2009-11-03 메모리 컨트롤러 및 메모리 관리 방법
EP09836287A EP2383750A4 (en) 2008-12-30 2009-11-03 MEMORY CONTROLLER AND MEMORY MANAGEMENT PROCESS

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080136866A KR101042197B1 (ko) 2008-12-30 2008-12-30 메모리 컨트롤러 및 메모리 관리 방법

Publications (2)

Publication Number Publication Date
KR20100078568A KR20100078568A (ko) 2010-07-08
KR101042197B1 true KR101042197B1 (ko) 2011-06-20

Family

ID=42310300

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080136866A KR101042197B1 (ko) 2008-12-30 2008-12-30 메모리 컨트롤러 및 메모리 관리 방법

Country Status (6)

Country Link
US (1) US8738987B2 (ko)
EP (1) EP2383750A4 (ko)
JP (1) JP2012514266A (ko)
KR (1) KR101042197B1 (ko)
CN (1) CN102272855A (ko)
WO (1) WO2010076966A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11966589B2 (en) 2021-08-02 2024-04-23 SK Hynix Inc. Controller and operating method thereof

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5217570B2 (ja) * 2008-03-31 2013-06-19 日本電気株式会社 メモリ装置及びメモリ制御方法
US8190974B2 (en) * 2009-09-28 2012-05-29 Nvidia Corporation Error detection and correction for external DRAM
US8301980B2 (en) * 2009-09-28 2012-10-30 Nvidia Corporation Error detection and correction for external DRAM
JP2012084127A (ja) * 2010-09-15 2012-04-26 Toshiba Corp 半導体装置
JP2013101455A (ja) * 2011-11-08 2013-05-23 Sony Corp 記憶制御装置、記憶装置、情報処理システム、および、それらにおける処理方法
US20130117632A1 (en) * 2011-11-08 2013-05-09 Sony Corporation Storage control apparatus
US9164832B2 (en) * 2013-02-27 2015-10-20 Seagate Technology Llc ECC management for variable resistance memory cells
JP6092673B2 (ja) * 2013-03-21 2017-03-08 スタンレー電気株式会社 メモリ制御装置、メモリ制御方法
CN104182292A (zh) * 2013-05-21 2014-12-03 华为技术有限公司 一种数据存储方法及装置
CN104346234B (zh) * 2013-08-09 2017-09-26 华为技术有限公司 一种内存访问的方法、设备及系统
JP6107625B2 (ja) * 2013-12-02 2017-04-05 ソニー株式会社 記憶制御装置、記憶装置、情報処理システムおよびその記憶制御方法
US9954557B2 (en) * 2014-04-30 2018-04-24 Microsoft Technology Licensing, Llc Variable width error correction
US10002044B2 (en) 2014-08-19 2018-06-19 Samsung Electronics Co., Ltd. Memory devices and modules
US20160055058A1 (en) * 2014-08-19 2016-02-25 Hongzhong Zheng Memory system architecture
US10437479B2 (en) * 2014-08-19 2019-10-08 Samsung Electronics Co., Ltd. Unified addressing and hierarchical heterogeneous storage and memory
US10002043B2 (en) * 2014-08-19 2018-06-19 Samsung Electronics Co., Ltd. Memory devices and modules
US10282100B2 (en) 2014-08-19 2019-05-07 Samsung Electronics Co., Ltd. Data management scheme in virtualized hyperscale environments
US9594623B2 (en) * 2015-03-24 2017-03-14 Nxp Usa, Inc. System on chip and method of updating program code on a system on chip
US9916091B2 (en) 2015-07-13 2018-03-13 Samsung Electronics Co., Ltd. Memory system architecture
KR20180051706A (ko) 2016-11-07 2018-05-17 삼성전자주식회사 어드레스 맵핑 테이블의 에러 정정을 수행하는 메모리 시스템
US10261876B2 (en) * 2016-11-08 2019-04-16 Micron Technology, Inc. Memory management
FR3077655A1 (fr) * 2018-02-05 2019-08-09 Proton World International N.V. Gestion d'une memoire non volatile
KR102398540B1 (ko) * 2018-02-19 2022-05-17 에스케이하이닉스 주식회사 메모리 장치, 반도체 장치 및 반도체 시스템
JP7177338B2 (ja) * 2018-09-06 2022-11-24 富士通株式会社 メモリコントローラ装置、メモリコントローラ装置を有するメモリ装置及びメモリコントロール方法
US11132253B2 (en) * 2018-12-06 2021-09-28 Micron Technology, Inc. Direct-input redundancy scheme with dedicated error correction code circuit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008198020A (ja) * 2007-02-14 2008-08-28 Toshiba Corp 半導体メモリ情報蓄積装置とその不良部位対処方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6396779A (ja) * 1986-10-09 1988-04-27 Canon Inc デ−タ記録方式
JP3178909B2 (ja) * 1992-01-10 2001-06-25 株式会社東芝 半導体メモリ装置
JPH07319776A (ja) * 1994-05-27 1995-12-08 Sony Corp 情報の保管方法
US6017146A (en) * 1995-05-31 2000-01-25 Sanyo Electric Co., Ltd. Error correction device
US6804799B2 (en) * 2001-06-26 2004-10-12 Advanced Micro Devices, Inc. Using type bits to track storage of ECC and predecode bits in a level two cache
US6904540B2 (en) * 2001-10-29 2005-06-07 Hewlett-Packard Development Company, L.P. Targeted data protection
JP4560408B2 (ja) * 2002-10-02 2010-10-13 パナソニック株式会社 不揮発性記憶装置の制御方法
JP4073799B2 (ja) 2003-02-07 2008-04-09 株式会社ルネサステクノロジ メモリシステム
JP3940713B2 (ja) * 2003-09-01 2007-07-04 株式会社東芝 半導体装置
US7210077B2 (en) * 2004-01-29 2007-04-24 Hewlett-Packard Development Company, L.P. System and method for configuring a solid-state storage device with error correction coding
JP4953648B2 (ja) * 2006-02-03 2012-06-13 パナソニック株式会社 不揮発性記憶装置およびメモリコントローラ
JP2007257791A (ja) * 2006-03-24 2007-10-04 Fujitsu Ltd 半導体記憶装置
US7739576B2 (en) * 2006-08-31 2010-06-15 Micron Technology, Inc. Variable strength ECC
US7900118B2 (en) * 2007-02-12 2011-03-01 Phison Electronics Corp. Flash memory system and method for controlling the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008198020A (ja) * 2007-02-14 2008-08-28 Toshiba Corp 半導体メモリ情報蓄積装置とその不良部位対処方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11966589B2 (en) 2021-08-02 2024-04-23 SK Hynix Inc. Controller and operating method thereof

Also Published As

Publication number Publication date
JP2012514266A (ja) 2012-06-21
US20110271164A1 (en) 2011-11-03
EP2383750A4 (en) 2012-07-04
CN102272855A (zh) 2011-12-07
WO2010076966A2 (ko) 2010-07-08
WO2010076966A3 (ko) 2010-08-19
US8738987B2 (en) 2014-05-27
KR20100078568A (ko) 2010-07-08
EP2383750A2 (en) 2011-11-02

Similar Documents

Publication Publication Date Title
KR101042197B1 (ko) 메모리 컨트롤러 및 메모리 관리 방법
KR101014040B1 (ko) 디램 버퍼 관리 장치 및 방법
US9298545B2 (en) Data protection across multiple memory blocks
KR101801147B1 (ko) 데이터 신뢰성을 개선하는 데이터 관리 방법 및 그에 따른 데이터 저장 장치
JP6345210B2 (ja) 軟判定復号のための物理アドレスの相互関連付け
US20200356438A1 (en) Storage controller and storage device including the same
US20130019054A1 (en) Flash memory device and method performing erase operation using over program
US20120030435A1 (en) Memory device, memory management device, and memory management method
CN111798910A (zh) 存储装置及其操作方法
KR20220055717A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
US11119697B2 (en) Read voltage management based on write-to-read time difference
US11664826B2 (en) Error correction code engine performing ECC decoding, operation method thereof, and storage device including ECC engine
KR100955157B1 (ko) 메모리 장치 및 메모리 장치의 관리 방법
US11698742B2 (en) Garbage collection in a memory component using an adjusted parameter
US11868647B2 (en) Nonvolatile memory device, with valley search for threshold voltage, memory controller, and reading method of storage device including the same
US11586502B2 (en) Performance and deadlock mitigation during a memory die fail storm
US11693745B2 (en) Error-handling flows in memory devices based on bins
US11914471B1 (en) Block failure protection for zone memory system
US11960745B2 (en) Empty page scan operations adjustment
US11669266B2 (en) Memory system and operating method of memory system
US20230289260A1 (en) Controller and operating method of the controller for determining reliability data based on syndrome weight
US20230396270A1 (en) Dynamic decoding for memory systems
US20240036741A1 (en) Memory system, memory controller and method for operating memory system, capable of determining target meta memory block on the basis of detected target state

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140609

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150225

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160229

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee