JPS6319046A - レジスタ試験方式 - Google Patents
レジスタ試験方式Info
- Publication number
- JPS6319046A JPS6319046A JP61162072A JP16207286A JPS6319046A JP S6319046 A JPS6319046 A JP S6319046A JP 61162072 A JP61162072 A JP 61162072A JP 16207286 A JP16207286 A JP 16207286A JP S6319046 A JPS6319046 A JP S6319046A
- Authority
- JP
- Japan
- Prior art keywords
- register
- data
- scan
- signal line
- shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims description 18
- 230000005856 abnormality Effects 0.000 claims abstract description 22
- 238000010998 test method Methods 0.000 claims description 14
- 230000002950 deficient Effects 0.000 abstract description 5
- 230000007547 defect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000011017 operating method Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000013102 re-test Methods 0.000 description 1
- 238000012956 testing procedure Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はレジスタ試験方式、特にスキャンアウト回路
を設げることによりレジスタのライドリード試験時に不
良箇所を容易に検出することができるレジスタ試験方式
に関するものである。
を設げることによりレジスタのライドリード試験時に不
良箇所を容易に検出することができるレジスタ試験方式
に関するものである。
第３図は従来のレジスタ試験方式の概略図、第９図は従
来のレジスタ試験手順を示すフローチャート図である。
来のレジスタ試験手順を示すフローチャート図である。
図において、（１）はマイクロプロセッサ、（Ｊａ）、
（，２ｂ）・・・はレジスタ、（７）はマイクロプロセ
ッサ（１）からレジスタ（，２ａ） 、 （，２ｂ）・
・にデータを転送するためのデータバス、（４’ａ）
、 （４’ｂ）・・・はマイクロプロセッサ（１）より
レジスタ（、Ｚａ）。
（，２ｂ）・・・はレジスタ、（７）はマイクロプロセ
ッサ（１）からレジスタ（，２ａ） 、 （，２ｂ）・
・にデータを転送するためのデータバス、（４’ａ）
、 （４’ｂ）・・・はマイクロプロセッサ（１）より
レジスタ（、Ｚａ）。
（２ｂ）・・・に接続されるライトクロック信号線、（
Ｓａ） 、 （＆ｂ）はマイクロプロセッサ（１）より
レジメタ（，２ａ） 、 （ｕｂ）・・・に接続される
リードクロック信号線である。なお、これらのライトク
ロック信号線およびリードクロック信号線は、ある所定
のハードウェアを構成するために必要な本数だけ存在す
るものとする。
Ｓａ） 、 （＆ｂ）はマイクロプロセッサ（１）より
レジメタ（，２ａ） 、 （ｕｂ）・・・に接続される
リードクロック信号線である。なお、これらのライトク
ロック信号線およびリードクロック信号線は、ある所定
のハードウェアを構成するために必要な本数だけ存在す
るものとする。
レジスタの試験手順はレジスタ（，２ａ）およびレジス
タ（，２ｂ）のいずれについても同じであるので、ここ
では、レジスタ（，２ａ）についての試験動作のみ説明
して、レジスタ（，２ｂ）についての試験動作の説明は
省略する。まず、マイクロプロセッサ（１）はデータを
生成して、このデータをデータバス（３）に乗せ、ライ
トクロック信号線（４’ａ）にライトクロック信号を出
すと、レジスタ（，２ａ）にデータが書込まれる（ライ
ト動作）。つづいて、マイクロプロセッサ（１）がリー
ドクロック信号線（ｔａ）にリードクロック信号を出す
と、レジスタ（、ｚａ） Ｋ格納されていたデータは読
み出されて（リード動作）、データバス（３）に乗せら
れて、マイクロプロセッサ（１）に取り込まれる。ここ
でマイクロプロセッサ（１）はレジスタ（、Ｚａ）への
ライト時のデータとレジスタ（，２ａ）からのリード時
のデータとを比較し、両者が同一であるならば、引きつ
づき、次のデータを生成して上記と同様な動作を繰シ返
し、必要なデータのライト動作およびリード動作の全て
が正常に終了すれば正常終了を適当な手段で表示してレ
ジスタ（，２ａ）の試験を終了する。これに対してレジ
スタ（２ａ）のライト時のデータとリード時のデータと
が同一でないときは異常表示を行なうことで試験動作を
終了する。以上のような動作手順を第ｔｔ図のフローチ
ャート図に示されている。
タ（，２ｂ）のいずれについても同じであるので、ここ
では、レジスタ（，２ａ）についての試験動作のみ説明
して、レジスタ（，２ｂ）についての試験動作の説明は
省略する。まず、マイクロプロセッサ（１）はデータを
生成して、このデータをデータバス（３）に乗せ、ライ
トクロック信号線（４’ａ）にライトクロック信号を出
すと、レジスタ（，２ａ）にデータが書込まれる（ライ
ト動作）。つづいて、マイクロプロセッサ（１）がリー
ドクロック信号線（ｔａ）にリードクロック信号を出す
と、レジスタ（、ｚａ） Ｋ格納されていたデータは読
み出されて（リード動作）、データバス（３）に乗せら
れて、マイクロプロセッサ（１）に取り込まれる。ここ
でマイクロプロセッサ（１）はレジスタ（、Ｚａ）への
ライト時のデータとレジスタ（，２ａ）からのリード時
のデータとを比較し、両者が同一であるならば、引きつ
づき、次のデータを生成して上記と同様な動作を繰シ返
し、必要なデータのライト動作およびリード動作の全て
が正常に終了すれば正常終了を適当な手段で表示してレ
ジスタ（，２ａ）の試験を終了する。これに対してレジ
スタ（２ａ）のライト時のデータとリード時のデータと
が同一でないときは異常表示を行なうことで試験動作を
終了する。以上のような動作手順を第ｔｔ図のフローチ
ャート図に示されている。
従来のレジスタ試験方式は上記のようにされており、異
常検出されたときには、異常が生じた旨の表示をするだ
けで、ハードウェア構成のどこに異常が生じたかを特定
することができず、このために、例えば、データバスの
入出力系、リードクロック信号線、ライトクロック信号
線、レジスタ自体というような、異常が生じると考えら
れる全ての箇所について点検を行なう必要があるために
、その修理に多くの時間を要するという問題点があった
。
常検出されたときには、異常が生じた旨の表示をするだ
けで、ハードウェア構成のどこに異常が生じたかを特定
することができず、このために、例えば、データバスの
入出力系、リードクロック信号線、ライトクロック信号
線、レジスタ自体というような、異常が生じると考えら
れる全ての箇所について点検を行なう必要があるために
、その修理に多くの時間を要するという問題点があった
。
この発明は上記のような問題点を解決するためになされ
たもので、異常検出時の不良箇所を短時間で正確に特定
し、検出することができるレジスタ試験方式を得ること
を目的とする。
たもので、異常検出時の不良箇所を短時間で正確に特定
し、検出することができるレジスタ試験方式を得ること
を目的とする。
この発明に係るレジスタ試験方式はスキャンアウト回路
を設けることにより異常検出時に、通常のデータ経路を
用いず、スキャンアウト回路とこれからのシフトバス信
号線を用いてスキャン時に読み出したレジスタの内容と
ライト時にレジスタに書き込んだ内容を比較して行なう
ようにしたものである。
を設けることにより異常検出時に、通常のデータ経路を
用いず、スキャンアウト回路とこれからのシフトバス信
号線を用いてスキャン時に読み出したレジスタの内容と
ライト時にレジスタに書き込んだ内容を比較して行なう
ようにしたものである。
この発明におけるレジスタ試験方式では、レジスタのラ
イ） ＩＪ−ド試験時に異常が検出された場合、スキャ
ンアウト回路によりレジスタに蓄積されている内容をシ
フトバス信号線で取り出すことによって、レジスタ試験
の中間結果を得て簡単に異常検出をすることができる。
イ） ＩＪ−ド試験時に異常が検出された場合、スキャ
ンアウト回路によりレジスタに蓄積されている内容をシ
フトバス信号線で取り出すことによって、レジスタ試験
の中間結果を得て簡単に異常検出をすることができる。
以下、この発明の一実施例を第１図及び第２図を参照し
て説明する。第１図はこの発明の一実施例によるレジス
タ試験方式の概略図、第一図は上記実施例によるレジス
タ試験手順を示すフローチャート図である。図において
、（１）はマイクロプロセッサ、（，２ａ）、（，２ｂ
）・・・はマイクロプロセッサ（１）トデータバス（３
）、ライトクロック信号線及びリードクロック信号線を
介して接続されているレジスタ、（７）はスキャンアウ
ト回路であって、シフトモード信号線（／／）にシフト
モード信号が出されると、シフトクロック信号線（ざ）
にシフトクロック信号を印加される毎に、レジスタ（，
２ａ） 。
て説明する。第１図はこの発明の一実施例によるレジス
タ試験方式の概略図、第一図は上記実施例によるレジス
タ試験手順を示すフローチャート図である。図において
、（１）はマイクロプロセッサ、（，２ａ）、（，２ｂ
）・・・はマイクロプロセッサ（１）トデータバス（３
）、ライトクロック信号線及びリードクロック信号線を
介して接続されているレジスタ、（７）はスキャンアウ
ト回路であって、シフトモード信号線（／／）にシフト
モード信号が出されると、シフトクロック信号線（ざ）
にシフトクロック信号を印加される毎に、レジスタ（，
２ａ） 。
（２ｂ）・・・に蓄積されているデータを／ビットずつ
シフトし、このシフトしたデータをシフトバス信号線（
ワ）を通って取り込むためのもの、（ｔｏ）ハマイクロ
フロセッサ（１）によってスキャンアウト回路（７）に
起動信号をのせるためのスキャンアウト起動信号線であ
り、（７，２）はスキャンデータバスである。また、ス
キャンアウト回路（り）はシフトクロック信号、シフト
モード信号を制御する。
シフトし、このシフトしたデータをシフトバス信号線（
ワ）を通って取り込むためのもの、（ｔｏ）ハマイクロ
フロセッサ（１）によってスキャンアウト回路（７）に
起動信号をのせるためのスキャンアウト起動信号線であ
り、（７，２）はスキャンデータバスである。また、ス
キャンアウト回路（り）はシフトクロック信号、シフト
モード信号を制御する。
なお、ライトクロック信号線（４’ａ） 、 （４’ａ
）、リードクロック信号線（、ｔａ） 、 （ｒｂ）、
レジスタ（，２ａ） 、 （，２ｂ）・・・は従来例と
同様に、ある所定のハードウェアを構成するために必要
な数だけ存在する。
）、リードクロック信号線（、ｔａ） 、 （ｒｂ）、
レジスタ（，２ａ） 、 （，２ｂ）・・・は従来例と
同様に、ある所定のハードウェアを構成するために必要
な数だけ存在する。
次に、上記実施例の動作を説明する。レジスタ試験の結
果が正常であった場合は従来例の場合と同様であるから
、異常検出の場合の動作だけを説明する。また、レジス
タ（２ｂ）の試験手順もレジスタ（，２ａ）の試験手順
と同じなのでここでは特にレジスタ（，２ａ）について
の動作を説明することにする。いま、ライト時に書き込
まれたデータとリード時に読み出されたデータとが等し
くなかったものとすると、マイクロプロセッサ（１）は
スキャンアウト回路（り）にスキャンアウト起動信号線
（１０）を介してスキャンアウト起動信号を出す。
果が正常であった場合は従来例の場合と同様であるから
、異常検出の場合の動作だけを説明する。また、レジス
タ（２ｂ）の試験手順もレジスタ（，２ａ）の試験手順
と同じなのでここでは特にレジスタ（，２ａ）について
の動作を説明することにする。いま、ライト時に書き込
まれたデータとリード時に読み出されたデータとが等し
くなかったものとすると、マイクロプロセッサ（１）は
スキャンアウト回路（り）にスキャンアウト起動信号線
（１０）を介してスキャンアウト起動信号を出す。
スキャンアウト回路（７）がシフトモード信号線（／ｌ
）にシフトモード信号、シフトクロック信号線（す）に
シフトクロック信号を出すと、シフトバス信号線（９）
に接続されているレジスタ（、Ｘａ） 。
）にシフトモード信号、シフトクロック信号線（す）に
シフトクロック信号を出すと、シフトバス信号線（９）
に接続されているレジスタ（、Ｘａ） 。
（，２ｂ）・・・の全ピット数分のデータがスキャンア
ウト回路（７）に取り込まれる。そしてスキャンアウト
回路（７）の取り込まれたデータの内容からレジスタ（
ｊａ）の内容をマイクロプロセッサ（１）を抽出してス
キャンデータバス（１２）を介して取り込む。取り込ま
れたスキャン時のデータ（スキャンデータ）とライト時
のデータ（ライトデータ）を比較して、両者が等しげれ
ばレジスタ（，２ａ）の異常とスキャンデータの正常を
表示する。もし、スキャンデータとライトデータとが等
しくなげればレジスタ（，２ａ）の異常とスキャンデー
タの異常を表示する。このような動作手順は第２図に示
されている。
ウト回路（７）に取り込まれる。そしてスキャンアウト
回路（７）の取り込まれたデータの内容からレジスタ（
ｊａ）の内容をマイクロプロセッサ（１）を抽出してス
キャンデータバス（１２）を介して取り込む。取り込ま
れたスキャン時のデータ（スキャンデータ）とライト時
のデータ（ライトデータ）を比較して、両者が等しげれ
ばレジスタ（，２ａ）の異常とスキャンデータの正常を
表示する。もし、スキャンデータとライトデータとが等
しくなげればレジスタ（，２ａ）の異常とスキャンデー
タの異常を表示する。このような動作手順は第２図に示
されている。
ところで、スキャンアウト機能を有する情報処理装置で
は、何らかの手段で、その機能を試験する必要がアシ、
レジスタライトリード試験の前にその正当性を確めてお
くようにされる。もしレジスタ（、！ａ）の試験で、レ
ジスタＣ−２ａ ）の異常とスキャンデータの正常の表
示があれば、少なくともレジスタ（，２ａ）のライトは
正常であることから、レジスタ（，２ａ）の出力側、デ
ータバス（３）、リードクロック信号線（５ａ）のいず
れかの箇所に不良があることにわかシ、レジスタ（−２
ａ）の異常とスキャンデータの異常の双方の表示があれ
ば、ライト動作の段階ですでに異常が生じていることか
ら、レジスタ（２ａ）の入力側、データバス（３）、ラ
イトクロック信号線（４’ａ）のいずれかの箇所に不良
があることがわかる。後者の場合、その不良箇所を修理
して再試験する。
は、何らかの手段で、その機能を試験する必要がアシ、
レジスタライトリード試験の前にその正当性を確めてお
くようにされる。もしレジスタ（、！ａ）の試験で、レ
ジスタＣ−２ａ ）の異常とスキャンデータの正常の表
示があれば、少なくともレジスタ（，２ａ）のライトは
正常であることから、レジスタ（，２ａ）の出力側、デ
ータバス（３）、リードクロック信号線（５ａ）のいず
れかの箇所に不良があることにわかシ、レジスタ（−２
ａ）の異常とスキャンデータの異常の双方の表示があれ
ば、ライト動作の段階ですでに異常が生じていることか
ら、レジスタ（２ａ）の入力側、データバス（３）、ラ
イトクロック信号線（４’ａ）のいずれかの箇所に不良
があることがわかる。後者の場合、その不良箇所を修理
して再試験する。
上記実施例では、７つのマイクロプロセッサで、レジス
タライトリード動作とスキャンアウト機能を制御してい
るが、２つ以上のマイクロプロセッサでそれぞれを制御
しているシステムにも有効である。
タライトリード動作とスキャンアウト機能を制御してい
るが、２つ以上のマイクロプロセッサでそれぞれを制御
しているシステムにも有効である。
以上に説明したように、この発明のレジスタ試験方式は
、スキャンアウト回路を設けることによってレジスタラ
イトリード試験で異常を検出した時にスキャンデータと
ライトデータを比較するように構成したのでレジスタの
入力系の不良か出力系の不良かを判別することが可能と
なシ、不良箇所の検出に必要な時間を短縮できるという
効果が得られる。
、スキャンアウト回路を設けることによってレジスタラ
イトリード試験で異常を検出した時にスキャンデータと
ライトデータを比較するように構成したのでレジスタの
入力系の不良か出力系の不良かを判別することが可能と
なシ、不良箇所の検出に必要な時間を短縮できるという
効果が得られる。
第１図はこの発明の一実施例によるレジスタ試験方式の
概略図、第二図は上記実施例の試験動作手順を示すフロ
ーチャート図、第３図は従来のレジスタ試験方式の概略
図、第９図は上記従来例の試験動作手順を示すフローチ
ャート図である。 図において、 （１）・・マイクロプロセッサ、（，２ａ）、（，２ａ
）・・・・レジスタ、（３）・・データバス、（７）・
・スキャンアウト回路、（ｇ）・・シフトクロック信号
線、Ｃ９）・・シフト７７８号線、Ｃｌ０）・・スキャ
ンアウト起動信号線、（／／）・・シフトモード信号ａ
、（／、２）・・スキャンデータバス。 なお、各図中、同一符号は同−又は相当部分を示す。
概略図、第二図は上記実施例の試験動作手順を示すフロ
ーチャート図、第３図は従来のレジスタ試験方式の概略
図、第９図は上記従来例の試験動作手順を示すフローチ
ャート図である。 図において、 （１）・・マイクロプロセッサ、（，２ａ）、（，２ａ
）・・・・レジスタ、（３）・・データバス、（７）・
・スキャンアウト回路、（ｇ）・・シフトクロック信号
線、Ｃ９）・・シフト７７８号線、Ｃｌ０）・・スキャ
ンアウト起動信号線、（／／）・・シフトモード信号ａ
、（／、２）・・スキャンデータバス。 なお、各図中、同一符号は同−又は相当部分を示す。
Claims (1)
- 少なくとも１つのマイクロプロセッサと、複数のレジス
タと、スキャンアウト回路とからなるレジスタ試験方式
であつて、前記マイクロプロセッサはデータバス及びス
キャンデータバスを介して複数のレジスタ及びスキャン
アウト回路にそれぞれ接続され、前記複数のレジスタと
前記スキャンアウト回路とはシフトバス信号線、シフト
クロック信号線及びシフトモード信号線により相互に接
続されているものであつて、レジスタライトリード試験
時に異常を検出した場合、前記スキャンアウト回路は前
記シフトモード信号線により制御信号を前記レジスタに
印加することにより前記レジスタに格納されているデー
タ内容を前記シフトバス信号線により前記スキャンアウ
ト回路に取り込み、取り込んだデータ内容を前記スキャ
ンデータバスを介してマイクロプロセッサに供給し、そ
こで前記レジスタへのライト時のデータ内容とスキャン
時のデータ内容とを比較することによつてレジスタの異
常を検出することを特徴とするレジスタ試験方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61162072A JPS6319046A (ja) | 1986-07-11 | 1986-07-11 | レジスタ試験方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61162072A JPS6319046A (ja) | 1986-07-11 | 1986-07-11 | レジスタ試験方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6319046A true JPS6319046A (ja) | 1988-01-26 |
Family
ID=15747558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61162072A Pending JPS6319046A (ja) | 1986-07-11 | 1986-07-11 | レジスタ試験方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6319046A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8753987B2 (en) | 2010-06-08 | 2014-06-17 | Sumitomo Metal Mining Co., Ltd. | Method of manufacturing metal oxide film |
| US8963146B2 (en) | 2009-11-05 | 2015-02-24 | Sumitomo Metal Mining Co., Ltd. | Method of manufacturing transparent conductive film, the transparent conductive substrate using the film, as well as device using the substrate |
-
1986
- 1986-07-11 JP JP61162072A patent/JPS6319046A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8963146B2 (en) | 2009-11-05 | 2015-02-24 | Sumitomo Metal Mining Co., Ltd. | Method of manufacturing transparent conductive film, the transparent conductive substrate using the film, as well as device using the substrate |
| US8753987B2 (en) | 2010-06-08 | 2014-06-17 | Sumitomo Metal Mining Co., Ltd. | Method of manufacturing metal oxide film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940001146B1 (ko) | 정보 처리 장치의 비교 체크 기능 검사를 위한 시스템 | |
| JPS6319046A (ja) | レジスタ試験方式 | |
| KR20000000990A (ko) | 에러 검출장치 | |
| KR950012495B1 (ko) | 메모리 진단장치 및 방법 | |
| JP2808985B2 (ja) | 情報処理装置及びデバッグ装置 | |
| JP2635637B2 (ja) | システム内メモリの試験装置 | |
| SU1149269A1 (ru) | Устройство дл контрол программ | |
| JPH0238879A (ja) | 論理回路 | |
| JPS5856050A (ja) | 装置間デ−タ信号トレ−ス装置 | |
| JP2000122887A (ja) | ハードウェア異常検出方法 | |
| JPH04307632A (ja) | データラインモニタ | |
| JPH02201546A (ja) | 論理カード拡張機構 | |
| JPS60251438A (ja) | 制御メモリ自己診断方式 | |
| JPS63174141A (ja) | 情報処理装置の試験診断方式 | |
| JPH0486932A (ja) | メモリ障害検出方式 | |
| JPH0593764A (ja) | 論理回路の検査装置 | |
| JPS6030975B2 (ja) | 誤り検出方式 | |
| JPS6319048A (ja) | 情報処理装置の実装状態検出方式 | |
| JPH01258291A (ja) | デュアルポートメモリのアクセス制御装置 | |
| JPS62260234A (ja) | 故障診断装置 | |
| JPS60173647A (ja) | 情報処理装置のエラ−発生箇所検出方式 | |
| JPS59121451A (ja) | 情報処理装置 | |
| JPH06139094A (ja) | 情報処理装置 | |
| JPH03233638A (ja) | メモリエラー情報収集方式 | |
| JPH04323733A (ja) | 異常系の機能診断回路 |