JPS62260234A - 故障診断装置 - Google Patents

故障診断装置

Info

Publication number
JPS62260234A
JPS62260234A JP61104236A JP10423686A JPS62260234A JP S62260234 A JPS62260234 A JP S62260234A JP 61104236 A JP61104236 A JP 61104236A JP 10423686 A JP10423686 A JP 10423686A JP S62260234 A JPS62260234 A JP S62260234A
Authority
JP
Japan
Prior art keywords
circuit
data
diagnosed
target
recorded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61104236A
Other languages
English (en)
Inventor
Futoshi Tsuruta
鶴田 太
Tanichi Andou
丹一 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Tateisi Electronics Co filed Critical Omron Tateisi Electronics Co
Priority to JP61104236A priority Critical patent/JPS62260234A/ja
Publication of JPS62260234A publication Critical patent/JPS62260234A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はディジタル回路における故障診断を自動的に行
なう故障診断装置に関する。
(従来の技術) 従来、ソフトウェアの開発に利用される装置としてイン
サーキットエミュレータが知られている。
このインサーキットエミュレータは、ターゲットシステ
ムのCPUの代わりに接続され、CPLJと同じように
信号の入出力を行ない、ターゲットシステムがCPUを
接続した場合と同じ動作をするようになっている。この
インサーキットエミュレータを利用することにより、レ
ジスタの値やメモリの内容を表示、変更したり、プログ
ラムを実行したりできる。インサーキットエミュレータ
にはこの他にトレース機能と呼ばれる機能を持つものが
あり、このトレース機能を持つ場合、プログラムが実行
されるときのCP Uの各m >4を配録しておきまた
、これを表示できる。このトレース11能は、通常プロ
グラムの動作を解析する際に利用されているが、ハード
ウェアの故障診断にも利用できる。例えばインサー4′
ットエミ:Lレータでバー  、・ドウエアのテストプ
ログうムを実行し、トレース機能によって記録したデー
タを用いることにより故障診断を行なうことができる。
この場合刊用名は、あらかじめ正常な回路でテストプロ
グラムを実行し、このトレースデータをプリントアウト
しておき、一方、被診断回路でテストプログラムを実行
し、このときのトレースデータの表示と前記プリントデ
ータとを比較し、故障の診断を行なうようにしている。
(発明が解決しようとする問題点) ところで1.[述したような故障診断を行なう場合、利
用者はプリントアウトされた結tA(プリントデータ)
に対して被診1fJi回路の測定1−タを順次比較する
ようにしている。一方、CP Uは1秒程度の時間で数
百から数丁ステップの10グラムを実行する。このため
、データが非常に多くなり、故障診断作業に多くの時間
がかかつてしまうという問題点があった。
本発明は上記問題点に着目してなされたもので、同期な
操作で手甲く故障診断を行なえる故障診断¥14iff
を提供することを目的とする。
(問題点を解決するための手段) 本発明は上記目的を達成するため、正常に動作をしてい
る回路で得られる基準データを格納する基準データ記憶
手段と、被診断回路で得られる診断データを格納する診
断データ記憶1段と、基準データ記憶手段および診断デ
ータ記憶手段のそれぞれから基準データおよび診断デー
タを取り出して両データを比較する診断部とを備えたこ
とを特徴とする。
(実施例) 第1図は本発明の一実施例の故障診断装置の構2、ター
ゲツト制御1lIO回路3、カウンタ4、ヒストリメモ
リ5、CPU6、RAM7、入力回路8、キーボード9
、表示回路10、表示装置11から構成される。
ヘッド1はターゲットCPU2と同じ形状のビン配列で
、本装置をターゲット回路と接続するのに用いられる。
ターゲットCPU2は、ターゲット回路で使われている
ものと同じものが用いられ、ターゲット回路への信号の
入出力を行なう。ターゲット11110回路3は、ター
ゲットCPU2の実行ヰ を&III!lする。カウンタはヒストリメモリ5に対
してアドレス信号を出力する。ターゲット制御回路3よ
り書き込み信号が出力されるとカウンタ4の出力するア
ドレス信号は1ずっ増加する。ヒストリメモリ5は、R
AMで構成されておりターゲット111111回路3よ
り1き込み信号が入力されるとカウンタ4から入力され
ているアドレス信号の示す番地にターゲットCPU2の
信号の状態を記録する。なお、本実施例ではヒストリメ
〔す5が診断データ記憶手段の機能を有している。CP
U6は本装置全体の制御を行なう。また、CPIJ6は
ヒストリメモリ5に格納される被診断回路のデータ及び
RAM7に格納される正常な回路で得られるトレースデ
ータを比較する診断部(不図示)を備えている。キーボ
ード9は利用者がキー人力を行中  なうとキー人力信
号を入力回路8に出力する。入力回路8はキー人力され
たデータをCI” U 6に伝える。表示回路10はC
PU6から送られてきたデータを表示¥AN11に表示
する。表示装N11は診断結果を表示するのに用いられ
る。RAM7は、基準データ記憶手段を構成しており、
正常な回路から得られたトレースデータを記録しておく
のに用いられる。
以上のように構成された故障診断装置は次の手順で動作
する。
ST1:正常な回路との接続 ST2 :正常な回路のトレースデータを記録ST3 
:被診断回路との接続 ST4 :診断 これらST1〜ST4の内容を上記手順にそって説明す
る。
ST1.正常な回路との接続 利用者はまず本装置のヘッド1を正常に動作づる回路に
接続する。
ST2.正常な回路のトレースデータを記録利用者は、
ヘッド1を接続した後、回路を動作状態にしで、キーボ
ード9より登録コマンドを入力する。キーボード9はキ
ー人力信号を入力回路8に出力する。入力回路8はキー
ボード9より入力されたキー人力のデータをCPLI6
に送る。CP U 6 Lt 、入力回路8から送られ
たデータを解釈して、それが登録コマンドであるため、
ターゲット訓I11回路3に対しで、スタート信号を出
力する。
ターゲット&+1 t11回路3はスタート(Ej n
が入力されると、ターゲットCPU2を実行状態にする
。ターゲットCPtJ2はテストプログラムを実行する
ターグツ1−制御回路3は、ターゲットCPIJ2がメ
モリアクセスを行なうための信号を出力するのに合わせ
てカウンタ4とヒストリメモリ5に対して、書き込み信
号を出力する。力・クンタ4は内き込み信号が入力され
るごとに、出力のアドレス信号を1つずつ増加させる。
ヒストリメ[す5は書き込み制御信号が入力されたとき
にCPU6の信)3の状態をカウンタ4から入力された
アドレス信号の示す番地に記録する。このようにしてヒ
ストリメモリ5には、テストプログラムを実行したとき
のトレースデータが記録される。CPtJ6はヒストリ
メモリ5に記録されたトレース結果をRAM7に記録し
ておく。
ST3.被診断回路との接続 利用者は、次に、被診断回路に本装置のヘッド1を接続
する。
ST4.診断 利用者は、ヘッド1を被診断回路に接続した後、回路を
動作状態にして、キーボード9より診断コマンドを入力
する。このコマンドを入力すると、正常な回路の場合と
同じ手順で、ヒストリメ七り5にトレース結果が記録さ
れる。CPIJ7はRAM7に記録されている正常な回
路のトレースデータと被診断回路から得られたトレース
データとを比較して、一致すれば正常、一致しなければ
故障であると判定し、結果を表示回路を介して表示装置
に表示する。
なお、本実施例では、RAM7に正常に動作づる回路の
データ(t!準データ)を格納する一方、ヒストリメ[
す5に被診断回路のデータ(診断データ)を格納し、各
々に格納されたN準データおよび診断データを比較し、
故障の診断を行なう場合について説明したが、本発明は
この実施例に限定されるものではない。例えば正常に動
作している回路のデータをヒストリメモリ5に取り込む
とともにこのデータをもとに周■1を検出し、1周期分
のデータをRA M 7に害き込み、かつ、被診断回路
の動作データをヒストリメモリ5に取り込むとともにこ
のデータからも1周期分のデータを求め、この1周期分
のデータをRAM7に書き込まれている正常な回路の1
周1111分のf−タと比較するように構成してもよい
。この場合の動作例を第1図を参照しく説明づる。
まず、被診断回路を接続しない状態では、診断装置が中
休で動作する。ターゲット制御回路はターゲットc p
 u 2のアドレス、ストローブが出るごとに、制御信
号を出力する。ヒストリメモリ5にはターゲットCP 
U 2のアドレス信号、データ信号、ステータス信号(
例えばリード/ライ1−信Σ3)が取り込まれており、
ターゲツト1IIla回路3の制御信号により書き込ま
れる。同時にこの制御信号により、カウンタ4はヒスト
リメ[す5の番地を変化させる。以上のようにして、ヒ
ストリメモリ5には回路の動作データが順次書き込まれ
ていく。ここで書き込まれていくデータtよ正常に動作
している回路のデータである。
次に利用m LL ■−ボード9からコマンドを入力し
、ヒストリメモリ5によき込まれているデータから1周
期分のデータを検出させる。CPtJ6は入力されたコ
マンドに従って、ヒストリメ七り5に書き込まれている
データから周期を検出する。
ここで検出された周期をもとにした1周期分のデータを
バスを介してRAM7へ転送する。
次に被診断回路のCPuを抜き、かわりにヘッド1を挿
入する。ターゲットCPU2は被診断回路のCPUの動
きをエミュレーシ:]ンし、アドレス信号、データ信号
、ステータス信号は前述と同じ方法でヒストリメモリに
書き込まれる。ここで書き込まれたデータはilI!1
診所回路の動作データである。ここで再びヒス1−リメ
〔す5に書き込まれているデータから周期を検出し、1
周期分のデータを求める。この1周ff1分のデータと
、RAM7に書き込まれている正常な回路の1周期分の
データを比較りる(第2回参照)。利用者は比較結果を
表示装置に出力させることにより、被診断回路の動作の
診断を行なうことができる。
この実施例の場合、測定を開始するための信「)及び条
件を入力あるいは設定する必要はないため、診断を行な
う手順が簡略となる。
(発明の効果) 以上説明したように、本発明は正常な回路で得られたデ
ータ及び被診所回路で得られたデータをそれぞれ記憶手
段に一旦格納し、格納されたデータを取り出して比較す
るようにしているので、門易にしかも手早く故障を診断
することができる。
4、図面のIFIIjf4な説明 第1図は本発明の一実施例の故障診断装はの構成を示す
ブロック図、第2図は同装置のヒストリメモリおよびR
A Mの記憶内容を比較(るためのメモリマツプである

Claims (1)

    【特許請求の範囲】
  1. 正常に動作をしている回路で得られる基準データを格納
    する基準データ記憶手段と、被診断回路で得られる診断
    データを格納する診断データ記憶手段と、基準データ記
    憶手段および診断データ記憶手段のそれぞれから基準デ
    ータおよび診断データを取り出して両データを比較する
    診断部とを備えたことを特徴とする故障診断装置。
JP61104236A 1986-05-07 1986-05-07 故障診断装置 Pending JPS62260234A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61104236A JPS62260234A (ja) 1986-05-07 1986-05-07 故障診断装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61104236A JPS62260234A (ja) 1986-05-07 1986-05-07 故障診断装置

Publications (1)

Publication Number Publication Date
JPS62260234A true JPS62260234A (ja) 1987-11-12

Family

ID=14375325

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61104236A Pending JPS62260234A (ja) 1986-05-07 1986-05-07 故障診断装置

Country Status (1)

Country Link
JP (1) JPS62260234A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0478648U (ja) * 1990-11-20 1992-07-09

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0478648U (ja) * 1990-11-20 1992-07-09

Similar Documents

Publication Publication Date Title
US3916177A (en) Remote entry diagnostic and verification procedure apparatus for a data processing unit
JPS6120816B2 (ja)
US3916178A (en) Apparatus and method for two controller diagnostic and verification procedures in a data processing unit
JPH0314033A (ja) マイクロプロセッサ比較チェック機能の検査方式
JPS58225453A (ja) 診断回路の誤り検出方式
GB2096371A (en) Debugging data processing systems
JPS62260234A (ja) 故障診断装置
JPH05101697A (ja) Lsi用故障診断回路
JPH02189476A (ja) 電子回路の測定方法
JP3315266B2 (ja) 自己診断状況表示方式
JPH1115661A (ja) Cpuの自己診断方法
KR950012495B1 (ko) 메모리 진단장치 및 방법
JPH0755602Y2 (ja) 制御ユニツトの検査装置
JPH0520115A (ja) 情報処理装置の擬似障害試験方式
JPS5849900B2 (ja) Ipl時の診断方式
JPH0667921A (ja) 障害処理機能を有する情報処理装置
JPH03217947A (ja) 故障位置指摘方法
JPS60118959A (ja) 入出力装置における障害解析方式
JPH02110743A (ja) 故障診断処理方式
JPS6393053A (ja) プログラムテスト装置
JPH0684982B2 (ja) 故障診断装置
JPS6370178A (ja) 試験装置
JPS62210551A (ja) マイクロプログラム追跡装置
JPS61267151A (ja) インタ−フエ−スモニタ
JPS6166171A (ja) インサ−キツトic試験機