JPS61160153A - 被テストプログラムのテスト方式 - Google Patents

被テストプログラムのテスト方式

Info

Publication number
JPS61160153A
JPS61160153A JP60000496A JP49685A JPS61160153A JP S61160153 A JPS61160153 A JP S61160153A JP 60000496 A JP60000496 A JP 60000496A JP 49685 A JP49685 A JP 49685A JP S61160153 A JPS61160153 A JP S61160153A
Authority
JP
Japan
Prior art keywords
data
test
program
under test
program under
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60000496A
Other languages
English (en)
Inventor
Katsuhiro Imaizumi
勝博 今泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60000496A priority Critical patent/JPS61160153A/ja
Publication of JPS61160153A publication Critical patent/JPS61160153A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Preventing errors by testing or debugging software
    • G06F11/3668Software testing
    • G06F11/3672Test management
    • G06F11/3688Test management for test execution, e.g. scheduling of test suites

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は被テストプログラムのテスト方式に係シ、特に
被テストプログラムのテストを汎用的な手法で行うこと
ができるようにしたものである。
〔従来の技術〕
グログツムを作成するときそれが正常に動作するか否か
をテストプログラムとしてテストすることが必要である
従来は、被テストプログラムのテストは、専用のテスト
プログラムを特別に作成し行われていた。
テスト方法としては、被テストプログラムを必要に応じ
ストップさせ、各ブレーク点でテストに必要なデータを
セットしたり、メモリを確認することが必要であった0 例えば、第6図(a)に示す如く、端末#2のプログラ
ムとしてデータ人、Bをこの順序で受信したとき正常応
答を端末#1に返信し、他のシーケンシャルなデータ、
例えばデータA、Cを受信したとき異常応答を返信する
ものを作成して、このテストプログラムをテストすると
き、第6図中)に示す如く、端末#1からデータ人を送
信したのち−たんストップし、データ人のチェックを行
ない。
それからデータBを送信し、このデータBもチェックす
る。また第6図(C)に示す如く、データ人を送信した
のち、同様にブレーク点を設けてデータ人をチェックし
2次にデータCを送信し、このデータCのチェックも行
う。このとき端末+2O被テストプμグラムが正常であ
れば第6図(b)の如きシーケンシャルな送信データA
、BK対しては正常応答信号が返信され、第6図(C)
の如きシーケンシャルなデータA、GK対しては異常応
答信号が返信されることになる。
〔発明が解決しようとする問題点〕
ところで、このような被テストプログラムを必要に応じ
てストップさせ、各ブレーク点で必要なデータをセット
したシ、メそすを確認することになる。しかるにこのよ
うな方法では9次のような問題点が存在する。
(1)無数のブレーク点を設けてデータ・チェックを行
なうので時間がかかる。
(り データ・セットおよびデータ・チェックは各フレ
ーク点において1人間の視覚によるものなので、思わぬ
ミスによシブバッグ遅延の原因になる。
侶1 データのヤシとnにおいてタイミングを取るのが
困難である。
(4)専用のテストプログツムを作ることが必要である
0 〔問題点を解決するための手段〕 本発明は、前記の如き問題点を解決するため。
テストデータを発生することができる汎用の被テストプ
ログラムのテスト方式を提供するものであって、プログ
ラムをテストするプログラムのテスト方式において、被
テストプログラムに対してコマンドを実行するゼネラル
・ターミナル−アクセス手段と、このゼネラル・ターミ
ナル・アクセス手段に対して指示を行う総合制御手段と
、被テストプログラムのテスト体系を指定するデータを
入力するデータ入力手段と、前記コマンドの実行結果を
保持するトレースデータ保持手段と、このトレースデー
タ保持手段に保持されたトレースデータを出力する出力
手段を具備したことを特徴とする0 〔作用〕 これによシ専用テストプログツムを作成せずに。
データを作成するだけですぐにデバッグを開始でき、し
かもプログラムを止めて各データのセットやチェックを
する必要がない。
〔実施例〕
本発明の特徴を第1図(al 、 (b) Kよシ簡単
に説明する。
通常プログラムは1つの機能で構成されているものでは
なく9例えば第1図(alに示す如く、伝達されたデー
タの送信元アドレスをチェックするアドレスチェック機
能、送信データのフォーマットが所定の形成に合致して
いるのかをチェックする送信データフォーマットチェッ
ク機能、そのプログラム特有の専門的チェック機能、受
信データが正しい形式で送信されてきたのかをチェック
するドキュメントチェック機能等がある。このうち専門
的チェックを行うためには、どのようなデータを入力し
たらどのような応答があるのかということがわからない
とテストできない。
このため2本発明では、テスト対象プログラムの動作と
してデータ人を入力したときデータBが返送され、これ
に対してデータCを入力したときデータDが返送される
というようなことをあらかじめわかっていることを利用
してこのようなことをテストできる汎用のテスト方式を
提供する。
本発明ではゼネラル・ターミナル・アクセス総合制御部
1とゼネラル・ターミナル・アクセス部2を設け、ゼネ
ラル・ターミナル・アクセス部2によシ被テストプログ
ラム3に対する直接のテストを行わせる。っまシ被テス
トプログラム3に対してデータ人を送出し、被テストプ
ログラム3よシデータBが返送されたらデータCを送出
し、データDを受信するという動作を行う。このときゼ
ネラル・ターミナル・アクセス総合制御部1はゼネラル
・ターミナル・アクセス部2に対して実行すべきテスト
データ(8END A、RCV B・・・)を伝達する
。このテストデータ中にテストデーターリストが記入さ
れA、B・・・の記入光がわかる。ナなわち被テストプ
ログラム3をテストするとき。
ユーザはあらかじめ被テストプログラム3が正常であれ
ばデータ人を送信すればデータBが返信され9次ぎにデ
ータCを送ればデータDが返信されるというようなシー
ケンシャルな動作がわかっているとき、第1図(b)に
示す如きテストデータ(SEND A、 RCV B、
 SEND  C,RCV D・) 全用意し、tた前
記A、B、C,D・・・をテストデーターリストに用意
する。そしてゼネラル・ターミナル・アクセス総合側一
部1よシゼネラル・ターミナル・アクセス部2に対して
テストデータの実行を指令しこのテストデータの所在地
を指示する。
とれによシゼネラル・ターミナル・アクセス部2は実行
を指令された命令の格納先からまず最初のデータrsF
iND 人」を読み出す。このとき人が格納されている
テストデータ・リストの位置も前記テストデータ中に含
まれているので、これらによシゼネラル・ターミナル・
アクセス部2は「5END  AJを実行し9人を被テ
ストプログラム3に送出する。次いでゼネラル・ターミ
ナル・アクセス部2はrRcV BJつまシ前記人の送
信によシ被テストプ四グラム3よシ返送されるデータB
′の受信を実行する。このrRcVBJの実行結果とし
て返送されたデータB′をあらかじめ指定されたエリア
に記憶する。このようにしてゼネラル・ターミナル・ア
クセス部2は順次命令を実行するとき、その実行結果が
メモリに記憶されるので。
あとでこの返送されたデータB’、D’・・・をあらか
じめ保持しているテストデータB、D・・・と比較する
ことによシ被テストプログラム3の良否を判断で惠る。
このとき、テストデータを被テストプログラムに応じて
変更するのみで9種々の被テストプログラムがテストで
きることになる。
本発明の一実施例を第2図〜第4図にもとづき説明する
第2図は本発明の一実施例構成図、第3図はテスト状態
説明図、第4図は本発明の詳細な説明図である。
第2図において10はゼネツ/@/4#ターミナルーア
クセス総合制御部(General Terminal
 AccessMaster、以下G’l’AM1とい
う)であって被テストプログラムをテストするための総
合的制御を行うものであシ、その全体的な制御を行う主
制御部11゜ユーザテスト指定制御部12.送受信デー
タトレース制御部13.トレースデータ出力制御部14
゜GTAM2制御部15等を具備している。
ユーザテスト指定制御部12は、後述する端末装置22
からユーザがテスト体系を指定入力するときの制御を行
うものである。送受信データトレース制御部13はトレ
ースすべき対象データを選択するものでアシ、例えば第
3図ではGTAM2−0における2番目のレシーブデー
タというような選択制御を行ない、この選択し九ものを
メモリ21のトレースデータエリアに記憶するものであ
る。
トレースデータ出力制御部14はこのトレースデータエ
リアに記憶されたトレースデータをディスプレイ画面に
出力表示したシ、プリンタで出力する等のデータ出力の
ときの各種制御を行うものである。GTAM2制御部1
5は複数のGTAM2−0゜2−1・・・2−nに対す
る各種制御を行うものであって9例えば各GTAM2−
0・・・に対して実行すべきコマンドを送出するもので
ある◇ 16はゼネラル・ターンナル・アクセス部(Gener
al Terminal Access Module
、以下GTAM2という)であって被テストプログラム
をテストする丸めの前記;マントを実行するものであシ
このゼネラル・ターミナル・アクセス部16を制御する
制御部17.0TAMIとのインタフェース処理を行う
GTAMIインタフェース部18.被テストプログラム
をテストするためのコマンドを実行するコiンド処理部
19等を具備している。
被テストプログラムをテストするときはこれを開発中の
マシンのようなこの被テストプログラムを使用するマシ
ンによって動作させ、テストを行う。したがってこのよ
うなマシンの種類に応じてマツチするようにGTAM2
も少し変更することが必要となシ、またこのテストを行
うときデータの入出力部分は1個所とは限らず複数個所
存在することが多い等の九めGTAM2は1つではなく
16で示すGTAM2−0.GTAM2−1・・・、2
0で示すGTAM2−Hのように複数個用意される。し
たがって被テストプログラムに適するものが選択的に使
用される。
21はメモリであ夛テストに必要なコマンドやデータの
外にトレースデータ等が記入されている。
また第3図において22はGTAM2−1  であって
2oで示すGTAM2−0とともに被テストプログラム
23をテストするために必要なデータを入出力するもの
、23は被テストプログラムであって1例えば開発中の
マシンのような実際にこれを使用するものにセットして
テストが実行されるもの、24はトレースデータ・エリ
アであって例えば前記テスト結果として出力すべきトレ
ースデータが記入されるメモリ領域である。25はプリ
ンタであってテストの結果得られたトレースデータ等を
印刷出力するもの、26は端末装置であって。
被テストプログラム23をテストするために必要な各種
データを入力するもので1ficRTのようなディスプ
レイ及びキーボードを備えるものである0 次に本発明によシ被テストプログラム23をテストする
場合について第3図、第4図によシ他図を参照しつつ説
明する。なお被テストプログラム23はコマンドの入力
部分とデータの出力部分が2個所あるのでGTAM2−
0.2−1が使用される。
そして第3図の丸印数字は第2図における各部の機能に
よることを示している。
(1) ユーザは端末装置26よシ被テストプログラム
23をテストするに必要なテスト体系を確立するため、
GTAM2の使用個数2.使用すべきGTAM2のアド
レス2−0.2−1.データ送信先である被テストプロ
グラムのアドレス、 G’I’AM2−0およびGTA
M2−1がそれぞれ実行すべき送信データのアドレス、
トレースデータの指定等を行う。
このときユーザはメ、M リ21に9例えば第4図(b
lに示す如く、それぞれの実行すべきコマンドを入力し
、また8BNDに対しては送信データを入力する。とこ
でコマンド8BNDは被テストプログラムへ指定データ
を送信することを示し、コマンドRCvは被テストプロ
グラムからのデータ受信をすることを示す。勿論5EN
Dに対しては8ENDデータの格納先アドレスが指示さ
れている。
(2)  このようにして指定データの入力が終シテス
ト体系が指定されたあとで、ユーザは起動指令を入力す
ると、GTAMIO主制御部11がこれを解読してGT
AM2−0および2−1にスタート指令をかける。この
ときGTAMIはGTAM2−0 および2−1に対し
てそれぞれデータ送信先である被テストプリリムのアド
レス、実行すべきコマンドの各アドレス等を送出し、起
動指令を送出する。
このための制御はGTAM2制御部15が行ない。
GTAM2−0.2−IにおいてはGTAMIインタフ
ェース部18を部内8て制御部17にこれらの各アドレ
スや起動指令が伝達される。
(3)  これによ、!7GTAM2が起動されそれぞ
れのコマンド処理部19が指定データのコマンドの処理
を開始する。そして順次コマンドを実行する。1つのコ
マンドが終了すると次の;マントを実行する。このよう
にして指定データのコマンドの実行をすべて終了すると
GTAMIにその終了を報告する。なおこのコマンドの
実行に際しては、あらかじめ送信データトレース制御部
13が前記(1)のトレースにもとづきトレースデータ
をそれぞれの制御部17に報告しであるので、指定トレ
ースデータが得られたとき制御部17はこれをGTAM
Iに送出し、トレースデータ出力制御部14はこの各G
TAM2−0.2−1よシ送出されたトレースデータを
メモリ21のトレースデータ・エリア24に記憶してお
く。
(4)  このようにして(1)において指定されたG
TAM2−0.2−1において一連のコマンドの実行が
終シ、各GTAM2−0,2−1から終了報告があると
、GTAMxの主制御部11は次のコマンドの実行を指
定する。そしてこのコマンドの再実行が前記と同様にし
て行われることになる。このようなことがすべて予定さ
れたコマンドについて行われると、被テストプログラム
23に対するテストが終了することになる。
ユーザは端末装置26よシそのトレースデータを例えば
プリンタ25に出力指示すれば、主制御部11はトレー
スデータ出力制御部14に対して。
そのトレースデータ・エリア24をよみ取らせてこれを
プリンタ25に送出し、かくしてプリ゛ンタ25よシ所
定のトレースデータが出力される。ユーザはこれをみて
その被テストプログツムのミスの有無を判断することが
できる。勿論このトレースデータは端末装置26のCR
Tに表示させることもできる。また端末装置26にあら
かじめ被テストプログラムp$正確のときのトレースデ
ータを用意しておき、とれと比較させてその結果を表示
させることもで鳶る。
本発明の他のテスト使用例を第5図について説明する。
第5図では端末#1と端末#2とにおけるそれぞれの被
テストプログラムPi、P2を互に連結してテストする
場合の例である。勿論これに先立ち、これらの被テスト
プログラムPi、P2を個別にテストしておき、一応の
ミスを修正しておく。
このようにして通信回線で接続して最終的なテストを行
うこともできる。
′ 〔発明の効果〕 本発明によれば被テストプログラムに応じてコマンド、
データ等を入力するのみで各種の被テストプログラムに
対する汎用のテスト方式を提供することができる。それ
故、以下に示す如く、すぐれた効果を有するテスト方式
を構成することができる。
(11専用テストプ四グラムを作成せずに、データを作
成するのみですぐにデバッグを開始できる。
■) プログラムを止めて各データのセットやチェック
をする必脣がない。
(31プログラムがRUN状態で必要に応じてデータの
表示、印刷が可能なので、デバッグが楽でめプ9品質が
よい。
(4)各データのやbhbにおいてタイミングを取るの
が楽である。
【図面の簡単な説明】
第1図は本発明の特徴説明図、第2図は本発明の一実施
例構成図、第3図はテスト状態説明図。 第4図は本発明の詳細な説明図、第5図は本発明のテス
ト状態の他の例、第6図は従来のテストの問題点説明図
である。 図中、10はゼネラル・ターきナル・アクセス総合制御
部、16はゼネラル・ターンナル0アクセス部、21は
メモリを示す。

Claims (1)

    【特許請求の範囲】
  1. プログラムをテストするプログラムのテスト方式におい
    て、被テストプログラムに対してコマンドを実行するゼ
    ネラル・ターミナル・アクセス手段と、このゼネラル・
    ターミナル・アクセス手段に対して指示を行う総合制御
    手段と、被テストプログラムのテスト体系を指定するデ
    ータを入力するデータ入力手段と、前記コマンドの実行
    結果を保持するトレースデータ保持手段と、このトレー
    スデータ保持手段に保持されたトレースデータを出力す
    る出力手段を具備したことを特徴とする被テストプログ
    ラムのテスト方式。
JP60000496A 1985-01-07 1985-01-07 被テストプログラムのテスト方式 Pending JPS61160153A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60000496A JPS61160153A (ja) 1985-01-07 1985-01-07 被テストプログラムのテスト方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60000496A JPS61160153A (ja) 1985-01-07 1985-01-07 被テストプログラムのテスト方式

Publications (1)

Publication Number Publication Date
JPS61160153A true JPS61160153A (ja) 1986-07-19

Family

ID=11475361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60000496A Pending JPS61160153A (ja) 1985-01-07 1985-01-07 被テストプログラムのテスト方式

Country Status (1)

Country Link
JP (1) JPS61160153A (ja)

Similar Documents

Publication Publication Date Title
US4433413A (en) Built-in apparatus and method for testing a microprocessor system
US20030005416A1 (en) Fault search method and apparatus
JPS61160153A (ja) 被テストプログラムのテスト方式
JPH01187660A (ja) 周辺装置のインタフェース診断方式
JPH09259006A (ja) プログラム評価システム
JP2625571B2 (ja) オンラインシステムの試験方法
JPH0244269A (ja) Lsiの故障解析方式
JPH07248939A (ja) プロセッサ及びプロセッサシステム
JPS6151578A (ja) 電子回路装置障害診断方式
JPH0991169A (ja) 試験手順書自動作成システム
JPS61199131A (ja) マイクロコンピユ−タの試験方法
JPS6072034A (ja) エミュレ−ション装置
JPS63201736A (ja) プログラマブルコントロ−ラのプログラミング装置
JPH01182083A (ja) プリンタ出力診断方式
CN115729831A (zh) 车辆的诊断配置方法、装置、车辆及存储介质
JP2544416B2 (ja) テストデ―タ生成処理方式
JPS61138184A (ja) テストプログラムによる試験機ハ−ドウエア確認方式
JPH0452932A (ja) プログラム評価方式
JPH0587850B2 (ja)
JPS60246454A (ja) 入出力装置の試験方式
JPS62262107A (ja) エミユレ−タ用pioシミユレ−タ装置
JPH04195345A (ja) 論理パッケージの検査方式
JPH0379738B2 (ja)
JPS62276635A (ja) ハ−ドウエア組合せ試験方法
JPH05134018A (ja) 擬障方式