JPS61138184A - テストプログラムによる試験機ハ−ドウエア確認方式 - Google Patents
テストプログラムによる試験機ハ−ドウエア確認方式Info
- Publication number
- JPS61138184A JPS61138184A JP59260128A JP26012884A JPS61138184A JP S61138184 A JPS61138184 A JP S61138184A JP 59260128 A JP59260128 A JP 59260128A JP 26012884 A JP26012884 A JP 26012884A JP S61138184 A JPS61138184 A JP S61138184A
- Authority
- JP
- Japan
- Prior art keywords
- test
- test program
- tester
- package
- hardware
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2215—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test error correction or detection circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用外野〉
本発明は、テストプログラムによる試験機ハービウエア
Ｎ認方式に関する。
Ｎ認方式に関する。
〈従来の技術〉
従来、試験機は各種機能をもつ被試験装置に対応し汎用
性のある試験システム溝底及び機能を有するハードウェ
アとするため、被試験装置によってパツケージを入れ替
え又は、追加し、必要な試験クステム簿成金可能にする
構造が採用されている。
性のある試験システム溝底及び機能を有するハードウェ
アとするため、被試験装置によってパツケージを入れ替
え又は、追加し、必要な試験クステム簿成金可能にする
構造が採用されている。
く解決すべき問題点〉
しかし表から、新試験システム構成に際して、試験者が
パツケージの種別と搭載位置を間違えることが多く、試
験機と被試験装置の不要個所の区別し、試験機の障害を
発見して修正することは非常に困難であシ、多大な段取
シエ数を発生させる原因となっていた。
パツケージの種別と搭載位置を間違えることが多く、試
験機と被試験装置の不要個所の区別し、試験機の障害を
発見して修正することは非常に困難であシ、多大な段取
シエ数を発生させる原因となっていた。
また試験機を開発した専門技術者にとっては単純なミス
に時間を取られ本来の業務に支障をきたすという問題点
があった。
に時間を取られ本来の業務に支障をきたすという問題点
があった。
本発明は、上記問題点を解決するものであ〕、試験機の
ハードウェア＃ｌ成をテストプログラムにより自動的か
つ高速に確認することにより、試験機と被試験装置の不
良箇所の区別が明確にでき、如何なる試験システム構成
にあっても確認しうるテストプログラムによる試験機ハ
ードウェアＮｇ方式を提供するものである。
ハードウェア＃ｌ成をテストプログラムにより自動的か
つ高速に確認することにより、試験機と被試験装置の不
良箇所の区別が明確にでき、如何なる試験システム構成
にあっても確認しうるテストプログラムによる試験機ハ
ードウェアＮｇ方式を提供するものである。
く問題点の解決手段〉
上記問題点を解決するための、本発明に係る試験機ハー
ドウェア確認方・式の構成は、試験機のハードウェアを
構成するパッケージにパッケージ識別データを設定した
ソヤンバーを設け、制御部にテストプログラムをロード
して試験開始前に実行サセ、各種パッケージに対しセン
スオーダを順次送出し、パーケーソからの応答データを
受信し、この応答データと実装データを照合して試験機
のハードウェア構成を確認するものである。
ドウェア確認方・式の構成は、試験機のハードウェアを
構成するパッケージにパッケージ識別データを設定した
ソヤンバーを設け、制御部にテストプログラムをロード
して試験開始前に実行サセ、各種パッケージに対しセン
スオーダを順次送出し、パーケーソからの応答データを
受信し、この応答データと実装データを照合して試験機
のハードウェア構成を確認するものである。
〈実施例〉
次に、本発明の一実施例を図面に基づいて説明する。
第１図は、本発明に係るテストプログラムによる試験機
ハードウェア確認方式の一実施例を示すグロック図であ
る。
ハードウェア確認方式の一実施例を示すグロック図であ
る。
＠２図は、同実施例の処理を示すフローチャート図であ
る。
る。
図中、１は試験機の制御部であるパーソナルコンピュー
タである。２は、パーソナルコンピュータＩＩＣロード
されるテストプログラムである。３は入出力ボートであ
る。４はセンスオーダを解読するデコーダである。５は
試験機のハードウェア構成＊成するパッケージである。
タである。２は、パーソナルコンピュータＩＩＣロード
されるテストプログラムである。３は入出力ボートであ
る。４はセンスオーダを解読するデコーダである。５は
試験機のハードウェア構成＊成するパッケージである。
次に本実施例の動作を説明する。テストプログラム２を
パーソナルコンピュータ１にロードし実行ｆると、パー
ソナルコンビエータ１は入出力ボート３に１バイトのセ
ｙスオー〆を出カシ、デコーダ４でパンクーノ５ｔ−選
択する。選択されたパッケージ５は、パッケージ識別デ
ータである応答ｒ−夕を入出力ボート３に返送し、しか
る後パーソナルコンピュータ１は入出６−カボート３か
ら応答デ・−夕を入力しこれと実装データとを照合する
。
パーソナルコンピュータ１にロードし実行ｆると、パー
ソナルコンビエータ１は入出力ボート３に１バイトのセ
ｙスオー〆を出カシ、デコーダ４でパンクーノ５ｔ−選
択する。選択されたパッケージ５は、パッケージ識別デ
ータである応答ｒ−夕を入出力ボート３に返送し、しか
る後パーソナルコンピュータ１は入出６−カボート３か
ら応答デ・−夕を入力しこれと実装データとを照合する
。
この制御手順、である処理フローチャートを第２図に示
−す。
−す。
テストプログラム２は装置試験が実行開始される前にパ
ーソナルコンピュータ１にロードされ実行される。先ず
７Ω−１０において、パッケージ実装位置カウンタを初
期設定し、フロー２０でパッケージ５に対し１バイトの
センスオーダを出〃する。次にフロー３０において、テ
ストプログラム２内にあらかじめ設定しであるパンクー
ヅ実装チーグル１００より実装データをロードし、正解
データの準備を行ない、フロー４０でパッケージ。
ーソナルコンピュータ１にロードされ実行される。先ず
７Ω−１０において、パッケージ実装位置カウンタを初
期設定し、フロー２０でパッケージ５に対し１バイトの
センスオーダを出〃する。次にフロー３０において、テ
ストプログラム２内にあらかじめ設定しであるパンクー
ヅ実装チーグル１００より実装データをロードし、正解
データの準備を行ない、フロー４０でパッケージ。
５の応答データを入力し、フロー５０で実装データと応
答データを照合し、正常か異常であるのかを判断する。
答データを照合し、正常か異常であるのかを判断する。
正常であれば７０−７０へ行く。異常であればフロー６
０の処理へ移シ、不良内容をＣＲＴに出力し、フロー７
０へ行き、実装位置カウンタ金欠の実装位置へ更新し、
フロー８０で全搭載パッケージ５が終了したかどうか判
断し、終了であれば７０−９０の処理へ行き、終了メッ
セーノｔ−ＣＲＴに出力し、装置試験を実行開始する。
０の処理へ移シ、不良内容をＣＲＴに出力し、フロー７
０へ行き、実装位置カウンタ金欠の実装位置へ更新し、
フロー８０で全搭載パッケージ５が終了したかどうか判
断し、終了であれば７０−９０の処理へ行き、終了メッ
セーノｔ−ＣＲＴに出力し、装置試験を実行開始する。
未終了でおればフロー２０へ行＊次、Ｏバッヶーソ５ｔ
−確認する。
−確認する。
〈発明の効果〉
以上説明したように、本発明に係るテストプログラムに
よる試験機ハードウェア確認方式によれば、自動的、か
つ高速に確認することによって試験機の不良個所がＢＡ
確にでき、本来の機能を最大限に発揮するととができ、
試験者の時間、的浪費を軽減する効果がある。
よる試験機ハードウェア確認方式によれば、自動的、か
つ高速に確認することによって試験機の不良個所がＢＡ
確にでき、本来の機能を最大限に発揮するととができ、
試験者の時間、的浪費を軽減する効果がある。
第１図線、本発明に係るテストプログラムによる試験機
ハードフェア確認方式の一実施例を示すブロック図であ
る。 ＠２図は、同賽施例の処理を示すフローチャート図であ
る。 １ ・・パーソナルコンピュータ ２ ・・テストプロ
グラム３ ・人出力ホード ４・・デコーダ５・・
バンケーソ
ハードフェア確認方式の一実施例を示すブロック図であ
る。 ＠２図は、同賽施例の処理を示すフローチャート図であ
る。 １ ・・パーソナルコンピュータ ２ ・・テストプロ
グラム３ ・人出力ホード ４・・デコーダ５・・
バンケーソ
Claims (1)
- 試験機のハードウェアを構成するパツケージにパツケー
ジ識別データを設定したジャンパーを設け、制御部にテ
ストプログラムをロードして試験開始前に実行させ、各
種パツケージに対しセンスオーダを順次送出し、前記パ
ツケージからの応答データを受信し、この応答データと
実装データを照合して前記試験機のハードウェア構成を
確認することを特徴とするテストプログラムによる試験
機ハードウェア確認方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59260128A JPS61138184A (ja) | 1984-12-10 | 1984-12-10 | テストプログラムによる試験機ハ−ドウエア確認方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59260128A JPS61138184A (ja) | 1984-12-10 | 1984-12-10 | テストプログラムによる試験機ハ−ドウエア確認方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61138184A true JPS61138184A (ja) | 1986-06-25 |
Family
ID=17343681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59260128A Pending JPS61138184A (ja) | 1984-12-10 | 1984-12-10 | テストプログラムによる試験機ハ−ドウエア確認方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61138184A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006317256A (ja) * | 2005-05-12 | 2006-11-24 | Advantest Corp | 試験装置、診断プログラムおよび診断方法 |
-
1984
- 1984-12-10 JP JP59260128A patent/JPS61138184A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006317256A (ja) * | 2005-05-12 | 2006-11-24 | Advantest Corp | 試験装置、診断プログラムおよび診断方法 |
| JP4571534B2 (ja) * | 2005-05-12 | 2010-10-27 | 株式会社アドバンテスト | 試験装置、診断プログラムおよび診断方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110990289B (zh) | 一种自动提交bug的方法、装置、电子设备及存储介质 | |
| JPS61138184A (ja) | テストプログラムによる試験機ハ−ドウエア確認方式 | |
| EP0801348A1 (en) | Method of monitoring the operation of a computer | |
| JPH0577143A (ja) | 自動化ラインの故障診断装置 | |
| CN111427762A (zh) | 自动调用工具分析技术 | |
| CN109117359A (zh) | 序列化测试方法和装置 | |
| CN109901959B (zh) | 一种mix mode下AEP内存的压测方法、系统、终端及存储介质 | |
| JPH0887429A (ja) | プログラマブルコントローラ | |
| JPH0887426A (ja) | 自己診断状況表示方式 | |
| JPS62139050A (ja) | 保守診断処理装置管理による命令試験方式 | |
| JPH04307636A (ja) | プログラムテスト方式 | |
| JPS6210833Y2 (ja) | ||
| JPH0253148A (ja) | 入出力装置用試験プログラムのデバツグ方法 | |
| CN111031089A (zh) | 一种用于web会议控制客户端的测试方法及计算机设备 | |
| JPH02232744A (ja) | シミュレータの構成制御方式 | |
| JPH05100898A (ja) | プログラムデバツグ方式 | |
| JPH04155278A (ja) | Ｌｓｉテスタ | |
| JPS6123248A (ja) | デ−タ処理装置試験方式 | |
| JPH0196740A (ja) | 電子計算機調整不良解析支援システム | |
| JPH02238530A (ja) | プログラムの動作試験方式 | |
| JPH02115952A (ja) | 試験・診断プログラム評価方式 | |
| JPS6272046A (ja) | 通信インタフエ−ス・カ−ド試験装置 | |
| JPH02232740A (ja) | サービスプロセッサの試験方式 | |
| JPH03152636A (ja) | プログラム・デバッグ装置 | |
| JPS62224833A (ja) | デ−タ形式の適否検査方式 |