JPS6123248A - デ−タ処理装置試験方式 - Google Patents

デ−タ処理装置試験方式

Info

Publication number
JPS6123248A
JPS6123248A JP59143592A JP14359284A JPS6123248A JP S6123248 A JPS6123248 A JP S6123248A JP 59143592 A JP59143592 A JP 59143592A JP 14359284 A JP14359284 A JP 14359284A JP S6123248 A JPS6123248 A JP S6123248A
Authority
JP
Japan
Prior art keywords
test
expected value
instruction
data
simulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59143592A
Other languages
English (en)
Inventor
Hiroshi Nishioka
浩 西岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP59143592A priority Critical patent/JPS6123248A/ja
Publication of JPS6123248A publication Critical patent/JPS6123248A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/261Functional testing by simulating additional hardware, e.g. fault simulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明はデータ処理装置試験方式に関する。
〔従来技術〕
従来、この種のデータ処理装置試験方式は、試験手順と
試験データと期待値データとからなる試験プログラムを
人手で作成し、被試験データ処理装置上でこれを実行し
、前記試験データを前記試験手順に従って演算すること
で得られた演算結果と前記期待値データとを前記試験手
順に従って比較し、被試験データ処理装置の良否を決め
るという方式が採られていた。
しかし、この方式では、被試験データ処理装置の機能が
複雑になるにつれ期待値データを作成するのに美大な労
力を要するという欠点があった。
このため、特に機能が複雑な、例えばベクトル処理装置
を試験する試験プログラムにおいて、ベクトル演算命令
のみシミュレートする手段を用い、期待値を求める演算
のみ該シミュレータを使用するという方式が採られてい
た。
しかし、この方式においても、試験データのシミュレー
タへの入力及び演算結果を元にして期待値データを作成
するのは人手であり、膨大な労力を要するという欠点が
あった。
〔発明の目的〕
本発明の目的は、容易に期待値データを含む試験プログ
ラムを作成できるようにしたデータ処理装置試験方式を
提供することにある。
〔発明の構成〕
本発明のデータ処理装置試験方式は、試験手順と試験デ
ータからなる試験プログラムと被試験データ処理装置と
同一命令セットが実行可能なシミュレータを有し、該シ
ミュレータ上で前記試験プログラムを実行し、この実行
結果を期待値データとし、前記試験プログラムと前記期
待値データを用いて被試験データ処理装置を試験するこ
とを特徴とする。
〔実施例〕
以下、図面を参照しながら本発明の詳細な説明する。第
1図は本発明のデータ処理装置試験方式の一実施例を示
すブロック図である。
本実施例のデータ処理装置試験方式は、試験手順10と
試験データ数nと試験データDtn 、 D−++z 
・・・、D、・nの試験データ11(表−1)からなる
゛試験プログラム1と、被試験データ処理装置4の命令
処理部42が実行可能な命令と同一機能をシミュレート
する命令群実行部222、期待値作成命令実行部224
、命令解析部221からなる命令処理部22、入出力制
御部20.主記憶部21を有するシミュレータ2と、前
記試験プログラム1をシミュレータ2で実行して作成し
た、それぞれ試験データDamn 、 Dtz 、・・
・、 Dtnに対応した期待値デーp Del 、 D
e2 、 ・−、Den (表−2)が格納される外部
記憶装置8から構成される。
先づ、試験手順10の動作を第2図のフローチャートを
参照しながら説明する。期待値データサーチ処理100
は、外部記憶装置8をサーチし、期待値データチェック
111で期待値データの有無を検査する。期待値データ
が有終ば、期待値データ格納処理11gにおいてこれを
被試験データ作成モードリセット11Bで期待値を作成
する必要がないことを登録する。期待値データがないと
き、すなわち、シミュレータ2で期待値を作成するため
に命令を実行しているときは、期待値作成モードセラ)
114で期待値を作成する必要があることを登録する。
次に、試験終了チェック120は、表−1に示す試験デ
=りDti 、 Dtz、 −・・、Dtnの全てにつ
いて試験を行なったか否かを検査し、まだ試験を行なっ
ていない試験データがあれば、試験データ設定121で
次に試験を行なう試験データを求め、試験対象命令実行
122で演算を行なう。さらに期待値作成モードチェッ
ク180で期待値作成モードを調べ期待値を作成する必
要があるか否かを検査し、必要があれば試験対象命令実
行122で演算した結果を期待値としてシミュレータ2
の主記憶部21の特定番地に実行結果退避181で退避
させる。ただし、実行結果退避181で退避する主記憶
部21の番地は、期待値データ格納処理112で格納す
る番地と同一である。続いて、試験対象命令実行122
で演算した結果は、実行結果チェック140において、
表−2に示す期待値データDen 、 Des+ 、φ
・・、Denのうち対応するデータと比較を行ない(シ
ミュレータ2による命令実行の場合は必ず一致)、一致
していれば次の試験データを用いた試験に進むが、一致
していなければエラー処理141でエラーメツセージを
編集し、不図示の印字装置に出力した後次の試験データ
による試験に進む。
このようにして表−1の全ての試験データDtt 。
Dtz 、・・・、 Dtnを用いて試験を行なったこ
とを試験終了チェック120が検出したとき、期待値作
成モードチェック150で期待値作成の必要性を作成命
令実行151において、本発明の特徴である期待値作成
命令をシミュレータ2の期待値作成命令実行部224で
実行することによシ、シミュレータ2の主記憶部−21
の特定番地に格納された表−2に示す期待値データDθ
1.De2.・・・、 Denが゛外部記憶装置8に出
力され、処理(期待値データの作成)が終了する。
次に、本実施例のデータ処理装置試験方式の動作を説明
する。
(1)  先づ、期待値データの作成について説明する
試験プログラムlは、シミュレータ2の入出力制御部2
0を経由して主記憶部21に格納され、命令処理部22
において1命令ずつ実行される。
すなわち、命令解析部221が命令語を主記憶部21か
ら読出し、命令群実行部222の中から、この命令語内
に在る命令コードに対応した命令実行部を起動する。こ
のようにして試験手順10に従って行なわれた試験の試
験結果茹主記憶部21に格納される。そして命令解析部
221が期待値作成命令を解読し、期待値作成命令実行
部224を起動すると、期待値作成命令実行部224は
入出力起動信号線28を経由して入出力制御部20にそ
の旨を通知する。通知を受けた入出力制御部20は、主
記憶部21の特定番地から試験結果(期待値データ)を
読出し、外部記憶装置8に格納する。
(2)続いて、上記動作により作成された期待値データ
と試験プログラムlを使用して被試験デー装置4の入出
力制御部40を経由して主記憶部41格納される。そし
て命令処理部42において試験手順10が実行され以下
の処理が行なわれる。外部記憶装置Bの期待値データが
入出力制御部40を経由して主記憶部41の特定番地に
格納される。試験手順10内の試験対象命令が実行され
、試験データ11が演算される。そして、この演算結果
と主記憶部41の特定番地にロードされた期待値とが比
較され、被試験データ処理装置4の良否が決定される。
本実施例でF!、1つの命令に対して複数の試験データ
を用いて試験する場合について述べたが、被試験データ
処理装置4の全命令セットについて同様の試験ができる
こ゛とは明らかである。
また、本実施例ではシミュレータ2の実行結果(期待値
データ)を外部記憶装置8に一旦格納するようにしたが
、被試験データ処理装置4に直接。
転送するようにしてもよい。
〔発明の効果〕
本発明は、以上説明したように、被試験データ処理装置
ト同−命令セットを持つシミュレータ上で試験プログラ
ムを実行することにょシ、期待値データを含む試験プロ
グラムが容易に作成できる。
【図面の簡単な説明】
第1図は本発明のデータ処理装置試験方式の一実施例を
示すブロック図、第2図はその試験手順10を示すフロ
ーチャートである。 l:試験プログラム。 8:外部記憶装置。 2:シミュレータ。 4:被試験データ処理装置。 lO:試験手順。 21:主記憶部。 22:命令処理部。 28二′人出方起動信号線。 221:命令解析部。 222:命令群実行部。 224=期待値作成命令実行部。

Claims (1)

    【特許請求の範囲】
  1. 試験手順と試験データからなる試験プログラムと被試験
    データ処理装置と同一命令セットが実行可能なシミュレ
    ータを有し、該シミュレータ上で前記試験プログラムを
    実行し、この実行結果を期待値データとし、前記試験プ
    ログラムと前記期待値データを用いて被試験データ処理
    装置を試験することを特徴とするデータ処理装置試験方
    式。
JP59143592A 1984-07-11 1984-07-11 デ−タ処理装置試験方式 Pending JPS6123248A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59143592A JPS6123248A (ja) 1984-07-11 1984-07-11 デ−タ処理装置試験方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59143592A JPS6123248A (ja) 1984-07-11 1984-07-11 デ−タ処理装置試験方式

Publications (1)

Publication Number Publication Date
JPS6123248A true JPS6123248A (ja) 1986-01-31

Family

ID=15342305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59143592A Pending JPS6123248A (ja) 1984-07-11 1984-07-11 デ−タ処理装置試験方式

Country Status (1)

Country Link
JP (1) JPS6123248A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0622591U (ja) * 1992-02-10 1994-03-25 日管株式会社 乾燥空間に取り付ける撹拌ファン装置
JP2008500515A (ja) * 2004-05-10 2008-01-10 ニベア クオリティー マネージメント ソリューションズ エルティーディー. 製品の機能保証と修理案内用の試験スート

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0622591U (ja) * 1992-02-10 1994-03-25 日管株式会社 乾燥空間に取り付ける撹拌ファン装置
JP2008500515A (ja) * 2004-05-10 2008-01-10 ニベア クオリティー マネージメント ソリューションズ エルティーディー. 製品の機能保証と修理案内用の試験スート

Similar Documents

Publication Publication Date Title
JPS6123248A (ja) デ−タ処理装置試験方式
JP2704117B2 (ja) シミュレータ
JP2533532B2 (ja) オンラインテスト方式
JPH07319732A (ja) テストカバレジ測定方法
JPS59208656A (ja) シミユレ−タ
JPS63131238A (ja) 論理シミユレ−タ
JPS6143347A (ja) ベクトル命令シミユレ−シヨン方法
JPS63300330A (ja) ファ−ムウェアのデバッグ方法
JPH0290243A (ja) マイクロプログラム論理検証方式
JPS59195751A (ja) 情報処理装置の診断方式
JPS61138184A (ja) テストプログラムによる試験機ハ−ドウエア確認方式
JPS6370179A (ja) ロジツクicテスタ
JPS63175945A (ja) プログラムのデバツク方法
JPS604492B2 (ja) 計算機
JPH0744421A (ja) ソフトウェアシミュレータ
JPH0567164A (ja) 論理シミユレーシヨン方式
JPS6214240A (ja) プログラム検査方式
JPH0581076A (ja) ソフトウエアシミユレータにおける障害シミユレーシヨン方式
JPH02294848A (ja) プログラム評価方式
JPH0373035A (ja) デバッグ装置
JPH03266142A (ja) ソフトウエアシミュレータ
JPH0588879A (ja) プログラム開発支援システム
JPS6225340A (ja) 検査装置
JPS59153245A (ja) デバツグ装置
JPS60198646A (ja) コントロ−ル・ストレ−ジのエラ−発生方式