JP2008500515A - 製品の機能保証と修理案内用の試験スート - Google Patents

製品の機能保証と修理案内用の試験スート Download PDF

Info

Publication number
JP2008500515A
JP2008500515A JP2007512720A JP2007512720A JP2008500515A JP 2008500515 A JP2008500515 A JP 2008500515A JP 2007512720 A JP2007512720 A JP 2007512720A JP 2007512720 A JP2007512720 A JP 2007512720A JP 2008500515 A JP2008500515 A JP 2008500515A
Authority
JP
Japan
Prior art keywords
response signal
product
functional test
test
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007512720A
Other languages
English (en)
Inventor
モスコビッチ,モシェ
アッカーマン,アレックス
Original Assignee
ニベア クオリティー マネージメント ソリューションズ エルティーディー.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ニベア クオリティー マネージメント ソリューションズ エルティーディー. filed Critical ニベア クオリティー マネージメント ソリューションズ エルティーディー.
Publication of JP2008500515A publication Critical patent/JP2008500515A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31707Test strategies
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3183Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318314Tools, e.g. program interfaces, test suite, test bench, simulation hardware, test compiler, test program languages
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3183Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318364Generation of test inputs, e.g. test vectors, patterns or sequences as a result of hardware simulation, e.g. in an HDL environment
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/3193Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • General Factory Administration (AREA)

Abstract

品質管理とトラブルシューティングのための、製造品の機能試験のプランニングとプランした機能試験を実行するシステムおよび方法であり、この機能試験はコンピュータ支援デザインおよびシミュレーションツールから取得される情報と、承認された製造品の部位を試験することにより収集され、この情報をシステムから提供される予め規定されたアルゴリズムを用いて基準信号に変換した情報に基づいている。
【選択図】なし

Description

本発明は製造品の機能試験に関し、より具体的には、これに限るものではないが、製造品における障害の分析と位置検出に関する。
すべての製品は、その機能的仕様に従っているかの検証試験を行う必要がある。この試験は、製品の設計チームから受け取られる製品仕様に従って、試験エンジニアが特定の製品用に開発した機能的試験プラットフォームで実行される。このプロセスは、製品の複雑さによって一般に数週間から数ヶ月かかる。このプロセスでは異なる部署の人間が連絡し合うことが必要であり、それが時には異なる会社の従業員であったり、グローバル経済のなかでは異なる国に居住している場合も多い。
試験の仕様は、各々そしてすべての新規な製品種別によって固有で異なるものである。この試験プラットフォームは、特定構造のハードウェア機器、通常は専用の試験プログラム手段により制御されたコンピュータで構成される。この専用試験ソフトウェアの開発は、設計チームと、例えば品質保証部門、製造部門、統合部門、試験部門、メンテナンス部門、カスタマサポート部門といった他の多くの部署の相互影響により調整される。このため十分に機能する試験設備を作成するのは、高価かつ時間がかかるものであり、しばしば新製品をマーケットに展開するのが遅れてしまう。新製品のライフサイクルが継続的に減少しており、効果的な機能試験設備を確立する時間を減らすことがますます重要となっている。
従来技術では、機能試験を実行処理するいくつかのソフトウェアプログラムがある。しかしながら、殆どの場合、すべての新製品について専用のソフトウェアを作成して機能試験を行っている。このため、記述コードによることなく、製品の開発および製造の全段階で試験を行うのに適したアプリケーションスートの必要性があった。従来技術では、機能保証処理の分野の標準化に要する手段がなく、また与えられた製品について研究開発(R&D)、試験、製造チーム間で継続的な情報を提供するものはなかった。
したがって、上記の制限がまったくない方法およびシステムを得ることの必要性は広く認識されており、これを得られれば非常に有利である。
本発明の一態様により、製造品の機能試験のプランニング方法が提供され、この方法は:
選択された1以上の励振(stimulus)を前記製品の承認された部分(approved instance)に誘導するステップと;
前記1以上の励振による前記部位の1以上の応答信号を記録するステップと;
前記記録した応答信号を基準仕様(reference specifications)へと変換するステップと;
前記励振および基準仕様を機能試験システムに供給し、さらなる製品部位の試験を可能とするステップとを具える。
本発明の別の態様により、製造品の機能試験のプランニング方法が提供され、この方法は:
前記製品へ励振を誘導するための入力を選択するステップと;
前記製品による前記励振への応答信号を測定するために、当該製品の出力を選択するステップと;
前記励振の生成を実行可能な1以上の作動装置を選択するステップと;
前記応答信号の測定を実行可能な測定装置を選択するステップと;
前記製品の承認された部分を得るステップと;
この部分に前記選択した作動装置および前記選択した測定装置を接触させるステップと;
前記選択した作動装置を用いて、前記選択した入力を介して前記選択した励振を誘導するステップと;
前記選択した測定装置を用いて、前記励振により前記選択した出力における前記部分の応答信号を記録するステップと;
応答信号の変換方法を選択するステップと;
前記応答信号を基準仕様に変換するステップと;
前記励振および基準仕様を機能試験システムに供給し、さらなる製品部位の試験を可能とするステップとを具える。
本発明のさらなる態様により、製造品の機能試験を行う方法が提供され、この方法は:
1以上の選択した励振を前記製品の承認された部分に誘導するステップと、前記1以上の励振による前記部分の応答信号を1以上記録するステップと、前記応答信号を基準仕様に変換するステップと、前記1以上の選択した励振と前記基準仕様とを機能試験システムに供給するステップとを含む機能試験をプランニングするステップと;
前記1以上の励振と前記基準仕様を用いて機能試験システムに:前記製品の試験部位を得るステップと、前記1以上の選択した励振を前記試験部位に誘導するステップと、前記励振による応答信号を測定するステップと、前記応答信号を前記基準仕様と比較するステップとを実行させるステップとを具える。
本発明のさらなる別の態様により、製造品の機能試験をプランニングする方法が提供され、この方法は:
1以上のシミュレーションツールからの模擬入力信号情報および模擬応答信号情報と、コンピュータ支援設計ツールからの設計情報とのいずれか1以上を受け取るステップと;
前記応答信号を基準仕様に変換するステップと;
機能試験システムに命令を出すことにより:1以上の入力信号を生成するステップと、1以上の応答信号を測定するステップと、前記応答信号を前記基準仕様と比較して、前記製品の試験を可能とするステップとを実行させるステップを具える。
さらに、本発明の別の態様により、製造品の機能試験を行う方法が提供され、この方法は:
1以上のシミュレーションツールからの模擬入力信号情報および模擬応答信号情報と、コンピュータ支援設計ツールからの設計情報とのいずれか1以上を受け取るステップと;
前記応答信号を基準仕様に変換するステップと;
機能試験システムを操作して:前記製品の試験部位を選択するステップと、前記1以上の励振を前記試験部位に誘導するステップと、前記励振による応答信号を測定するステップと、前記応答信号を前記基準仕様と比較するステップとを実行させるステップを具える。
さらに、本発明の別の態様により、製造品の機能試をプランニングする方法であって、前記応答信号を前記基準仕様に変換するステップが、予め規定された変換関数を選択するステップを含む方法が提供される。
さらに本発明の別の態様により、製造品の機能試験をプランニングする方法であって、前記基準仕様が、前記応答信号に関連する値幅を有する方法が提供される。
本発明のさらなる別の態様により、製造品の機能試験をプランニングする方法であって、前記基準仕様が:低振幅値、高振幅値、極小値、極大値、平均値、立ち上がり時間、下降時間、一連の振幅値の平方二乗平均値、衝撃係数、オーバーシュート、アンダーシュート、ピークツーピーク値、パルスカウント;2以上の応答信号の相互相関、特定帯域の応答信号の値、応答信号の積分、応答信号の高速フーリエ変換、応答信号の特定帯域の許容値、ひずみ;ピーク検出;ピークカウント;ヒストグラム;線形近似;位相差;振幅差;周波数差、振幅測定値、および周波数測定値のいずれか1以上を使用した応答信号に関連する方法が提供される。
さらに、本発明の別の態様により、製造品の機能試験をプランニングする方法であって、前記製品が電子回路ボードを備える方法が提供される。
本発明の別の態様により、製造品の1以上の試験のプランニングを実行しうる機能試験プランニングシステムが提供され、この機能試験プランニングシステムは:
前記製品の承認された部分に1以上の選択した励振を誘導する作動装置と;
前記1以上の励振から導かれる1以上の前記部分の応答信号を測定し記録する1以上の測定装置と;
前記応答信号を基準仕様へと変換する信号変換器と;
前記1以上の励振と前記1以上の基準仕様とを機能試験システムに供給してさらなる製品部位の試験を可能とするインタフェースとを具える。
本発明のさらなる別の態様により、製造品の1以上の試験をプランニングする機能試験プランニングシステムが提供され、この機能試験プランニングシステムは:
ユーザが:前記製品に励振を誘導する当該製品の入力を選択し、前記励振への前記製品の応答信号を測定すべく当該製品の出力を選択し、前記励振を発生する1以上の作動装置を選択し、前記応答信号を測定する1以上の測定装置を選択する機能を実現するグラフィカルユーザインタフェースと;
前記励振を発生する1以上の作動装置と;
前記応答信号を測定する1以上の測定装置と;
前記承認された部分に前記選択した作動装置および前記選択した測定装置を接触させるマウント装置と;
前記記録した応答信号を基準仕様に変換する信号変換器と;
前記1以上の励振と前記1以上の基準仕様とを機能試験システムに供給してさらなる製品部位の試験を可能とするインタフェースとを具える。
さらに、本発明の別の態様により、製造品の試験を行う機能試験システムが提供され、この機能試験システムは:
1以上の選択した励振を製品の承認された部位に誘導する1以上の作動装置と;
前記1以上の励振から導かれる1以上の前記部分の応答信号を測定し記録する1以上の測定装置と;
前記記録した応答信号を基準仕様へと変換する信号変換器と;
前記1以上の励振を試験部位に誘導して得られた応答信号を比較し、前記励振による各応答信号を測定し、前記応答信号を前記基準仕様と比較する信号比較器とを具える。
さらに、本発明の別の態様により、製造品の1以上の試験をプランニングする機能試験プランニングシステムが提供され、この機能試験プランニングシステムは:
1以上のシミュレーションツールからの模擬入力信号情報および模擬応答信号情報と、1以上のコンピュータ支援設計ツールからの設計情報とのいずれか1以上を受け取る情報インタフェースと;
前記応答信号を基準仕様に変換する信号変換器と;
前記1以上の励振と前記1以上の基準仕様とを機能試験システムに供給してさらなる製品部位の試験を可能とするインタフェースとを具える。
さらに、本発明の別の態様により、製造品を試験する機能試験システムが提供され、この機能試験システムは:
1以上のシミュレーションツールからの模擬入力信号情報および模擬応答信号情報と、1以上のコンピュータ支援設計ツールからの設計情報とのいずれか1以上を受け取る情報インタフェースと;
前記1以上の応答信号と設計情報とを基準仕様に変換する信号変換器と;
ユーザが:前記製品に励振を誘導する当該製品の入力を選択し、前記励振への前記製品の応答信号を測定すべく当該製品の出力を選択し、前記励振を発生する1以上の作動装置を選択し、前記応答信号を測定する1以上の測定装置を選択する機能を実現するグラフィカルユーザインタフェースと;
前記励振を発生する1以上の作動装置と;
前記応答信号を測定する1以上の測定装置と;
前記承認された部分に前記選択した作動装置および前記選択した測定装置を接触させるマウント装置と;
前記1以上の励振を試験部位に誘導して得られた応答信号を比較し、前記励振による応答信号を測定し、前記応答信号を前記基準仕様と比較する信号比較器とを具える。
さらに、本発明のさらなる別の態様により、前記信号変換器が、予め規定された変換関数を用いて前記応答信号を基準仕様へと変換する機能試験プランニングシステムが提供される。
本発明のさらなる別の態様により、前記基準仕様が:低振幅値、高振幅値、極小値、極大値、平均値、立ち上がり時間、下降時間、一連の振幅値の平方二乗平均値、衝撃係数、オーバーシュート、アンダーシュート、ピークツーピーク値、パルスカウント;2以上の応答信号の相互相関、特定帯域の応答信号の値、応答信号の積分、応答信号の高速フーリエ変換、応答信号の特定帯域の許容値、ひずみ;ピーク検出;ピークカウント;ヒストグラム;線形近似;位相差;振幅差;周波数差、振幅測定値、および周波数測定値のいずれか1以上を使用した応答信号に関連する機能試験システムが提供される。
さらに、本発明の別の態様により、前記製品が電子回路ボードを備える機能試験プランニングシステムが提供される。
さらにまた、本発明の別の態様により、前記製品のさらなる1以上の部位と前記製品の試験部位に障害があり、前記機能試験が障害の場所をユーザに案内するよう構成されている製造品の機能試験プランニング方法が提供される。
さらに、本発明の別の態様により、前記製品のさらなる1以上の部位と前記製品の試験部位に障害があり、前記機能試験が障害の場所をユーザに案内するよう構成されている機能試験プランニングシステムが提供される。
別に規定されない限り、ここで用いるすべての技術・科学用語は、本発明が属する分野の当業者に共通に理解されているのと同じ意味である。ここに記載するもの、方法、実施例は単に説明目的であり、限定目的ではない。
本発明の方法およびシステムの実現には、手動、自動あるいはこれらの組合せで特定の選択されたタスクやステップを実行あるいは完了することを含む。さらに、本発明の方法および装置の好適な実施例の実際の装備や器具により、選択的にいくつかのステップを様々なファームウェアのオペレーティングシステムでのハードウェアまたはソフトウェアまたはその組合せで実現することができる。例えば、ハードウェアとして、本発明のステップは選択的に、様々な適切なオペレーティングシステムを用いたコンピュータにより実行される複数のソフトウェア命令として実現することができる。いずれの場合でも、本発明の方法およびシステムのステップは選択的に、例えば複数の命令を実行するコンピュータプラットフォームデータプロセッサにより実現される。
本発明の実施例を、添付の図面を参照しながら以下に説明する。詳細に図面を特に参照するが、図示した特定構造は単に本発明の好適な実施例を説明する目的の例示であり、本発明の目的概念の原理の有用で理解し易い記載と信じるものを出現させたものである。この観点から、本発明の構造的な詳細をより詳細に開示する試みは本発明の基本的な理解のために必要であり、図面に照らした記載により、当業者であれば本発明をいくつかの形態で実践することができる。
この好適な実施例は、機能試験環境における試験ツールおよび試験プランニングツールのプラットフォームを生成する手段を提供するものである。本実施例の目的は、上記で述べた従来技術の欠点を解消することにある。例えば:試験プログラムの専用コードを記述する必要をなくし、機能試験プログラムを作成、処理、実行するプラットフォーム、ツール、機能を具えるアプリケーションスートをユーザに提供する。好適には、これらのツールはまた、ユーザが製品の全段階で実行できるような、デバッグおよびトラブルシューティング機能を有する。好適な実施例では、必要なすべての試験の試験結果の詳細なレポートとプログラムに関する資料が提供される;このレポートは容易に作成され、保存され共有される。本実施例では、試験プログラムを作成するのに要する時間が劇的に低減し、さらに製品の機能保証手続を標準化する手段を提供する。
好適な実施例は、以下の処理を実行する方法およびシステムを提供する:
1.a.励振信号と予期される応答信号をマニュアルで付加するか、
b.シミュレーションデータから模擬信号および予期される応答信号を自動的に生成することにより、
CADデータから機能試験手順を作成する。
2.承認された製品部位の応答信号を記録し、これを基準信号に変換することにより機能試験手順を作成する。
3.好適には、上記1.または2.と同様の処理および任意で以下の処理を用いてトラブルシューティング手順を作成する:
a.エキスパートガイド−このトラブルシューティング手順と推奨する測定シーケンスは、通常設計エンジニアから取得される専門知識に基づいている。
b.経験によるガイド−障害箇所が判明したら、この障害の原因がシステムに記録され、測定された応答信号と関連づけられ、再びこの応答信号が検出された場合に以降に案内を提供する。
全体として、以下のリストに記述されるように、本実施例は製品の全ライフサイクルをサポートし、製品の開発・製造・メンテナンスに従事する様々な専門家に用いられるのに有用である:
1.R&D技術者による、設計の検証
2.品質管理者による、品質保証
3.品質管理者による、最終製品試験
4.統合人員による、サブシステムまたは完成システムの統合試験
5.実地技術者、メンテナンスラボラトリ人員、デバッグ担当者による、実地試験、トラブルシューティング、メンテナンス
6.R&D技術者による、技術変更オーダ(Engineering Change Orders:ECO)
本発明にかかる、製品の機能試験の方法およびシステム、および好ましくはまた製品のトラブルシューティングガイドの原理と動作は、添付の図面を参照して説明するとより理解されるであろう。
単純化のため、いつでも、本発明は電気回路ボードの試験と修理に関するものとして以下に説明する。
本発明の1以上の実施例について説明する前に、本発明は以下に記述あるいは図面に示す応用例の詳細構造および構成要素に限定されるものではないことを理解されたい。本発明は他の実施例とすることができ、また様々に実施または派生しうるものである。また、ここで用いる語法や用語は説明目的であって限定するものと解すべきでないことを理解されたい。
図1を参照すると、本発明の好適な実施例にかかる機能試験システム10の簡単なブロック図である。この機能試験システム10は、マニュアルで規定される励振信号と予想される応答信号により、あるいは自動的に生成される励振信号とシミュレーションデータから予想される応答信号により、CADデータから機能試験手順を作成する方法を提供する。
機能試験システム10は、典型的かつ好適には、PCコンピュータである共通のコンピュータで実行可能なソフトウェアプログラムである。あるいは、この機能試験システム10は、ソフトウェアプログラムを実装するコンピュータであってもよい。この機能試験システム10は2つの主要素を具える:機能試験コンピュータ支援(FTCAM)システム11と、機能試験システム(FTS)12である。
FTCAM11は、入手可能であって設計技術者に共通に用いられる外部ツールに接続されている。このようなツールはコンピュータ支援デザイン(CAD)ツール13やシミュレーションツール14がある。図1には1のCADツールと1のシミュレーションツールのみを示すが、いずれの種類のツールも電気CADツール、機械CADツールなどの様々なツールを代表するものと理解されたい。例えば、電子回路ボードの設計については、電気設計ツールとボードレイアウト設計ツールがある。
FTCAM11は、CADツール13から、試験される製品16の構成および構造に関する設計情報15を受信する。典型的な設計情報は、パーツリスト、ネットリスト、電気配線図、機械的概略図等を含む。
FTCAM11は、シミュレーションツール14から、製品の使用や様々な入力や試験環境によるシミュレーション結果を受信する。このシミュレーションツール14からの受信情報は、以下にシミュレーション情報として符号17を付して参照する。
任意であるが、FTCAM11は設計技術者から追加の設計情報18を受け取って設計情報15を補完し、シミュレーション情報がFTCAM11に試験の条件と要件に関する完全な情報を提供するようにしてもよい。この追加の設計情報18は通常、予想される測定値の許容値、設計者の経験に関する情報、関連する規格に関する情報を含む。
このFTCAM11は、設計情報15とシミュレーション情報17を4種類の情報に変換する:
1.FTS12で実行される、試験プログラム19。
2.FTS12により制御され製品をテストする作動装置21や測定装置22といった試験&測定装置のリスト20。図1には1の作動装置と1の測定装置のみを示すが、いずれの種類の装置もこれらの種類の代表例であることを理解されたい。例えば、電子回路ボードの試験は数種の電源、数種のアナログ・デジタル信号生成器、数種のアナログ・デジタル信号分析器を必要とする。
3.製品16を試験・測定装置21,22に接続する取付・配線図。
4.試験環境一覧図。
図2を参照すると、FTCAM11の好適な実施例を単純化したブロック図が示されている。典型的かつ好適には、FTCAM11は設計情報15をCAD形式分析モジュール25で受け取り、ここでCAD形式コンバータ27のデータベースに保存され選択されたCAD形式コンバータ26により、受信情報を独特なCAD形式から一般的なFTCAM形式に変換する。FTCAM11はまた、シミュレーション情報17をシミュレーション形式分析モジュール28で受け取り、ここでCAD形式コンバータ30のデータベースに保存され選択されたシミュレーション形式コンバータ29により、受信情報を独特のシミュレーションツール形式から一般的なFTCAM形式に変換する。これらのCAD情報とシミュレーション情報はCAD処理エンジン31とシミュレーション処理エンジン32でそれぞれ処理され、テストビルダウィザード33への入力が生成され、ここで試験手続34が実行されこれらがデータベース35へ格納され、これらはFTS12により扱うことができる。CAD情報は製品構造に関する情報を提供し、シミュレーション情報は好適な入力信号とそれに対する出力信号の情報を提供する。このCAD情報とシミュレーション情報を好適には設計技術者からの追加情報とともに組み合わせ、テストビルダウィザードを用いることにより、ユーザは特定の試験手順を生成することができる。好適には、ユーザは予め規定されたアルゴリズムのプールからアルゴリズムを選択し、必要なアルゴリズムパラメータを変更することにより試験手順を生成する。これにより、基準信号または特性が生成され、試験手順が試験対象製品から受信される応答信号を分析し、関連する基準信号と比較する。このウィザードはユーザに、どの試験を行うかと、どの測定値を出力として求めるかの双方をアドバイス可能である。
CAD処理エンジン31とシミュレーション処理エンジン32は、以下に処理エンジン36として参照され、さらに図3,4,5で説明される。
試験の設計者はここでグラフィカルユーザインタフェースモジュール37を利用してグラフィカルエディタ処理モジュール38を動作させ、テストビルダウィザードを操作して試験手順を生成し、さらにはデータベース35に格納されFTSにより扱うことができる機能概略図39を生成する。
このFTCAMシステムは入力として、設計シミュレーションツールで作成される設計基準データと、CADシステムで生成される設計データと、設計技術者により提供され通常は試験状況に関する付加的な設計情報とを受信する。FTCAMはこのデータを処理し、作動装置に(励振情報で規定される)必要な励振を発生させる制御命令や、測定装置にこれらの励振による応答信号を測定する制御命令や、試験される製品のコンプライアンスと機能的要求を評価すべく測定された応答信号が比較される基準仕様を含む、完全な試験手順が含まれたコンピュータ実行可能なソフトウェアを生成する。
図3を参照すると、図2に示す処理エンジン36により実行される処理の好適な実施例のフローチャートが示されている。処理の動作例として、以下では電子回路ボードに関するCADおよびシミュレーション情報の処理であるとして説明する。一般に、電子回路ボードは通常ボードの縁に配置される電力ライン、アナログ入力、デジタル入力、アナログ出力、デジタル出力と、通常ボードの表面に配置されるテストポイントとを具えている。
このプロセスは図3のステップ40においてCAD情報41を受信することにより開始し、入力、出力およびコネクタが回復され、ユーザに情報が表示される(ステップ42)。
処理はステップ43へ進み、電力ラインをCAD情報、特にネットリストに配置する。
処理はステップ44へ進み、装備データベース45から適切な電源を選択して配置された電力ラインに必要な動作電力を供給する。この電源は、任意かつ好適には電源のパネルディスプレイであり、コンピュータのディスプレイにてユーザに示されこのユーザが必要な値を設定できるようになっている。
処理はステップ46へ進み、ユーザが分析アルゴリズム(以下に詳述する)を選択し、電力を設定し、必要に応じて電圧・電流を制限し、これらの制限値をデータベース47に保存する。この情報は、FTS12のさらなる利用のためにデータベース47に格納される。
処理はステップ48へ進み、入力ラインをCAD情報、特にネットリストに配置する。
処理はステップ49へ進み、求められる振幅と入力信号の周波数スパンに応じて、装備データベース45から信号生成装置を選択する。任意かつ好適には、この選択はまた、シミュレーションツールからのシミュレーション情報50に基づく。選択された信号生成器は、任意かつ好適には、信号生成器の操作パネルのディスプレイに、ユーザが試験製品に励振して応答信号を生成する値を設定できるよう表示される。
処理はステップ51へ進み、信号生成装置を入力ラインに接続するようスイッチングロジックを設定し、さらに測定装置を出力ラインに接続するようスイッチングロジックを設定する。この情報はFTS12のさらなる利用のためにデータベース47に格納される。
処理はステップ52へ進み、CAD情報、特にネットリスト内で出力ラインが配置される。
処理はステップ53へ進み、求められる振幅や入力信号の周波数スパンにしたがい、装備データベース45から信号測定装置を選択する。随意かつ好適には、この選択はまたシミュレーション情報50に基づく。
処理はステップ54へ進み、測定された応答信号の分析に必要となる関連パラメータや制限とともに、信号分析アルゴリズムを選択・設定する。
処理はステップ55へ進み、ユーザは試験サイクルが完了したか追加のサブ試験を作成すべきかを判定する。サイクルが完了したら、ユーザはステップ56へ進み、配線概略図を作成し処理を終了する。この配線概略図は、試験製品を特定の試験サイクルに用いるよう選択された電源、信号生成器、測定装置に接続する配線設備を作成するのに用いられる。
限定するものではないが、電源、信号生成器、測定装置、電源および信号生成器の動作値、入出力およびテストポイントの位置、スイッチング構成などを含む上述の情報は、FTS12のさらなる利用のためにデータベース47に格納される。出力や選択した測定装置、スイッチング設定に関する情報はその後ユーザに表示される。
図3のステップ42は、図2のグラフィカルエディタ処理モジュール38とグラフィカルユーザインターフェースモジュール37とを提供し、図3のデータベース47は、テストビルダウィザード33とのインタフェースを提供する。
図4を参照すると、テストビルダウィザード33を用いてユーザが実行する手順の好適な実施例の簡略化したフローチャートが示されている。処理はステップ57で始まり、ステップ58へ進み、ここでCADシステムから受信される製品図面59をユーザが取得する。ステップ60において、ユーザはデータベース35から作動・測定装置61を選択する。ユーザはその後ステップ62から、特定の測定処理を設定するステップ63と測定処理のツリーを設定するステップ64のいずれかへ進む。ステップ63は、3つのサブステップ65、67、68を含む:ステップ65では、ユーザはデータベース35から予め規定されたアルゴリズム66を選択することにより測定した応答信号の分析方法を選択する。ステップ67では、ユーザは測定された応答信号と選択したアルゴリズムに関するパラメータを選択し、ステップ68では、ユーザはパラメータを設定する。いくつかのパラメータは、必要に応じてステップ67,68を繰り返すことにより各分析方法において設定可能である。いくつかの亜畚リズムがステップ65,67、68からステップ69で組み合わせることができる。すべての試験が完了したら(70)、これらの試験値は(データベース35内の)データベース72に保存される(71)。
図5を参照すると、ユーザが応答信号を分析する分析アルゴリズムを選択する図4のステップ63を、ユーザが実行する処理の好適な実施例が示されている。
処理はステップ73から始まり、ステップ74へと進み、データベース35からアルゴリズムテンプレート75を選択することによりユーザが新規な試験、処理または方法を作成する。アルゴリズムの種類については図9、10、11を参照しながら口述する。このアルゴリズムテンプレートは表示76され、ステップ77で形作られる。ステップ77では、ユーザは一般的なパラメータ78を選択し構成する。ステップ79において、ユーザは、試験の開始についてのパラメータ80を選択し構成する。ステップ81では、ユーザはGO結果についての結果パラメータ82を選択構成し、ステップ83では、ユーザはNO−GO結果についての結果パラメータ82を選択する。すべての試験を作成し構成したら(84)、ユーザは試験値をデータベース35に格納する。
図6を参照すると、図4の要素64に関する試験ツリーの好適な実施例のグラフィカルユーザインタフェースディスプレイの好適な実施例の簡略図が示されている。図6は、1つのサブテストの構成を示しており、入力装置(すなわち信号生成器)の2つのユニットと、1つの出力装置(すなわち、測定装置)と、測定信号の分析に選択された2つのアルゴリズムと、それぞれのパラメータを含んでいる。
図7を参照すると、本発明の別の好適な実施例にかかる機能試験プランニングシステム86と機能試験システム87の簡略ブロック図が示されている。機能試験プランニングシステム86は、承認された製品部位88の応答信号を記録して基準特性(以下、基準信号ともいう。)へと変換することにより、機能試験手順を作成する方法を提供する本発明の好適な実施例である。この基準特性および試験手順はその後機能試験システム89へ送られ、製品のさらなる部位16が試験される。この別の部位が前記承認された部位に関連すると検出された場合、試験は成功である。この機能試験プランニングシステムから機能試験システムへの試験手順と特性の伝送は、これらが同じシステムにない場合、共有ストレージ21、可搬型ストレージ(図示せず)またはネットワークを介して実現することができる。機能試験システム87は、好適には機能試験プランニングシステム87と同様の構成を有し、典型的にはそのサブ構成であり、すなわち機能試験プランニングシステム86の要素の一部を含んでもよい。
機能試験プランニング方法86により試験される製品部分88は、まず設計技術者により、製品仕様や機能規格に合致しているか、製品の具体例としての実例(exemplary instance)であるかが承認される。
機能試験プランニングシステム86は、典型的かつ好適にはPCであるコンピュータ91、作動装置と測定装置のアレイ92、試験製品88を運搬して作動装置と測定装置とに連結しうるマウント94とを具える。コンピュータ95は、ユーザが機能試験プランニングシステム86を操作しうるディスプレイ装置96を具える。選択された作動装置を試験製品88の選択された場所98(入力)に接続し、選択された測定装置を試験製品88の他の選択された場所(出力)に接続するスイッチングマトリックス97が設けられている。代替的あるいは付加的に、作動装置と測定装置は試験製品88に直接あるいはプローブ100を介して接続されてもよい。コンピュータ95は、GPIB、USB、802.3、802.11等の制御リンク103を介して、(例えば電源101とや信号生成器102などの)作動装置92、測定装置93、スイッチングマトリックス97を制御する。
基準特性と試験手順を作成すべく、ユーザは以下の操作を行うことが望ましい:
1.試験する製品の承認された部位を得る;
2.試験製品88の入力場所を決定する;
3.試験製品を扱うのに適した作動装置を選択し、製品の反応を試験すべく必要な励振を生成する;
4.励振に対する応答信号を測定しうる試験製品88の1以上の出力場所を決定する;
5.応答信号を測定するのに適した1以上の測定装置を決定する;
6.承認された製品部位をマウントし、スイッチングマトリックスを介して前記作動装置と測定装置に接続する;
7.前記作動装置が必要な励振を承認された試験装置部位88に供給するよう指示することにより、試験手順を決定する;
8.作動装置が必要な励振を供給し、測定装置が応答信号を記録するよう指示する;
9.コンピュータ95が、前記応答信号(基準特性ともいう。)を基準信号に変換するよう指示する;
10.試験手順と基準信号を機能試験システム87に供給し、機能試験システム87が製品の他の部位を試験できるようにする。
機能試験システム87の製造は、機能試験プランニングシステム87の製造と同一とすることができる。あるいは好適には、機能試験システム87は製品16の試験に必要と判明している作動装置と測定装置のみを備えてもよい。
製品16がその機能仕様に従っているか試験するには、機能試験システム87のユーザは以下の動作を行うことが好ましい:
1.試験製品16をマウントし、これを作動装置と測定装置に接続する;
2.機能試験プランニングシステム86から得られる試験手順のセットから1つの試験手順を選択する;
3.選択した試験手順に従って、作動装置が必要な励振を生成し、測定装置が応答信号を記録するよう設定する;
4.測定した応答信号が、機能試験プランニングシステム86から選択した試験用のために提供された基準信号(特性)の許容値内であるかを判定するようコンピュータ95を設定する。
機能試験プランニングシステム11と機能試験システム12は、機能試験プランニングシステム86と機能試験システム87とともに、適切な作動装置と測定装置を選択することにより、様々な種類の製品に適用することができる。機能試験プランニングシステム11と機能試験システム12は、機能試験プランニングシステム86と機能試験システム87とともに、電子回路ボードの試験についてさらに後述される。
図8を参照すると、本発明の好適な実施例にかかる電子回路ボード104の試験を単純化した図が示されている。図8では、選択された作動装置と測定装置が電子回路ボード104に接続されており、機能試験プランニングシステム11、機能試験システム12、機能試験プランニングシステム86、機能試験システム87のいずれかのコンピュータ105で制御されている。
図8において、コンピュータ105は、典型的には通信リンク108を介してコンピュータ107内に搭載されるマルチ入出力(MI/O)コンピュータカード106と、電源109と、信号生成器110と、マルチメータ111と、オシロスコープ112とを制御する。これらの電源、信号生成器、MI/Oの出力ポート、オシロスコープは、測定装置として動作する。コンピュータはまた、スイッチング装置113を制御する。電源と、信号生成器と、MI/Oの出力ポートとは、電子回路ボード104の入力ポート114に直接接続されており、オシロスコープと、マルチメータと、プローブ115とは、スイッチング装置117を介して電子回路ボード104に接続されている。コンピュータはまた、例えばRS232といった通信リンク118を介して電子回路ボード104に直接接続している。
機能試験プランニングシステム86で測定される各応答信号について、ユーザはこの応答信号を基準信号(基準特性)に変換するアルゴリズムを選択する。このアルゴリズムは、測定値に関連する許容値幅を作成する。例えば、測定値が1ボルトの場合、ユーザは1ボルトの値の前後に±0.1ボルト、あるいは±10%の範囲を選択することができる。この機能試験プランニングシステム86は、ユーザにグラフィカルユーザインタフェース(GUI)を提供し、ユーザがコードを記述することなく様々なアルゴリズムから選択して必要な許容範囲を設定できるようにしている。
図8における電子回路ボードの試験手順を作成する好適かつ単純化したプロセスは、以下に示される:
1.FTCAMから供給される情報を用いて:
a.ユーザがボードコネクタへの入出力と接続と、技術明細(technical description)を特定する。
b.ユーザが、必要な試験と、利用可能な装置から測定装置を選択する。
c.ユーザが試験ユニットに関する文書データ、図面、配線図にアクセスする。
d.ユーザが特定された入出力について予期される仕様(数字または記号列)を規定する。
2.システムが図8に示すような機能試験環境ダイヤグラムを作成する。
3.グラフィックエディタを利用して、ユーザが機能試験環境ダイヤグラムを以下のように作成する:
a.試験ブロックダイアグラム下であってボード配線に機能するようにユニットを追加する。
b.アイコンで示される線と装置に名前と情報を編集(edit)する。
c.スイッチングロジックを編集し、系統連係(interconnection)の監視用のプローブを追加する。
4.機能試験環境ダイアグラムを利用して、ユーザが以下のようにサブ試験サイクルを規定することができる:
a.符号119で示すように、線や束に段階的な連続番号を設定する。
b.符号120で示すように、試験ブロックダイアグラム下のユニットの試験ブロックをマーキングする。
c.シミュレーションデータまたはネット名について、試験ツールのセットアップが自動的に生成されるよう試験器具ソフトパネルを設定または編集する。
d.試験アルゴリズム、パラメータ、仕様を編集する。
5.ユーザは試験ツリーを以下のように編集することができる:
a.作動装置の配置を編集する。
b.測定装置の配置を編集する。
c.予想される測定データを編集する。
d.メッセージや遅延時間を追加する。
e.予期されるGo/No−Go結果に従属するGOTO、ストップ、ループといったロジカルコンディションを追加する。
6.ユーザはシステムから提供される以下のような追加データを見て編集することができる:
a.共通パネルに基づく接続ハーネスの配線図
b.試験環境ハードウェア図および文書
図9,10,11をまとめて参照すると、応答信号を基準信号に変換する好適なアルゴリズムのリストが示されている。図9のテーブルのアルゴリズムは、以下の3つの群に分かれている:
1.基本的分析−物理信号(physical signal)の再構築を行うアルゴリズム。
2.統計学的分析−基準信号からの応答信号のずれを特定するアルゴリズム。
3.2ソース(Two Sources)分析−例えば2つのオシロスコープのチャネルなど、殆どは異なるが相互関係のあるソースからの2つの応答信号を比較するアルゴリズム。
図9のアルゴリズムは、さらに以下の一元、二元、三元の3つの測定(measurements)に分かれていてもよい。
1.一元測定
i.最低(Minimum)−応答信号が同じか高ければ、基準信号は機能規格に従っている。
ii.最高(Maximum)−応答信号が同じか低ければ、基準信号が機能規格に従っている。
iii.同一(Exact)−応答信号が基準信号と同一である場合に機能規格に従っている。テキスト(text)などの測定に有用であり、測定されたテキストが基準テキストと同一である必要がある。
2.二次元測定
(例えば、振幅&時間、周波数&時間など)
i.サイクリック
a.立ち上がり時間−例えば図10の要素121のように、パルスまたは偏移波形が低い値から高い値へと上がるのにかかる時間。
b.降下時間−例えば図10の要素122のように、パルスまたは偏移波形が高い値から低い値へと降下するのにかかる時間。
c.低−図10の要素123のように、パルスまたは偏移波形が最も低い状態を規定するレベルを記す。
d.高−図10の要素124のように、パルスまたは偏移波形が最も高い状態を規定するレベルを記す。
e.最低−波形などの応答信号の最も低い測定値。
f.最大−波形などの応答信号の最も高い測定値。
g.衝撃係数−duty factorともいい、パルスの持続時間をパルスの反復期間で割って算出する。パルスの持続期間は、その期間の高低部を参照することができ、どの極性を高パルスまたは低パルスに選択するかに依存し、通常はパーセンテージの値で示される。
h.周波数−波形が1秒間に反復する回数。
i.パルス幅−パルス1サイクルの持続時間。
j.振幅−波形の高い値と低い値との差
k.RMS−二乗平均であり、AC波形の有効値である。電気用語では、AC RMS値は特定の波形−電圧または電流のDC燃焼熱の値と同じである。
l.平均−特定の測定値の平均値。
m.サイクルカウント−1アレイで反復する波形サイクル数
n.オフセット(2つの波動)−2つの波形の開始など、2つの現象の時間差。
o.オーバーシュート−極大値と振幅(図11の126)で割った振幅(図11の125)の差であり、パーセンテージの値で示される。
p.アンダーシュート−極小値と振幅(図11の126)で割った振幅(図11の127)の差であり、パーセンテージの値で示される。
ii.非サイクリック
a.エンベロープ−検証済みの製品部位から得られる二元応答信号を中心とする許容値の範囲。
b.相互相関−検証済みの製品部位から得られる二元応答信号を中心とする、一次元(XまたはY)の許容値の範囲。
c.ヒストグラム−測定値のの周波数の統計的分析
1.極大(Y)−ヒストグラムにおける最も大きなビン(bin)の値。
2.ピークカウント−ローカルピークカウントの数。
3.積分−ヒストグラムの下の範囲。
4.極大位置(X)−極大のビンのビン値。
5.極小位置(X)−極小のビンのビン値。
6.ヒストグラムエンベロープ−ヒストグラムの許容範囲
d.最低−エンベロープの最小値
e.最大−エンベロープの最大値
f.偏差−エンベロープの標準偏差
g.線形近似(linear approximation)−エンベロープに最も適合する線形関数
h.ピーク検出−エンベロープの一定のピークのXY値
i.ピークカウント−範囲内のピークの数
3.三元測定
例えば、表層の輝度などの振幅である。
i.トポグラフィー
a.エンベロープ−検証された製品部位から得られる三元応答信号の値の許容範囲
b.最小−三元応答信号の最小値
c.最大−三元応答信号の最大値。
d.平均−三元応答信号の平均値。
e.偏差−三元応答信号の標準偏差。
f.範囲偏差
ii.写真
a.ヒストグラム−写真のグレーレベルまたは色彩の周波数の統計的分析
b.均一性−写真の均一性であって、写真の照度または光学距離の品質の推定値。
c.ノイズ比−ノイズレベルと信号レベルの比(明と暗の2つの状態で測定)
d.MTF−明から暗への転位におけるピクセル数を算出して得られる写真の品質の測定値
e.パターン認識−試験写真と基準写真との光学的比較
f.OCR−光学式文字認識であり、テキストや数字を基準テキストまたは数字と光学的にマッチングする。数字は基準値の範囲内で変化してもよい。
図12を参照すると、本発明の好適な実施例にかかる機能試験システム用のソフトウェア128の単純化したブロック図が示されている。このソフトウェア128は、ここでは「試験下ユニット」と称するコンピュータ、作動装置、測定装置、製造品130を試験あるいは修理する試験製品用マウントを含む試験環境ハードウェア129、および発行レポート131を管理する。
図12の要素132は、器材管理モジュールである。このモジュールの目的は、以下を適合させ接続することである:
i.ローレベルドライバのライブラリ(図示せず)を用いて、試験器具。
ii.ソフトパネルを用いて、作動装置と測定装置を制御するためのグラフィカルユーザインタフェース。
iii.試験管理環境データベース。
作動装置と測定装置は、GPIB、RS232、USBなどの標準的な通信プロトコルでメインコンピュータに接続されており、あるいはPCI、VXI、PXIなどのインタフェースを用いて直接コンピュータに挿入されている。各種の試験器具は自身のソフトウェアドライバを有する。
図12の要素133は、これらの通信設備を管理するものであり、通信プロトコル、機器制御ロジック、「ソフトパネル」ディスプレイ、セルフテストツール、および、個々の測定値、チャート、グラフ、テキスト、バイナリファイルといった測定能力の試験に必要なアルゴリズムを有する。ユーザはさらに、通信モニタを設けて、試験手順を開始あるいは管理することにより、通信モジュールテストエディタを用いて、以下のように試験下ユニットとの通信を行っても良い:
i.プロトコル種別(RS232、USB、IEEE1394)、ポートアドレス、フォーマット、ボーレイトなどのツール用通信プロトコルパラメータを設定する。
ii.デジタルデータを送信して、試験下ユニットの機能を作動させる。
iii.試験下ユニットの反応を受信し記録する。
iv.通信伝送を監視する。
標準的でない通信プロトコルをサポートするには、このモジュールが、ユーザが必要な通信リンク用のローレベルドライバを作成できるように追加のツールセットをサポートするようにする。
図12の要素134は、試験プロセスへのユーザの介入が必要となった場合にユーザに指示を出す。いくつかの場面において、試験プロセス中にオペレータの干渉が必要となる。指示エディタモジュールにより、ユーザが以下のツールを用いて試験アプリケーションを作成できる:
i.指示エディタ。
ii.決定/指示ボタンエディタ。
iii.写真、メディア、その他のファイルへのリンク。
iv.パラメータテーブルエディタ
図12の要素135は、試験器具が当該器具の機能性を保証すべく試験が必要となった場合に試験器具のセルフテストを実現する。このセルフテストモジュールは、テスト器具が存在する場合、それがONとなった場合、メインコンピュータと通信した場合などに表示される。セルフテストエディタモジュールにより、ユーザは以下の特徴を用いてセルフテスト手順を作成することができる。
i.リストから、与えられた試験プロセスに関係するすべての器具を選択する。
ii.試験の種別(通信、セルフテスト、その他)を選択する。
iii.器具のソフトパネルを動作させる。
iv.選択したツールに関連するリンク情報を動作させる。
図12の要素136は、試験プロセスの開始前に器具を初期化する必要がある場合に、、器具のセットアップ指示を提供する。試験下ユニット130との通信を試験する通信テストの選択がなされたとする。この試験プロセスでは、異なるプロセス段階に際し試験器具を初期化されたあるいはその他の状況に設定する必要がある。時間経過に伴い、試験プロセスの間これらの状況は試験規格に応じて変化すべきである。これらの環境を設定し制御すべく、セットアップ作成エディタモジュールが以下の特徴をサポートする:
i.利用可能な器具のリストから必要な器具の選択。
ii.器具のソフトパネルの作動と制御。
iii.器具のセットアップおよび初期化テーブルの編集。
iv.データベースの設定の保存。
図12の要素137は、応答信号を取得しこれらを基準特性へと変換する試験手順のセットを提供する。
このモジュールの目的は、コードレスかつウィザード駆動の、アプリケーションによる物理現象の作用を示す基準特性を作成することにある。試験プログラムの作成プロセスにおいて、システムは、検証された試験下ユニットから記録され、製品許容度を加えてユーザが編集した所望の試験結果の特性を含む基準ファイルのセットを作成する。新製品の試験において、このシステムはすべての試験またはサブ試験の測定結果を対応する基準特性と比較し、その結果としてすべての不十分なケースについてユーザに警告を送信する。各特性種別試験は、基本的な試験サイクルを表すサブテストモジュールへと分けられる。
特性モジュールは、以下の特徴を有する:
i.製品に関連する図面、写真、配線図、ブロック図、実際の映像ウィンドウ、部品レイアウト、その他の実行可能な表示ファイルの1あるいは複数を表示する。
ii.表示したオブジェクトの範囲を図形的にハイライトさせ、これらを関連するサブ試験にリンクさせる。試験中はこのハイライト部分を点滅させ、試験の終了時に「パス(GO)」または「フェイル(NO−GO)」の結果に応じてハイライト色を赤や緑に変化させるのが好ましい。
iii.PDMやERPシステムと通信し、製品に関連する情報を取得する。
iv.試験器具を選択し、通信し、セットアップして、試験製品の入力を生成し出力(電力、電流、パルス、波動、温度など)を測定する。
v.未処理データを測定し、特定のアルゴリズム138、試験パラメータ、仕様設定により分析する。
vi.テキストやビジュアルデータへリンクする指示ポップアップウィンドウを作成する。
vii.サブ試験や器具動作間の遅延を可能とする。
viii.「GOTOサブ試験番号」ロジックと、試験またはサブ試験結果ロジックにより作動する「ループ数」を追加する。
ix.以下のサブ試験「モード」を設定する:
1.オートモード:自動的にサブ試験を開始し、試験終了時に次のサブ試験へ移る。
2.Goまで実行:試験結果が特定の内訳となるまでサブ試験を繰り返し実行する。多くはオペレータがプローブを使用する場合のデバッグ処理に用いられる。
3.NOGOまで実行:予め定められた仕様を外れるまでサブ試験を繰り返し実行する。多くは特定機能の安定性を試験するのに用いられる。
4.段階的に実行:上述のモードをすべて「段階的」モードで実行し、次のタスクに移るのにオペレータの決定をトリガとする。
x.サウンド設定:システムは、当該システムが実行する特定の機能あるいは試験結果に関するサウンドの指定をサポートする。特に、試験下ユニットへの作業に集中が必要なデバッガに有用であり、「パス」または「フェイル」のサウンド指示が予想される。
xi.上述した試験またはサブ試験サイクルを作成する機能の全部あるいは一部の組合せである。このサイクルは、試験文書として用いられるすべての必要な情報を含むツリー形式で実現される。必要であれば、このデータツリーは新たな要求に合致するよう編集あるいは調整されてもよい。
図12の要素139はデータベースエディタであり、ユーザが特性試験を編集できるように動作する。
特性試験は3つの方法で実行される:
スタンドアロンモードでは、GOまたはNOGO指示により単一の試験プロセスが実行される。
修理モードでは、すべての試験制御および指示がアクティブであり、ユーザは試験下ユニットの反応を監視する。
プロセスモードでは、プロセスモジュール140が試験結果に適用される暫定ロジックを作成する。
試験作成部で構築される試験に加え、試験作成部は、exe、dll、vi、active−x、TCL、その他の標準通信プラットフォームの形式などの様々なアプリケーション(図6のモジュール9)を起動し制御してもよい。
オープンシステムとして、試験管理部は、exe、dll、vi、active−x、TCLなどの標準形式で記述された様々な外部無料(complimentary)試験141を実行してもよい。これらの試験は統合され、制御パラメータや編集仕様テーブル、ハンドリング結果、実行プロセス、リンク文書、「実行モード」の制御付与などによりサポートされる。
図12の要素142はプロセス作成部であり、ユーザに複合的な試験プロセスや手順を構築するツールを提供する。このプロセス構築部は、試験の命令を作成し、試験または試験結果にリンクするロジックを追加する。このモジュールの他の目的は、プロセス中にユーザをガイドし、試験結果をレポートに要約しつつ、例えば最終試験、ランアウト、安定性、トラブルシューティング、メンテナンス防止などの手順を実行することである。以下はプロセス構築部がサポートする主機能である:
i.すべての既存の試験、サブ試験または試験要素、データベースで利用可能なこれらの道具(properties)に新規な試験プロセスを追加する。
ii.単一試験状況(Single tests conditions):
1.試験ループの数。
2.試験前および/または後の遅延。
3.試験フロントパネル表示。
4.試験を他の試験スイッチと順番または並行して実行
iii.「Start」における単一試験状況:
1.メッセージボックスとエディタを表示。
2.リンク文書を表示。
3.自動あるいは手動で試験を開始。
iv.「Go」または「フェイル」における単一試験状況:
1.プロセス終了。
2.メッセージボックスとエディタを表示。
3.リンク文書を表示。
4.自動あるいは手動で試験を終了。
5.試験結果をレポートに追加。
6.図形要素をレポートに追加。
7.「GoTo」機能、制御ロジック、試験ループ数。
v.試験パラメータや結果の数学的または論理的処理を行う追加の試験種別および条件
vi.プロセス構築機能を形作る上記すべての機能。ディスプレイおよび文書化目的において、これらの機能、条件、およびその結果はツリー、テーブルまたはフローチャート形式で表示され、外部システムからアクセス可能である。
vii.必要であれば、試験ツリーは再び編集される:
1.試験サイクルにおける単一の試験またはサブ試験の順番を上下に移動させる。
2.ツリーから/に試験を除去/追加する。
図12の要素143は、試験結果データベースである。これは、すべての試験結果が格納される追加のデータベースである。好適には、この試験結果データベースは標準的なデータベースであり、オフライン分析のために外部ソフトウェアパッケージからのアクセスをサポートしている。
図12の要素144は、以下の機能を提供するレポート作成部である:
・レポートビルダ:レポート形式を形成するツールである。レポートは試験プロセスの最後に自動的に表示される。
・レポート表示ウィンドウは幾つかのオプションを有する:
1.選択した行の拡大。
2.レポート印刷。
3.レポートをHTMLまたはエクセル形式で保存。
・レポート履歴:様々な試験したUUTのS.N.および/または日付&時刻および/またはオペレータ名を選択することにより、プロセス実行レポートの表示を実現する。
このシステムはまた、試験開始前にユーザが製品のシリアル番号、バッチ番号、全プロセスのループ回数などの管理データを入力し、プロセスに加わるすべての試験を以下のようにリストする:
・プロセスの現在の試験、そのループ回数と現在のループ回数。
・プロセスループ回数と現在のループ回数。
・個々の試験結果の表示
・前回の「GoTo」パス
・試験実行モード(監視、自動、段階的、「Go」あるいは「NoGo」まで実行)
このシステムは、製品の設計、開発、製造または修理段階における機能保証が必要な様々な分野における機能試験のプランニングと実行、および修理に利用することができる。本発明の様々な実施例や構成は、測定可能な物理現象の相関性を試験する必要のある電子、機械、モーションシステム(サーボ)、光学、電力、科学、自動車、通信、土木工学などの分野で有用である。
本発明は、R&D人員、製品の試験および品質管理人員により、以下のような製品ライフサイクルの様々な段階で実行可能である:
開発から製造へ送られる製品。
製品の品質管理。
製品の修理。
技術仕様変更(Engineering Changes, ECO)。
現場でのメンテナンスと製品試験。
このイノベーションは、部品、サブアセンブリ、アセンブリ、およびシステム全体の試験と修理をサポートする。
本発明の特定の構成が、明確のために、別の実施例について説明されているが、これらは単一の実施例のものとして組み合わせてもよい。逆に、簡潔のために、本発明の様々な特徴が単一の実施例について説明されているが、これらは別々にあるいは適切なサブコンビネーションとして提供されてもよい。
本発明を特定の実施例について説明したが、当業者であれば様々な代替例、変更、バリエーションを考えることができる。したがって、これらの代替例、変更およびバリエーションは添付のクレームの意図および広範な範囲に含まれると解すべきである。本明細書に記載されたすべての公開例、特許、特許出願は、個別の各公開、特許または特許出願が特定あるいは個別にここに参照文献として示されているのと同じ広がりをもって、完全な形でこの明細書に参照され組み込まれている。さらに、本出願における様々な参考文献の引用または明示は、これらの参照文献が本発明の従来技術として利用可能であると解釈すべきではない。
図1は、本発明の好適な一実施例にかかる機能試験システムを単純化したブロック図である。 図2は、図1に示す機能試験システムのFTCAMコンポーネントの好適な実施例の単純化したブロック図である。 図3は、図2のFTCAMコンポーネントである処理エンジンにより実行される手順の好適な実施例の単純化したフローチャートである。 図4は、図1の機能試験システムの別の要素である、テストビルダウィザードを用いてユーザが実行する手順の好適な実施例の単純化したフローチャートである。 図5は、ユーザにより実行される手順の好適な実施例の単純化したフローチャートであり、図4のテストビルダウィザードの実行中に、ユーザが応答信号を分析する分析アルゴリズムを選択した状態を示す。 図6は、図4のテストビルダウィザードのテストツリーのコウテ起案実施例のユーザインタフェースディスプレイの好適な実施例を単純化した図である。 図7は、本発明の別の好適な実施例にかかる機能試験プランニングシステムおよび機能試験システムの単純化したブロック図である。 図8は、本発明を用いた電子回路ボードの試験の好適な実施例を単純化した図である。 図9は、応答信号を基準信号に変換する好適なアルゴリズムのリストを示す図である。 図10は、応答信号を基準信号に変換する好適なアルゴリズムのリストを示す図である。 図11は、応答信号を基準信号に変換する好適なアルゴリズムのリストを示す図である。 図12は、本発明の好適な実施例にかかる機能試験システム用のソフトウェアの単純化したブロック図である。

Claims (30)

  1. 製造品の機能試験のプランニング方法であって:
    選択された1以上の励振(stimulus)を前記製品の承認された部分(approved instance)に誘導するステップと;
    前記1以上の励振による前記部位の1以上の応答信号を記録するステップと;
    前記記録した応答信号を基準仕様(reference specifications)へと変換するステップと;
    前記励振および基準仕様を機能試験システムに供給し、さらなる製品部位の試験を可能とするステップとを具える方法。
  2. 製造品の機能試験のプランニング方法であって:
    前記製品へ励振を誘導するための入力を選択するステップと;
    前記製品による前記励振への応答信号を測定するために、当該製品の出力を選択するステップと;
    前記励振の生成を実行可能な1以上の作動装置を選択するステップと;
    前記応答信号の測定を実行可能な測定装置を選択するステップと;
    前記製品の承認された部分を得るステップと;
    この部分に前記選択した作動装置および前記選択した測定装置を接触させるステップと;
    前記選択した作動装置を用いて、前記選択した入力を介して前記選択した励振を誘導するステップと;
    前記選択した測定装置を用いて、前記励振により前記選択した出力における前記部分の応答信号を記録するステップと;
    応答信号の変換方法を選択するステップと;
    前記応答信号を基準仕様に変換するステップと;
    前記励振および基準仕様を機能試験システムに供給し、さらなる製品部位の試験を可能とするステップとを具えることを特徴とする方法。
  3. 製造品の機能試験を行う方法であって:
    1以上の選択した励振を前記製品の承認された部分に誘導するステップと、前記1以上の励振による前記部分の応答信号を1以上記録するステップと、前記応答信号を基準仕様に変換するステップと、前記1以上の選択した励振と前記基準仕様とを機能試験システムに供給するステップとを含む機能試験をプランニングするステップと;
    前記1以上の励振と前記基準仕様を用いて機能試験システムに:前記製品の試験部位を得るステップと、前記1以上の選択した励振を前記試験部位に誘導するステップと、前記励振による応答信号を測定するステップと、前記応答信号を前記基準仕様と比較するステップとを実行させるステップとを具えることを特徴とする方法。
  4. 製造品の機能試験をプランニングする方法であって:
    1以上のシミュレーションツールからの模擬入力信号情報および模擬応答信号情報と、コンピュータ支援設計ツールからの設計情報とのいずれか1以上を受け取るステップと;
    前記応答信号を基準仕様に変換するステップと;
    機能試験システムに命令を出すことにより:1以上の入力信号を生成するステップと、1以上の応答信号を測定するステップと、前記応答信号を前記基準仕様と比較して、前記製品の試験を実現するステップとを実行させるステップを具えることを特徴とする方法。
  5. 製造品の機能試験を行う方法であって:
    1以上のシミュレーションツールからの模擬入力信号情報および模擬応答信号情報と、コンピュータ支援設計ツールからの設計情報とのいずれか1以上を受け取るステップと;
    前記応答信号を基準仕様に変換するステップと;
    機能試験システムを操作して:前記製品の試験部位を選択するステップと、前記1以上の励振を前記試験部位に誘導するステップと、前記励振による応答信号を測定するステップと、前記応答信号を前記基準仕様と比較するステップとを実行させるステップを具えることを特徴とする方法。
  6. 請求項1,2,4に記載の製造品の機能試をプランニングする方法において、前記応答信号を前記基準仕様に変換するステップが、予め規定された変換関数を選択するステップを含むことを特徴とする方法。
  7. 請求項3,5に記載の製造品の機能試験をプランニングする方法において、前記応答信号を前記基準仕様に変換するステップが、予め規定された変換関数を選択するステップを含むことを特徴とする方法。
  8. 請求項1,2,4に記載の製造品の機能試をプランニングする方法において、前記基準仕様が、前記応答信号に関連する値幅を有することを特徴とする方法。
  9. 請求項3,5に記載の製造品の機能試験をプランニングする方法において、前記基準仕様が、前記応答信号に関連する値幅を有することを特徴とする方法。
  10. 請求項1,2,4に記載の製造品の機能試をプランニングする方法において、前記基準仕様が:低振幅値、高振幅値、極小値、極大値、平均値、立ち上がり時間、下降時間、一連の振幅値の平方二乗平均値、衝撃係数、オーバーシュート、アンダーシュート、ピークツーピーク値、パルスカウント;2以上の応答信号の相互相関、特定帯域の応答信号の値、応答信号の積分、応答信号の高速フーリエ変換、応答信号の特定帯域の許容値、ひずみ;ピーク検出;ピークカウント;ヒストグラム;線形近似;位相差;振幅差;周波数差、振幅測定値、および周波数測定値のいずれか1以上を使用した応答信号に関連することを特徴とする方法。
  11. 請求項3,5に記載の製造品の機能試をプランニングする方法において、前記基準仕様が:低振幅値、高振幅値、極小値、極大値、平均値、立ち上がり時間、下降時間、一連の振幅値の平方二乗平均値、衝撃係数、オーバーシュート、アンダーシュート、ピークツーピーク値、パルスカウント;2以上の応答信号の相互相関、特定帯域の応答信号の値、応答信号の積分、応答信号の高速フーリエ変換、応答信号の特定帯域の許容値、ひずみ;ピーク検出;ピークカウント;ヒストグラム;線形近似;位相差;振幅差;周波数差、振幅測定値、および周波数測定値のいずれか1以上を使用した応答信号に関連することを特徴とする方法。
  12. 請求項1,2,4に記載の製造品の機能試をプランニングする方法において、前記製品が、電気インプットと電気アウトプットのいずれか1以上を具えることを特徴とする方法。
  13. 請求項3,5に記載の製造品の機能試をプランニングする方法において、前記製品が、電気インプットと電気アウトプットのいずれか1以上を具えることを特徴とする方法。
  14. 製造品の1以上の試験のプランニングを実行しうる機能試験プランニングシステムであって、この機能試験プランニングシステムが:
    前記製品の承認された部分に1以上の選択した励振を誘導する作動装置と;
    前記1以上の励振から導かれる1以上の前記部分の応答信号を測定し記録する1以上の測定装置と;
    前記応答信号を基準仕様へと変換する信号変換器と;
    前記1以上の励振と前記1以上の基準仕様とを機能試験システムに供給してさらなる製品部位の試験を可能とするインタフェースとを具えることを特徴とするシステム。
  15. 製造品の1以上の試験をプランニングする機能試験プランニングシステムであって、この機能試験プランニングシステムが:
    ユーザが:前記製品に励振を誘導する当該製品の入力を選択し、前記励振への前記製品の応答信号を測定すべく当該製品の出力を選択し、前記励振を発生する1以上の作動装置を選択し、前記応答信号を測定する1以上の測定装置を選択する機能を実現するグラフィカルユーザインタフェースと;
    前記励振を発生する1以上の作動装置と;
    前記応答信号を測定する1以上の測定装置と;
    前記承認された部分に前記選択した作動装置および前記選択した測定装置を接触させるマウント装置と;
    前記記録した応答信号を基準仕様に変換する信号変換器と;
    前記1以上の励振と前記1以上の基準仕様とを機能試験システムに供給してさらなる製品部位の試験を可能とするインタフェースとを具えることを特徴とするシステム。
  16. 製造品の試験を行う機能試験システムであって:
    1以上の選択した励振を製品の承認された部位に誘導する1以上の作動装置と;
    前記1以上の励振から導かれる1以上の前記部分の応答信号を測定し記録する1以上の測定装置と;
    前記記録した応答信号を基準仕様へと変換する信号変換器と;
    前記1以上の励振を試験部位に誘導して得られた応答信号を比較し、前記励振による各応答信号を測定し、前記応答信号を前記基準仕様と比較する信号比較器とを具えることを特徴とするシステム。
  17. 製造品の1以上の試験をプランニングする機能試験プランニングシステムであって、この機能試験プランニングシステムが:
    1以上のシミュレーションツールからの模擬入力信号情報および模擬応答信号情報と、1以上のコンピュータ支援設計ツールからの設計情報とのいずれか1以上を受け取る情報インタフェースと;
    前記応答信号を基準仕様に変換する信号変換器と;
    前記1以上の励振と前記1以上の基準仕様とを機能試験システムに供給してさらなる製品部位の試験を可能とするインタフェースとを具える。
  18. 製造品を試験する機能試験システムであって、この機能試験システムが:
    1以上のシミュレーションツールからの模擬入力信号情報および模擬応答信号情報と、1以上のコンピュータ支援設計ツールからの設計情報とのいずれか1以上を受け取る情報インタフェースと;
    前記1以上の応答信号と設計情報とを基準仕様に変換する信号変換器と;
    ユーザが:前記製品に励振を誘導する当該製品の入力を選択し、前記励振への前記製品の応答信号を測定すべく当該製品の出力を選択し、前記励振を発生する1以上の作動装置を選択し、前記応答信号を測定する1以上の測定装置を選択する機能を実現するグラフィカルユーザインタフェースと;
    前記励振を発生する1以上の作動装置と;
    前記応答信号を測定する1以上の測定装置と;
    前記承認された部分に前記選択した作動装置および前記選択した測定装置を接触させるマウント装置と;
    前記1以上の励振を試験部位に誘導して得られた応答信号を比較し、前記励振による応答信号を測定し、前記応答信号を前記基準仕様と比較する信号比較器とを具えることを特徴とするシステム。
  19. 請求項14,15,17に記載の機能試験プランニングシステムにおいて、前記信号変換器が、予め規定された変換関数を用いて前記応答信号を基準仕様へと変換することを特徴とするシステム。
  20. 請求項16,18に記載の機能試験システムにおいて、前記信号変換器が、予め規定された変換関数を用いて前記応答信号を基準仕様へと変換することを特徴とするシステム。
  21. 請求項14,15,17に記載の機能試験プランニングシステムにおいて、前記基準仕様が、前記応答信号に関連する値幅を有することを特徴とするシステム。
  22. 請求項16,18に記載の機能試験システムにおいて、前記基準仕様が、前記応答信号に関連する値幅を有することを特徴とするシステム。
  23. 請求項14,15,17に記載の機能試験プランニングシステムにおいて、前記基準仕様が:低振幅値、高振幅値、極小値、極大値、平均値、立ち上がり時間、下降時間、一連の振幅値の平方二乗平均値、衝撃係数、オーバーシュート、アンダーシュート、ピークツーピーク値、パルスカウント;2以上の応答信号の相互相関、特定帯域の応答信号の値、応答信号の積分、応答信号の高速フーリエ変換、応答信号の特定帯域の許容値、ひずみ;ピーク検出;ピークカウント;ヒストグラム;線形近似;位相差;振幅差;周波数差、振幅測定値、および周波数測定値のいずれか1以上を使用した応答信号に関連することを特徴とするシステム。
  24. 請求項16,18に記載の機能試験システムにおいて、前記基準仕様が:低振幅値、高振幅値、極小値、極大値、平均値、立ち上がり時間、下降時間、一連の振幅値の平方二乗平均値、衝撃係数、オーバーシュート、アンダーシュート、ピークツーピーク値、パルスカウント;2以上の応答信号の相互相関、特定帯域の応答信号の値、応答信号の積分、応答信号の高速フーリエ変換、応答信号の特定帯域の許容値、ひずみ;ピーク検出;ピークカウント;ヒストグラム;線形近似;位相差;振幅差;周波数差、振幅測定値、および周波数測定値のいずれか1以上を使用した応答信号に関連することを特徴とするシステム。
  25. 請求項14,15,17に記載の機能試験プランニングシステムにおいて、前記製品が電気インプットと電気アウトプットのいずれか1以上を具えることを特徴とするシステム。
  26. 請求項16,18に記載の機能試験システムにおいて、前記製品が電気インプットと電気アウトプットのいずれか1以上を具えることを特徴とするシステム。
  27. 請求項1,2,4に記載の製造品の機能試験プランニング方法において、前記製品のさらなる1以上の部位と前記製品の試験部位に障害があり、前記機能試験が障害の場所をユーザに案内するよう構成されていることを特徴とする方法。
  28. 請求項3,5に記載の製造品の機能試験を行う方法において、前記製品のさらなる1以上の部位と前記製品の試験部位に障害があり、前記機能試験が障害の場所をユーザに案内するよう構成されていることを特徴とする方法。
  29. 請求項14,15,17に記載の製造品の機能試験プランニングシステムにおいて、前記製品のさらなる1以上の部位と前記製品の試験部位に障害があり、前記機能試験が障害の場所をユーザに案内するよう構成されていることを特徴とするシステム。
  30. 請求項16,18に記載の製造品の機能試験システムにおいて、前記製品のさらなる1以上の部位と前記製品の試験部位に障害があり、前記機能試験が障害の場所をユーザに案内するよう構成されていることを特徴とするシステム。
JP2007512720A 2004-05-10 2005-05-10 製品の機能保証と修理案内用の試験スート Pending JP2008500515A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US56926104P 2004-05-10 2004-05-10
US60354304P 2004-08-24 2004-08-24
PCT/IL2005/000495 WO2005107372A2 (en) 2004-05-10 2005-05-10 Product functionality assurance and guided troubleshooting

Publications (1)

Publication Number Publication Date
JP2008500515A true JP2008500515A (ja) 2008-01-10

Family

ID=35320624

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007512720A Pending JP2008500515A (ja) 2004-05-10 2005-05-10 製品の機能保証と修理案内用の試験スート

Country Status (4)

Country Link
US (1) US20070233445A1 (ja)
EP (1) EP1771796B1 (ja)
JP (1) JP2008500515A (ja)
WO (1) WO2005107372A2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080300888A1 (en) * 2007-05-30 2008-12-04 General Electric Company Systems and Methods for Providing Risk Methodologies for Performing Supplier Design for Reliability
US7881887B2 (en) * 2008-07-14 2011-02-01 Sikorsky Aircraft Corporation Wireless wireharness testing system
US20100076724A1 (en) * 2008-09-23 2010-03-25 Harold Lee Brown Method for capturing and analyzing test result data
JP2011505016A (ja) * 2008-12-17 2011-02-17 ヴェリジー(シンガポール) プライベート リミテッド チップの欠陥検出のために関連度値を判定し、チップ上の位置で欠陥確率を判定する方法及び装置
DE102009007932A1 (de) 2009-02-06 2010-08-12 Battenberg, Günther Qualitätsgesteuertes Produktions- und Prüfverfahren
US10402505B2 (en) 2014-05-09 2019-09-03 Zipalog, Inc. Computer implemented system and method of translation of verification commands of an electronic design
CN105955232B (zh) * 2016-04-22 2018-10-19 北京广利核系统工程有限公司 一种电站dcs中i/o模块通道自动化测试方法及系统
CN111198774B (zh) * 2018-10-31 2023-09-29 百度在线网络技术(北京)有限公司 无人车仿真异常追踪方法、装置、设备及计算机可读介质
CN112286834B (zh) * 2020-12-31 2021-04-16 智道网联科技(北京)有限公司 多设备软件测试方法、测试装置、电子设备及存储介质

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6123248A (ja) * 1984-07-11 1986-01-31 Nec Corp デ−タ処理装置試験方式
JPH03194420A (ja) * 1989-12-22 1991-08-26 Toshiba Corp システムテスト装置
JPH04276572A (ja) * 1991-03-04 1992-10-01 Mitsubishi Electric Corp テストプログラム自動生成方法
JPH05150009A (ja) * 1991-09-20 1993-06-18 Hitachi Ltd テスト設計装置
JPH05240745A (ja) * 1992-02-28 1993-09-17 Hitachi Ltd テスト仕様生成方式
JPH08190421A (ja) * 1995-01-11 1996-07-23 Toshiba Corp 試験作業支援方法及び装置
JPH08249047A (ja) * 1995-03-14 1996-09-27 Mitsubishi Heavy Ind Ltd 機能試験装置
JPH09171056A (ja) * 1995-12-20 1997-06-30 Hitachi Ltd テスト設計方法とその装置、並びにテスト方法とその装置
JPH09319604A (ja) * 1996-05-30 1997-12-12 Fujitsu Ltd 試験システム
JPH1048300A (ja) * 1996-08-02 1998-02-20 Nec Corp 個別テストプログラム作成方式
JPH11118889A (ja) * 1997-10-21 1999-04-30 Rohm Co Ltd テストプログラム生成システム
JP2000132416A (ja) * 1998-10-23 2000-05-12 Advantest Corp 半導体集積回路設計検証装置
JP2000148813A (ja) * 1998-11-09 2000-05-30 Ricoh Co Ltd テスト容易化設計ルール検査装置
JP2000163278A (ja) * 1998-11-26 2000-06-16 Toshiba Microelectronics Corp 半導体試験装置用テストプログラム生成システム及びテストプログラム生成方法
JP2000250946A (ja) * 1999-02-25 2000-09-14 Toshiba Corp Lsi回路のテスト容易化設計方法および装置ならびにテスト容易化設計処理プログラムを記録したコンピュータ読取り可能な記録媒体
JP2001156176A (ja) * 1999-11-29 2001-06-08 Hitachi Ltd Lsiテストプログラム生成方法およびそのシステム
JP2004118301A (ja) * 2002-09-24 2004-04-15 Fujitsu Ltd 展開型試験プログラムツールの生成方法及び装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903146A (en) * 1993-03-17 1999-05-11 Delta Electronics, Inc. Distributing test system and method
US6230109B1 (en) * 1995-05-16 2001-05-08 The United States Of America As Represented By The Secretary Of The Navy Multiconductor continuity and intermittent fault analyzer with distributed processing and dynamic stimulation
US5974241A (en) * 1997-06-17 1999-10-26 Lsi Logic Corporation Test bench interface generator for tester compatible simulations
US6032107A (en) * 1998-05-19 2000-02-29 Micron Technology, Inc. Calibrating test equipment
US6510398B1 (en) * 2000-06-22 2003-01-21 Intel Corporation Constrained signature-based test

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6123248A (ja) * 1984-07-11 1986-01-31 Nec Corp デ−タ処理装置試験方式
JPH03194420A (ja) * 1989-12-22 1991-08-26 Toshiba Corp システムテスト装置
JPH04276572A (ja) * 1991-03-04 1992-10-01 Mitsubishi Electric Corp テストプログラム自動生成方法
JPH05150009A (ja) * 1991-09-20 1993-06-18 Hitachi Ltd テスト設計装置
JPH05240745A (ja) * 1992-02-28 1993-09-17 Hitachi Ltd テスト仕様生成方式
JPH08190421A (ja) * 1995-01-11 1996-07-23 Toshiba Corp 試験作業支援方法及び装置
JPH08249047A (ja) * 1995-03-14 1996-09-27 Mitsubishi Heavy Ind Ltd 機能試験装置
JPH09171056A (ja) * 1995-12-20 1997-06-30 Hitachi Ltd テスト設計方法とその装置、並びにテスト方法とその装置
JPH09319604A (ja) * 1996-05-30 1997-12-12 Fujitsu Ltd 試験システム
JPH1048300A (ja) * 1996-08-02 1998-02-20 Nec Corp 個別テストプログラム作成方式
JPH11118889A (ja) * 1997-10-21 1999-04-30 Rohm Co Ltd テストプログラム生成システム
JP2000132416A (ja) * 1998-10-23 2000-05-12 Advantest Corp 半導体集積回路設計検証装置
JP2000148813A (ja) * 1998-11-09 2000-05-30 Ricoh Co Ltd テスト容易化設計ルール検査装置
JP2000163278A (ja) * 1998-11-26 2000-06-16 Toshiba Microelectronics Corp 半導体試験装置用テストプログラム生成システム及びテストプログラム生成方法
JP2000250946A (ja) * 1999-02-25 2000-09-14 Toshiba Corp Lsi回路のテスト容易化設計方法および装置ならびにテスト容易化設計処理プログラムを記録したコンピュータ読取り可能な記録媒体
JP2001156176A (ja) * 1999-11-29 2001-06-08 Hitachi Ltd Lsiテストプログラム生成方法およびそのシステム
JP2004118301A (ja) * 2002-09-24 2004-04-15 Fujitsu Ltd 展開型試験プログラムツールの生成方法及び装置

Also Published As

Publication number Publication date
WO2005107372A2 (en) 2005-11-17
EP1771796A4 (en) 2017-04-05
US20070233445A1 (en) 2007-10-04
EP1771796B1 (en) 2022-04-13
EP1771796A2 (en) 2007-04-11
WO2005107372A3 (en) 2009-04-23

Similar Documents

Publication Publication Date Title
JP2008500515A (ja) 製品の機能保証と修理案内用の試験スート
US7823128B2 (en) Apparatus, system and/or method for combining multiple tests to a single test in a multiple independent port test environment
US20180157573A1 (en) Response-time baselining and performance testing capability within a software product
US8489381B1 (en) Method and system for simulating test instruments and instrument functions
CN110048910A (zh) 一种车载以太网网关测试系统及方法
CN104345262A (zh) 一种通用电路板测试系统
US20050234674A1 (en) Apparatus, system and/or method for converting a serial test to a parallel test
US20020147561A1 (en) System and method for intelligent wire testing
CN109298317A (zh) 一种中低频电路的智能化测试装置及其测试方法
CN105224430A (zh) 一种测试系统及测试方法
KR20070001828A (ko) 테스트 템플릿에서 특정된 하드웨어 자원의 구성을제공하는 방법 및 장치
US6876207B2 (en) System and method for testing devices
US8325867B2 (en) Waveform signal generator with jitter or noise on a desired bit
Montgomery et al. Quantitative FMEA automation
EA011412B1 (ru) Переносной программно-диагностический комплекс
TWI705258B (zh) 電路檢修系統
CN112540891A (zh) 一种航电总线测试设备的远程控制方法及装置
TWI634341B (zh) 克服自動測試設備的時序約束衝突之設備及方法
JP2005122497A (ja) アナログ機能記述を利用したテスト回路作成方法
US11755440B2 (en) User interface and method to configure sourcing and measurement timing
CN212255518U (zh) 车灯驱动模块自动化检测系统
TW424146B (en) Automatic test system with general-purpose instrument control interface
RU66073U1 (ru) Переносной программно-диагностический комплекс "меандр-д"
JP2000314763A (ja) 半導体試験装置用シミュレータ及びシミュレートプログラムを記録した記録媒体
KR100623286B1 (ko) 펄스 생성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110426

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110726

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110802

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120110