JP2008500515A - 製品の機能保証と修理案内用の試験スート - Google Patents
製品の機能保証と修理案内用の試験スート Download PDFInfo
- Publication number
- JP2008500515A JP2008500515A JP2007512720A JP2007512720A JP2008500515A JP 2008500515 A JP2008500515 A JP 2008500515A JP 2007512720 A JP2007512720 A JP 2007512720A JP 2007512720 A JP2007512720 A JP 2007512720A JP 2008500515 A JP2008500515 A JP 2008500515A
- Authority
- JP
- Japan
- Prior art keywords
- response signal
- product
- functional test
- test
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31707—Test strategies
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318314—Tools, e.g. program interfaces, test suite, test bench, simulation hardware, test compiler, test program languages
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318364—Generation of test inputs, e.g. test vectors, patterns or sequences as a result of hardware simulation, e.g. in an HDL environment
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Tests Of Electronic Circuits (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- General Factory Administration (AREA)
Abstract
【選択図】なし
Description
選択された1以上の励振(stimulus)を前記製品の承認された部分(approved instance)に誘導するステップと;
前記1以上の励振による前記部位の1以上の応答信号を記録するステップと;
前記記録した応答信号を基準仕様(reference specifications)へと変換するステップと;
前記励振および基準仕様を機能試験システムに供給し、さらなる製品部位の試験を可能とするステップとを具える。
前記製品へ励振を誘導するための入力を選択するステップと;
前記製品による前記励振への応答信号を測定するために、当該製品の出力を選択するステップと;
前記励振の生成を実行可能な1以上の作動装置を選択するステップと;
前記応答信号の測定を実行可能な測定装置を選択するステップと;
前記製品の承認された部分を得るステップと;
この部分に前記選択した作動装置および前記選択した測定装置を接触させるステップと;
前記選択した作動装置を用いて、前記選択した入力を介して前記選択した励振を誘導するステップと;
前記選択した測定装置を用いて、前記励振により前記選択した出力における前記部分の応答信号を記録するステップと;
応答信号の変換方法を選択するステップと;
前記応答信号を基準仕様に変換するステップと;
前記励振および基準仕様を機能試験システムに供給し、さらなる製品部位の試験を可能とするステップとを具える。
1以上の選択した励振を前記製品の承認された部分に誘導するステップと、前記1以上の励振による前記部分の応答信号を1以上記録するステップと、前記応答信号を基準仕様に変換するステップと、前記1以上の選択した励振と前記基準仕様とを機能試験システムに供給するステップとを含む機能試験をプランニングするステップと;
前記1以上の励振と前記基準仕様を用いて機能試験システムに:前記製品の試験部位を得るステップと、前記1以上の選択した励振を前記試験部位に誘導するステップと、前記励振による応答信号を測定するステップと、前記応答信号を前記基準仕様と比較するステップとを実行させるステップとを具える。
1以上のシミュレーションツールからの模擬入力信号情報および模擬応答信号情報と、コンピュータ支援設計ツールからの設計情報とのいずれか1以上を受け取るステップと;
前記応答信号を基準仕様に変換するステップと;
機能試験システムに命令を出すことにより:1以上の入力信号を生成するステップと、1以上の応答信号を測定するステップと、前記応答信号を前記基準仕様と比較して、前記製品の試験を可能とするステップとを実行させるステップを具える。
1以上のシミュレーションツールからの模擬入力信号情報および模擬応答信号情報と、コンピュータ支援設計ツールからの設計情報とのいずれか1以上を受け取るステップと;
前記応答信号を基準仕様に変換するステップと;
機能試験システムを操作して:前記製品の試験部位を選択するステップと、前記1以上の励振を前記試験部位に誘導するステップと、前記励振による応答信号を測定するステップと、前記応答信号を前記基準仕様と比較するステップとを実行させるステップを具える。
前記製品の承認された部分に1以上の選択した励振を誘導する作動装置と;
前記1以上の励振から導かれる1以上の前記部分の応答信号を測定し記録する1以上の測定装置と;
前記応答信号を基準仕様へと変換する信号変換器と;
前記1以上の励振と前記1以上の基準仕様とを機能試験システムに供給してさらなる製品部位の試験を可能とするインタフェースとを具える。
ユーザが:前記製品に励振を誘導する当該製品の入力を選択し、前記励振への前記製品の応答信号を測定すべく当該製品の出力を選択し、前記励振を発生する1以上の作動装置を選択し、前記応答信号を測定する1以上の測定装置を選択する機能を実現するグラフィカルユーザインタフェースと;
前記励振を発生する1以上の作動装置と;
前記応答信号を測定する1以上の測定装置と;
前記承認された部分に前記選択した作動装置および前記選択した測定装置を接触させるマウント装置と;
前記記録した応答信号を基準仕様に変換する信号変換器と;
前記1以上の励振と前記1以上の基準仕様とを機能試験システムに供給してさらなる製品部位の試験を可能とするインタフェースとを具える。
1以上の選択した励振を製品の承認された部位に誘導する1以上の作動装置と;
前記1以上の励振から導かれる1以上の前記部分の応答信号を測定し記録する1以上の測定装置と;
前記記録した応答信号を基準仕様へと変換する信号変換器と;
前記1以上の励振を試験部位に誘導して得られた応答信号を比較し、前記励振による各応答信号を測定し、前記応答信号を前記基準仕様と比較する信号比較器とを具える。
1以上のシミュレーションツールからの模擬入力信号情報および模擬応答信号情報と、1以上のコンピュータ支援設計ツールからの設計情報とのいずれか1以上を受け取る情報インタフェースと;
前記応答信号を基準仕様に変換する信号変換器と;
前記1以上の励振と前記1以上の基準仕様とを機能試験システムに供給してさらなる製品部位の試験を可能とするインタフェースとを具える。
1以上のシミュレーションツールからの模擬入力信号情報および模擬応答信号情報と、1以上のコンピュータ支援設計ツールからの設計情報とのいずれか1以上を受け取る情報インタフェースと;
前記1以上の応答信号と設計情報とを基準仕様に変換する信号変換器と;
ユーザが:前記製品に励振を誘導する当該製品の入力を選択し、前記励振への前記製品の応答信号を測定すべく当該製品の出力を選択し、前記励振を発生する1以上の作動装置を選択し、前記応答信号を測定する1以上の測定装置を選択する機能を実現するグラフィカルユーザインタフェースと;
前記励振を発生する1以上の作動装置と;
前記応答信号を測定する1以上の測定装置と;
前記承認された部分に前記選択した作動装置および前記選択した測定装置を接触させるマウント装置と;
前記1以上の励振を試験部位に誘導して得られた応答信号を比較し、前記励振による応答信号を測定し、前記応答信号を前記基準仕様と比較する信号比較器とを具える。
1.a.励振信号と予期される応答信号をマニュアルで付加するか、
b.シミュレーションデータから模擬信号および予期される応答信号を自動的に生成することにより、
CADデータから機能試験手順を作成する。
2.承認された製品部位の応答信号を記録し、これを基準信号に変換することにより機能試験手順を作成する。
3.好適には、上記1.または2.と同様の処理および任意で以下の処理を用いてトラブルシューティング手順を作成する:
a.エキスパートガイド−このトラブルシューティング手順と推奨する測定シーケンスは、通常設計エンジニアから取得される専門知識に基づいている。
b.経験によるガイド−障害箇所が判明したら、この障害の原因がシステムに記録され、測定された応答信号と関連づけられ、再びこの応答信号が検出された場合に以降に案内を提供する。
1.R&D技術者による、設計の検証
2.品質管理者による、品質保証
3.品質管理者による、最終製品試験
4.統合人員による、サブシステムまたは完成システムの統合試験
5.実地技術者、メンテナンスラボラトリ人員、デバッグ担当者による、実地試験、トラブルシューティング、メンテナンス
6.R&D技術者による、技術変更オーダ(Engineering Change Orders:ECO)
1.FTS12で実行される、試験プログラム19。
2.FTS12により制御され製品をテストする作動装置21や測定装置22といった試験&測定装置のリスト20。図1には1の作動装置と1の測定装置のみを示すが、いずれの種類の装置もこれらの種類の代表例であることを理解されたい。例えば、電子回路ボードの試験は数種の電源、数種のアナログ・デジタル信号生成器、数種のアナログ・デジタル信号分析器を必要とする。
3.製品16を試験・測定装置21,22に接続する取付・配線図。
4.試験環境一覧図。
1.試験する製品の承認された部位を得る;
2.試験製品88の入力場所を決定する;
3.試験製品を扱うのに適した作動装置を選択し、製品の反応を試験すべく必要な励振を生成する;
4.励振に対する応答信号を測定しうる試験製品88の1以上の出力場所を決定する;
5.応答信号を測定するのに適した1以上の測定装置を決定する;
6.承認された製品部位をマウントし、スイッチングマトリックスを介して前記作動装置と測定装置に接続する;
7.前記作動装置が必要な励振を承認された試験装置部位88に供給するよう指示することにより、試験手順を決定する;
8.作動装置が必要な励振を供給し、測定装置が応答信号を記録するよう指示する;
9.コンピュータ95が、前記応答信号(基準特性ともいう。)を基準信号に変換するよう指示する;
10.試験手順と基準信号を機能試験システム87に供給し、機能試験システム87が製品の他の部位を試験できるようにする。
1.試験製品16をマウントし、これを作動装置と測定装置に接続する;
2.機能試験プランニングシステム86から得られる試験手順のセットから1つの試験手順を選択する;
3.選択した試験手順に従って、作動装置が必要な励振を生成し、測定装置が応答信号を記録するよう設定する;
4.測定した応答信号が、機能試験プランニングシステム86から選択した試験用のために提供された基準信号(特性)の許容値内であるかを判定するようコンピュータ95を設定する。
1.FTCAMから供給される情報を用いて:
a.ユーザがボードコネクタへの入出力と接続と、技術明細(technical description)を特定する。
b.ユーザが、必要な試験と、利用可能な装置から測定装置を選択する。
c.ユーザが試験ユニットに関する文書データ、図面、配線図にアクセスする。
d.ユーザが特定された入出力について予期される仕様(数字または記号列)を規定する。
2.システムが図8に示すような機能試験環境ダイヤグラムを作成する。
3.グラフィックエディタを利用して、ユーザが機能試験環境ダイヤグラムを以下のように作成する:
a.試験ブロックダイアグラム下であってボード配線に機能するようにユニットを追加する。
b.アイコンで示される線と装置に名前と情報を編集(edit)する。
c.スイッチングロジックを編集し、系統連係(interconnection)の監視用のプローブを追加する。
4.機能試験環境ダイアグラムを利用して、ユーザが以下のようにサブ試験サイクルを規定することができる:
a.符号119で示すように、線や束に段階的な連続番号を設定する。
b.符号120で示すように、試験ブロックダイアグラム下のユニットの試験ブロックをマーキングする。
c.シミュレーションデータまたはネット名について、試験ツールのセットアップが自動的に生成されるよう試験器具ソフトパネルを設定または編集する。
d.試験アルゴリズム、パラメータ、仕様を編集する。
5.ユーザは試験ツリーを以下のように編集することができる:
a.作動装置の配置を編集する。
b.測定装置の配置を編集する。
c.予想される測定データを編集する。
d.メッセージや遅延時間を追加する。
e.予期されるGo/No−Go結果に従属するGOTO、ストップ、ループといったロジカルコンディションを追加する。
6.ユーザはシステムから提供される以下のような追加データを見て編集することができる:
a.共通パネルに基づく接続ハーネスの配線図
b.試験環境ハードウェア図および文書
1.基本的分析−物理信号(physical signal)の再構築を行うアルゴリズム。
2.統計学的分析−基準信号からの応答信号のずれを特定するアルゴリズム。
3.2ソース(Two Sources)分析−例えば2つのオシロスコープのチャネルなど、殆どは異なるが相互関係のあるソースからの2つの応答信号を比較するアルゴリズム。
i.最低(Minimum)−応答信号が同じか高ければ、基準信号は機能規格に従っている。
ii.最高(Maximum)−応答信号が同じか低ければ、基準信号が機能規格に従っている。
iii.同一(Exact)−応答信号が基準信号と同一である場合に機能規格に従っている。テキスト(text)などの測定に有用であり、測定されたテキストが基準テキストと同一である必要がある。
(例えば、振幅&時間、周波数&時間など)
i.サイクリック
a.立ち上がり時間−例えば図10の要素121のように、パルスまたは偏移波形が低い値から高い値へと上がるのにかかる時間。
b.降下時間−例えば図10の要素122のように、パルスまたは偏移波形が高い値から低い値へと降下するのにかかる時間。
c.低−図10の要素123のように、パルスまたは偏移波形が最も低い状態を規定するレベルを記す。
d.高−図10の要素124のように、パルスまたは偏移波形が最も高い状態を規定するレベルを記す。
e.最低−波形などの応答信号の最も低い測定値。
f.最大−波形などの応答信号の最も高い測定値。
g.衝撃係数−duty factorともいい、パルスの持続時間をパルスの反復期間で割って算出する。パルスの持続期間は、その期間の高低部を参照することができ、どの極性を高パルスまたは低パルスに選択するかに依存し、通常はパーセンテージの値で示される。
h.周波数−波形が1秒間に反復する回数。
i.パルス幅−パルス1サイクルの持続時間。
j.振幅−波形の高い値と低い値との差
k.RMS−二乗平均であり、AC波形の有効値である。電気用語では、AC RMS値は特定の波形−電圧または電流のDC燃焼熱の値と同じである。
l.平均−特定の測定値の平均値。
m.サイクルカウント−1アレイで反復する波形サイクル数
n.オフセット(2つの波動)−2つの波形の開始など、2つの現象の時間差。
o.オーバーシュート−極大値と振幅(図11の126)で割った振幅(図11の125)の差であり、パーセンテージの値で示される。
p.アンダーシュート−極小値と振幅(図11の126)で割った振幅(図11の127)の差であり、パーセンテージの値で示される。
ii.非サイクリック
a.エンベロープ−検証済みの製品部位から得られる二元応答信号を中心とする許容値の範囲。
b.相互相関−検証済みの製品部位から得られる二元応答信号を中心とする、一次元(XまたはY)の許容値の範囲。
c.ヒストグラム−測定値のの周波数の統計的分析
1.極大(Y)−ヒストグラムにおける最も大きなビン(bin)の値。
2.ピークカウント−ローカルピークカウントの数。
3.積分−ヒストグラムの下の範囲。
4.極大位置(X)−極大のビンのビン値。
5.極小位置(X)−極小のビンのビン値。
6.ヒストグラムエンベロープ−ヒストグラムの許容範囲
d.最低−エンベロープの最小値
e.最大−エンベロープの最大値
f.偏差−エンベロープの標準偏差
g.線形近似(linear approximation)−エンベロープに最も適合する線形関数
h.ピーク検出−エンベロープの一定のピークのXY値
i.ピークカウント−範囲内のピークの数
例えば、表層の輝度などの振幅である。
i.トポグラフィー
a.エンベロープ−検証された製品部位から得られる三元応答信号の値の許容範囲
b.最小−三元応答信号の最小値
c.最大−三元応答信号の最大値。
d.平均−三元応答信号の平均値。
e.偏差−三元応答信号の標準偏差。
f.範囲偏差
ii.写真
a.ヒストグラム−写真のグレーレベルまたは色彩の周波数の統計的分析
b.均一性−写真の均一性であって、写真の照度または光学距離の品質の推定値。
c.ノイズ比−ノイズレベルと信号レベルの比(明と暗の2つの状態で測定)
d.MTF−明から暗への転位におけるピクセル数を算出して得られる写真の品質の測定値
e.パターン認識−試験写真と基準写真との光学的比較
f.OCR−光学式文字認識であり、テキストや数字を基準テキストまたは数字と光学的にマッチングする。数字は基準値の範囲内で変化してもよい。
i.ローレベルドライバのライブラリ(図示せず)を用いて、試験器具。
ii.ソフトパネルを用いて、作動装置と測定装置を制御するためのグラフィカルユーザインタフェース。
iii.試験管理環境データベース。
i.プロトコル種別(RS232、USB、IEEE1394)、ポートアドレス、フォーマット、ボーレイトなどのツール用通信プロトコルパラメータを設定する。
ii.デジタルデータを送信して、試験下ユニットの機能を作動させる。
iii.試験下ユニットの反応を受信し記録する。
iv.通信伝送を監視する。
i.指示エディタ。
ii.決定/指示ボタンエディタ。
iii.写真、メディア、その他のファイルへのリンク。
iv.パラメータテーブルエディタ
i.リストから、与えられた試験プロセスに関係するすべての器具を選択する。
ii.試験の種別(通信、セルフテスト、その他)を選択する。
iii.器具のソフトパネルを動作させる。
iv.選択したツールに関連するリンク情報を動作させる。
i.利用可能な器具のリストから必要な器具の選択。
ii.器具のソフトパネルの作動と制御。
iii.器具のセットアップおよび初期化テーブルの編集。
iv.データベースの設定の保存。
i.製品に関連する図面、写真、配線図、ブロック図、実際の映像ウィンドウ、部品レイアウト、その他の実行可能な表示ファイルの1あるいは複数を表示する。
ii.表示したオブジェクトの範囲を図形的にハイライトさせ、これらを関連するサブ試験にリンクさせる。試験中はこのハイライト部分を点滅させ、試験の終了時に「パス(GO)」または「フェイル(NO−GO)」の結果に応じてハイライト色を赤や緑に変化させるのが好ましい。
iii.PDMやERPシステムと通信し、製品に関連する情報を取得する。
iv.試験器具を選択し、通信し、セットアップして、試験製品の入力を生成し出力(電力、電流、パルス、波動、温度など)を測定する。
v.未処理データを測定し、特定のアルゴリズム138、試験パラメータ、仕様設定により分析する。
vi.テキストやビジュアルデータへリンクする指示ポップアップウィンドウを作成する。
vii.サブ試験や器具動作間の遅延を可能とする。
viii.「GOTOサブ試験番号」ロジックと、試験またはサブ試験結果ロジックにより作動する「ループ数」を追加する。
ix.以下のサブ試験「モード」を設定する:
1.オートモード:自動的にサブ試験を開始し、試験終了時に次のサブ試験へ移る。
2.Goまで実行:試験結果が特定の内訳となるまでサブ試験を繰り返し実行する。多くはオペレータがプローブを使用する場合のデバッグ処理に用いられる。
3.NOGOまで実行:予め定められた仕様を外れるまでサブ試験を繰り返し実行する。多くは特定機能の安定性を試験するのに用いられる。
4.段階的に実行:上述のモードをすべて「段階的」モードで実行し、次のタスクに移るのにオペレータの決定をトリガとする。
x.サウンド設定:システムは、当該システムが実行する特定の機能あるいは試験結果に関するサウンドの指定をサポートする。特に、試験下ユニットへの作業に集中が必要なデバッガに有用であり、「パス」または「フェイル」のサウンド指示が予想される。
xi.上述した試験またはサブ試験サイクルを作成する機能の全部あるいは一部の組合せである。このサイクルは、試験文書として用いられるすべての必要な情報を含むツリー形式で実現される。必要であれば、このデータツリーは新たな要求に合致するよう編集あるいは調整されてもよい。
スタンドアロンモードでは、GOまたはNOGO指示により単一の試験プロセスが実行される。
修理モードでは、すべての試験制御および指示がアクティブであり、ユーザは試験下ユニットの反応を監視する。
プロセスモードでは、プロセスモジュール140が試験結果に適用される暫定ロジックを作成する。
i.すべての既存の試験、サブ試験または試験要素、データベースで利用可能なこれらの道具(properties)に新規な試験プロセスを追加する。
ii.単一試験状況(Single tests conditions):
1.試験ループの数。
2.試験前および/または後の遅延。
3.試験フロントパネル表示。
4.試験を他の試験スイッチと順番または並行して実行
iii.「Start」における単一試験状況:
1.メッセージボックスとエディタを表示。
2.リンク文書を表示。
3.自動あるいは手動で試験を開始。
iv.「Go」または「フェイル」における単一試験状況:
1.プロセス終了。
2.メッセージボックスとエディタを表示。
3.リンク文書を表示。
4.自動あるいは手動で試験を終了。
5.試験結果をレポートに追加。
6.図形要素をレポートに追加。
7.「GoTo」機能、制御ロジック、試験ループ数。
v.試験パラメータや結果の数学的または論理的処理を行う追加の試験種別および条件
vi.プロセス構築機能を形作る上記すべての機能。ディスプレイおよび文書化目的において、これらの機能、条件、およびその結果はツリー、テーブルまたはフローチャート形式で表示され、外部システムからアクセス可能である。
vii.必要であれば、試験ツリーは再び編集される:
1.試験サイクルにおける単一の試験またはサブ試験の順番を上下に移動させる。
2.ツリーから/に試験を除去/追加する。
・レポートビルダ:レポート形式を形成するツールである。レポートは試験プロセスの最後に自動的に表示される。
・レポート表示ウィンドウは幾つかのオプションを有する:
1.選択した行の拡大。
2.レポート印刷。
3.レポートをHTMLまたはエクセル形式で保存。
・レポート履歴:様々な試験したUUTのS.N.および/または日付&時刻および/またはオペレータ名を選択することにより、プロセス実行レポートの表示を実現する。
・プロセスの現在の試験、そのループ回数と現在のループ回数。
・プロセスループ回数と現在のループ回数。
・個々の試験結果の表示
・前回の「GoTo」パス
・試験実行モード(監視、自動、段階的、「Go」あるいは「NoGo」まで実行)
開発から製造へ送られる製品。
製品の品質管理。
製品の修理。
技術仕様変更(Engineering Changes, ECO)。
現場でのメンテナンスと製品試験。
Claims (30)
- 製造品の機能試験のプランニング方法であって:
選択された1以上の励振(stimulus)を前記製品の承認された部分(approved instance)に誘導するステップと;
前記1以上の励振による前記部位の1以上の応答信号を記録するステップと;
前記記録した応答信号を基準仕様(reference specifications)へと変換するステップと;
前記励振および基準仕様を機能試験システムに供給し、さらなる製品部位の試験を可能とするステップとを具える方法。 - 製造品の機能試験のプランニング方法であって:
前記製品へ励振を誘導するための入力を選択するステップと;
前記製品による前記励振への応答信号を測定するために、当該製品の出力を選択するステップと;
前記励振の生成を実行可能な1以上の作動装置を選択するステップと;
前記応答信号の測定を実行可能な測定装置を選択するステップと;
前記製品の承認された部分を得るステップと;
この部分に前記選択した作動装置および前記選択した測定装置を接触させるステップと;
前記選択した作動装置を用いて、前記選択した入力を介して前記選択した励振を誘導するステップと;
前記選択した測定装置を用いて、前記励振により前記選択した出力における前記部分の応答信号を記録するステップと;
応答信号の変換方法を選択するステップと;
前記応答信号を基準仕様に変換するステップと;
前記励振および基準仕様を機能試験システムに供給し、さらなる製品部位の試験を可能とするステップとを具えることを特徴とする方法。 - 製造品の機能試験を行う方法であって:
1以上の選択した励振を前記製品の承認された部分に誘導するステップと、前記1以上の励振による前記部分の応答信号を1以上記録するステップと、前記応答信号を基準仕様に変換するステップと、前記1以上の選択した励振と前記基準仕様とを機能試験システムに供給するステップとを含む機能試験をプランニングするステップと;
前記1以上の励振と前記基準仕様を用いて機能試験システムに:前記製品の試験部位を得るステップと、前記1以上の選択した励振を前記試験部位に誘導するステップと、前記励振による応答信号を測定するステップと、前記応答信号を前記基準仕様と比較するステップとを実行させるステップとを具えることを特徴とする方法。 - 製造品の機能試験をプランニングする方法であって:
1以上のシミュレーションツールからの模擬入力信号情報および模擬応答信号情報と、コンピュータ支援設計ツールからの設計情報とのいずれか1以上を受け取るステップと;
前記応答信号を基準仕様に変換するステップと;
機能試験システムに命令を出すことにより:1以上の入力信号を生成するステップと、1以上の応答信号を測定するステップと、前記応答信号を前記基準仕様と比較して、前記製品の試験を実現するステップとを実行させるステップを具えることを特徴とする方法。 - 製造品の機能試験を行う方法であって:
1以上のシミュレーションツールからの模擬入力信号情報および模擬応答信号情報と、コンピュータ支援設計ツールからの設計情報とのいずれか1以上を受け取るステップと;
前記応答信号を基準仕様に変換するステップと;
機能試験システムを操作して:前記製品の試験部位を選択するステップと、前記1以上の励振を前記試験部位に誘導するステップと、前記励振による応答信号を測定するステップと、前記応答信号を前記基準仕様と比較するステップとを実行させるステップを具えることを特徴とする方法。 - 請求項1,2,4に記載の製造品の機能試をプランニングする方法において、前記応答信号を前記基準仕様に変換するステップが、予め規定された変換関数を選択するステップを含むことを特徴とする方法。
- 請求項3,5に記載の製造品の機能試験をプランニングする方法において、前記応答信号を前記基準仕様に変換するステップが、予め規定された変換関数を選択するステップを含むことを特徴とする方法。
- 請求項1,2,4に記載の製造品の機能試をプランニングする方法において、前記基準仕様が、前記応答信号に関連する値幅を有することを特徴とする方法。
- 請求項3,5に記載の製造品の機能試験をプランニングする方法において、前記基準仕様が、前記応答信号に関連する値幅を有することを特徴とする方法。
- 請求項1,2,4に記載の製造品の機能試をプランニングする方法において、前記基準仕様が:低振幅値、高振幅値、極小値、極大値、平均値、立ち上がり時間、下降時間、一連の振幅値の平方二乗平均値、衝撃係数、オーバーシュート、アンダーシュート、ピークツーピーク値、パルスカウント;2以上の応答信号の相互相関、特定帯域の応答信号の値、応答信号の積分、応答信号の高速フーリエ変換、応答信号の特定帯域の許容値、ひずみ;ピーク検出;ピークカウント;ヒストグラム;線形近似;位相差;振幅差;周波数差、振幅測定値、および周波数測定値のいずれか1以上を使用した応答信号に関連することを特徴とする方法。
- 請求項3,5に記載の製造品の機能試をプランニングする方法において、前記基準仕様が:低振幅値、高振幅値、極小値、極大値、平均値、立ち上がり時間、下降時間、一連の振幅値の平方二乗平均値、衝撃係数、オーバーシュート、アンダーシュート、ピークツーピーク値、パルスカウント;2以上の応答信号の相互相関、特定帯域の応答信号の値、応答信号の積分、応答信号の高速フーリエ変換、応答信号の特定帯域の許容値、ひずみ;ピーク検出;ピークカウント;ヒストグラム;線形近似;位相差;振幅差;周波数差、振幅測定値、および周波数測定値のいずれか1以上を使用した応答信号に関連することを特徴とする方法。
- 請求項1,2,4に記載の製造品の機能試をプランニングする方法において、前記製品が、電気インプットと電気アウトプットのいずれか1以上を具えることを特徴とする方法。
- 請求項3,5に記載の製造品の機能試をプランニングする方法において、前記製品が、電気インプットと電気アウトプットのいずれか1以上を具えることを特徴とする方法。
- 製造品の1以上の試験のプランニングを実行しうる機能試験プランニングシステムであって、この機能試験プランニングシステムが:
前記製品の承認された部分に1以上の選択した励振を誘導する作動装置と;
前記1以上の励振から導かれる1以上の前記部分の応答信号を測定し記録する1以上の測定装置と;
前記応答信号を基準仕様へと変換する信号変換器と;
前記1以上の励振と前記1以上の基準仕様とを機能試験システムに供給してさらなる製品部位の試験を可能とするインタフェースとを具えることを特徴とするシステム。 - 製造品の1以上の試験をプランニングする機能試験プランニングシステムであって、この機能試験プランニングシステムが:
ユーザが:前記製品に励振を誘導する当該製品の入力を選択し、前記励振への前記製品の応答信号を測定すべく当該製品の出力を選択し、前記励振を発生する1以上の作動装置を選択し、前記応答信号を測定する1以上の測定装置を選択する機能を実現するグラフィカルユーザインタフェースと;
前記励振を発生する1以上の作動装置と;
前記応答信号を測定する1以上の測定装置と;
前記承認された部分に前記選択した作動装置および前記選択した測定装置を接触させるマウント装置と;
前記記録した応答信号を基準仕様に変換する信号変換器と;
前記1以上の励振と前記1以上の基準仕様とを機能試験システムに供給してさらなる製品部位の試験を可能とするインタフェースとを具えることを特徴とするシステム。 - 製造品の試験を行う機能試験システムであって:
1以上の選択した励振を製品の承認された部位に誘導する1以上の作動装置と;
前記1以上の励振から導かれる1以上の前記部分の応答信号を測定し記録する1以上の測定装置と;
前記記録した応答信号を基準仕様へと変換する信号変換器と;
前記1以上の励振を試験部位に誘導して得られた応答信号を比較し、前記励振による各応答信号を測定し、前記応答信号を前記基準仕様と比較する信号比較器とを具えることを特徴とするシステム。 - 製造品の1以上の試験をプランニングする機能試験プランニングシステムであって、この機能試験プランニングシステムが:
1以上のシミュレーションツールからの模擬入力信号情報および模擬応答信号情報と、1以上のコンピュータ支援設計ツールからの設計情報とのいずれか1以上を受け取る情報インタフェースと;
前記応答信号を基準仕様に変換する信号変換器と;
前記1以上の励振と前記1以上の基準仕様とを機能試験システムに供給してさらなる製品部位の試験を可能とするインタフェースとを具える。 - 製造品を試験する機能試験システムであって、この機能試験システムが:
1以上のシミュレーションツールからの模擬入力信号情報および模擬応答信号情報と、1以上のコンピュータ支援設計ツールからの設計情報とのいずれか1以上を受け取る情報インタフェースと;
前記1以上の応答信号と設計情報とを基準仕様に変換する信号変換器と;
ユーザが:前記製品に励振を誘導する当該製品の入力を選択し、前記励振への前記製品の応答信号を測定すべく当該製品の出力を選択し、前記励振を発生する1以上の作動装置を選択し、前記応答信号を測定する1以上の測定装置を選択する機能を実現するグラフィカルユーザインタフェースと;
前記励振を発生する1以上の作動装置と;
前記応答信号を測定する1以上の測定装置と;
前記承認された部分に前記選択した作動装置および前記選択した測定装置を接触させるマウント装置と;
前記1以上の励振を試験部位に誘導して得られた応答信号を比較し、前記励振による応答信号を測定し、前記応答信号を前記基準仕様と比較する信号比較器とを具えることを特徴とするシステム。 - 請求項14,15,17に記載の機能試験プランニングシステムにおいて、前記信号変換器が、予め規定された変換関数を用いて前記応答信号を基準仕様へと変換することを特徴とするシステム。
- 請求項16,18に記載の機能試験システムにおいて、前記信号変換器が、予め規定された変換関数を用いて前記応答信号を基準仕様へと変換することを特徴とするシステム。
- 請求項14,15,17に記載の機能試験プランニングシステムにおいて、前記基準仕様が、前記応答信号に関連する値幅を有することを特徴とするシステム。
- 請求項16,18に記載の機能試験システムにおいて、前記基準仕様が、前記応答信号に関連する値幅を有することを特徴とするシステム。
- 請求項14,15,17に記載の機能試験プランニングシステムにおいて、前記基準仕様が:低振幅値、高振幅値、極小値、極大値、平均値、立ち上がり時間、下降時間、一連の振幅値の平方二乗平均値、衝撃係数、オーバーシュート、アンダーシュート、ピークツーピーク値、パルスカウント;2以上の応答信号の相互相関、特定帯域の応答信号の値、応答信号の積分、応答信号の高速フーリエ変換、応答信号の特定帯域の許容値、ひずみ;ピーク検出;ピークカウント;ヒストグラム;線形近似;位相差;振幅差;周波数差、振幅測定値、および周波数測定値のいずれか1以上を使用した応答信号に関連することを特徴とするシステム。
- 請求項16,18に記載の機能試験システムにおいて、前記基準仕様が:低振幅値、高振幅値、極小値、極大値、平均値、立ち上がり時間、下降時間、一連の振幅値の平方二乗平均値、衝撃係数、オーバーシュート、アンダーシュート、ピークツーピーク値、パルスカウント;2以上の応答信号の相互相関、特定帯域の応答信号の値、応答信号の積分、応答信号の高速フーリエ変換、応答信号の特定帯域の許容値、ひずみ;ピーク検出;ピークカウント;ヒストグラム;線形近似;位相差;振幅差;周波数差、振幅測定値、および周波数測定値のいずれか1以上を使用した応答信号に関連することを特徴とするシステム。
- 請求項14,15,17に記載の機能試験プランニングシステムにおいて、前記製品が電気インプットと電気アウトプットのいずれか1以上を具えることを特徴とするシステム。
- 請求項16,18に記載の機能試験システムにおいて、前記製品が電気インプットと電気アウトプットのいずれか1以上を具えることを特徴とするシステム。
- 請求項1,2,4に記載の製造品の機能試験プランニング方法において、前記製品のさらなる1以上の部位と前記製品の試験部位に障害があり、前記機能試験が障害の場所をユーザに案内するよう構成されていることを特徴とする方法。
- 請求項3,5に記載の製造品の機能試験を行う方法において、前記製品のさらなる1以上の部位と前記製品の試験部位に障害があり、前記機能試験が障害の場所をユーザに案内するよう構成されていることを特徴とする方法。
- 請求項14,15,17に記載の製造品の機能試験プランニングシステムにおいて、前記製品のさらなる1以上の部位と前記製品の試験部位に障害があり、前記機能試験が障害の場所をユーザに案内するよう構成されていることを特徴とするシステム。
- 請求項16,18に記載の製造品の機能試験システムにおいて、前記製品のさらなる1以上の部位と前記製品の試験部位に障害があり、前記機能試験が障害の場所をユーザに案内するよう構成されていることを特徴とするシステム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US56926104P | 2004-05-10 | 2004-05-10 | |
US60354304P | 2004-08-24 | 2004-08-24 | |
PCT/IL2005/000495 WO2005107372A2 (en) | 2004-05-10 | 2005-05-10 | Product functionality assurance and guided troubleshooting |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008500515A true JP2008500515A (ja) | 2008-01-10 |
Family
ID=35320624
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007512720A Pending JP2008500515A (ja) | 2004-05-10 | 2005-05-10 | 製品の機能保証と修理案内用の試験スート |
Country Status (4)
Country | Link |
---|---|
US (1) | US20070233445A1 (ja) |
EP (1) | EP1771796B1 (ja) |
JP (1) | JP2008500515A (ja) |
WO (1) | WO2005107372A2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080300888A1 (en) * | 2007-05-30 | 2008-12-04 | General Electric Company | Systems and Methods for Providing Risk Methodologies for Performing Supplier Design for Reliability |
US7881887B2 (en) * | 2008-07-14 | 2011-02-01 | Sikorsky Aircraft Corporation | Wireless wireharness testing system |
US20100076724A1 (en) * | 2008-09-23 | 2010-03-25 | Harold Lee Brown | Method for capturing and analyzing test result data |
JP2011505016A (ja) * | 2008-12-17 | 2011-02-17 | ヴェリジー(シンガポール) プライベート リミテッド | チップの欠陥検出のために関連度値を判定し、チップ上の位置で欠陥確率を判定する方法及び装置 |
DE102009007932A1 (de) | 2009-02-06 | 2010-08-12 | Battenberg, Günther | Qualitätsgesteuertes Produktions- und Prüfverfahren |
US10402505B2 (en) | 2014-05-09 | 2019-09-03 | Zipalog, Inc. | Computer implemented system and method of translation of verification commands of an electronic design |
CN105955232B (zh) * | 2016-04-22 | 2018-10-19 | 北京广利核系统工程有限公司 | 一种电站dcs中i/o模块通道自动化测试方法及系统 |
CN111198774B (zh) * | 2018-10-31 | 2023-09-29 | 百度在线网络技术(北京)有限公司 | 无人车仿真异常追踪方法、装置、设备及计算机可读介质 |
CN112286834B (zh) * | 2020-12-31 | 2021-04-16 | 智道网联科技(北京)有限公司 | 多设备软件测试方法、测试装置、电子设备及存储介质 |
Citations (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6123248A (ja) * | 1984-07-11 | 1986-01-31 | Nec Corp | デ−タ処理装置試験方式 |
JPH03194420A (ja) * | 1989-12-22 | 1991-08-26 | Toshiba Corp | システムテスト装置 |
JPH04276572A (ja) * | 1991-03-04 | 1992-10-01 | Mitsubishi Electric Corp | テストプログラム自動生成方法 |
JPH05150009A (ja) * | 1991-09-20 | 1993-06-18 | Hitachi Ltd | テスト設計装置 |
JPH05240745A (ja) * | 1992-02-28 | 1993-09-17 | Hitachi Ltd | テスト仕様生成方式 |
JPH08190421A (ja) * | 1995-01-11 | 1996-07-23 | Toshiba Corp | 試験作業支援方法及び装置 |
JPH08249047A (ja) * | 1995-03-14 | 1996-09-27 | Mitsubishi Heavy Ind Ltd | 機能試験装置 |
JPH09171056A (ja) * | 1995-12-20 | 1997-06-30 | Hitachi Ltd | テスト設計方法とその装置、並びにテスト方法とその装置 |
JPH09319604A (ja) * | 1996-05-30 | 1997-12-12 | Fujitsu Ltd | 試験システム |
JPH1048300A (ja) * | 1996-08-02 | 1998-02-20 | Nec Corp | 個別テストプログラム作成方式 |
JPH11118889A (ja) * | 1997-10-21 | 1999-04-30 | Rohm Co Ltd | テストプログラム生成システム |
JP2000132416A (ja) * | 1998-10-23 | 2000-05-12 | Advantest Corp | 半導体集積回路設計検証装置 |
JP2000148813A (ja) * | 1998-11-09 | 2000-05-30 | Ricoh Co Ltd | テスト容易化設計ルール検査装置 |
JP2000163278A (ja) * | 1998-11-26 | 2000-06-16 | Toshiba Microelectronics Corp | 半導体試験装置用テストプログラム生成システム及びテストプログラム生成方法 |
JP2000250946A (ja) * | 1999-02-25 | 2000-09-14 | Toshiba Corp | Lsi回路のテスト容易化設計方法および装置ならびにテスト容易化設計処理プログラムを記録したコンピュータ読取り可能な記録媒体 |
JP2001156176A (ja) * | 1999-11-29 | 2001-06-08 | Hitachi Ltd | Lsiテストプログラム生成方法およびそのシステム |
JP2004118301A (ja) * | 2002-09-24 | 2004-04-15 | Fujitsu Ltd | 展開型試験プログラムツールの生成方法及び装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5903146A (en) * | 1993-03-17 | 1999-05-11 | Delta Electronics, Inc. | Distributing test system and method |
US6230109B1 (en) * | 1995-05-16 | 2001-05-08 | The United States Of America As Represented By The Secretary Of The Navy | Multiconductor continuity and intermittent fault analyzer with distributed processing and dynamic stimulation |
US5974241A (en) * | 1997-06-17 | 1999-10-26 | Lsi Logic Corporation | Test bench interface generator for tester compatible simulations |
US6032107A (en) * | 1998-05-19 | 2000-02-29 | Micron Technology, Inc. | Calibrating test equipment |
US6510398B1 (en) * | 2000-06-22 | 2003-01-21 | Intel Corporation | Constrained signature-based test |
-
2005
- 2005-05-10 JP JP2007512720A patent/JP2008500515A/ja active Pending
- 2005-05-10 WO PCT/IL2005/000495 patent/WO2005107372A2/en active Search and Examination
- 2005-05-10 EP EP05738841.5A patent/EP1771796B1/en active Active
- 2005-05-10 US US11/579,975 patent/US20070233445A1/en not_active Abandoned
Patent Citations (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6123248A (ja) * | 1984-07-11 | 1986-01-31 | Nec Corp | デ−タ処理装置試験方式 |
JPH03194420A (ja) * | 1989-12-22 | 1991-08-26 | Toshiba Corp | システムテスト装置 |
JPH04276572A (ja) * | 1991-03-04 | 1992-10-01 | Mitsubishi Electric Corp | テストプログラム自動生成方法 |
JPH05150009A (ja) * | 1991-09-20 | 1993-06-18 | Hitachi Ltd | テスト設計装置 |
JPH05240745A (ja) * | 1992-02-28 | 1993-09-17 | Hitachi Ltd | テスト仕様生成方式 |
JPH08190421A (ja) * | 1995-01-11 | 1996-07-23 | Toshiba Corp | 試験作業支援方法及び装置 |
JPH08249047A (ja) * | 1995-03-14 | 1996-09-27 | Mitsubishi Heavy Ind Ltd | 機能試験装置 |
JPH09171056A (ja) * | 1995-12-20 | 1997-06-30 | Hitachi Ltd | テスト設計方法とその装置、並びにテスト方法とその装置 |
JPH09319604A (ja) * | 1996-05-30 | 1997-12-12 | Fujitsu Ltd | 試験システム |
JPH1048300A (ja) * | 1996-08-02 | 1998-02-20 | Nec Corp | 個別テストプログラム作成方式 |
JPH11118889A (ja) * | 1997-10-21 | 1999-04-30 | Rohm Co Ltd | テストプログラム生成システム |
JP2000132416A (ja) * | 1998-10-23 | 2000-05-12 | Advantest Corp | 半導体集積回路設計検証装置 |
JP2000148813A (ja) * | 1998-11-09 | 2000-05-30 | Ricoh Co Ltd | テスト容易化設計ルール検査装置 |
JP2000163278A (ja) * | 1998-11-26 | 2000-06-16 | Toshiba Microelectronics Corp | 半導体試験装置用テストプログラム生成システム及びテストプログラム生成方法 |
JP2000250946A (ja) * | 1999-02-25 | 2000-09-14 | Toshiba Corp | Lsi回路のテスト容易化設計方法および装置ならびにテスト容易化設計処理プログラムを記録したコンピュータ読取り可能な記録媒体 |
JP2001156176A (ja) * | 1999-11-29 | 2001-06-08 | Hitachi Ltd | Lsiテストプログラム生成方法およびそのシステム |
JP2004118301A (ja) * | 2002-09-24 | 2004-04-15 | Fujitsu Ltd | 展開型試験プログラムツールの生成方法及び装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2005107372A2 (en) | 2005-11-17 |
EP1771796A4 (en) | 2017-04-05 |
US20070233445A1 (en) | 2007-10-04 |
EP1771796B1 (en) | 2022-04-13 |
EP1771796A2 (en) | 2007-04-11 |
WO2005107372A3 (en) | 2009-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008500515A (ja) | 製品の機能保証と修理案内用の試験スート | |
US7823128B2 (en) | Apparatus, system and/or method for combining multiple tests to a single test in a multiple independent port test environment | |
US20180157573A1 (en) | Response-time baselining and performance testing capability within a software product | |
US8489381B1 (en) | Method and system for simulating test instruments and instrument functions | |
CN110048910A (zh) | 一种车载以太网网关测试系统及方法 | |
CN104345262A (zh) | 一种通用电路板测试系统 | |
US20050234674A1 (en) | Apparatus, system and/or method for converting a serial test to a parallel test | |
US20020147561A1 (en) | System and method for intelligent wire testing | |
CN109298317A (zh) | 一种中低频电路的智能化测试装置及其测试方法 | |
CN105224430A (zh) | 一种测试系统及测试方法 | |
KR20070001828A (ko) | 테스트 템플릿에서 특정된 하드웨어 자원의 구성을제공하는 방법 및 장치 | |
US6876207B2 (en) | System and method for testing devices | |
US8325867B2 (en) | Waveform signal generator with jitter or noise on a desired bit | |
Montgomery et al. | Quantitative FMEA automation | |
EA011412B1 (ru) | Переносной программно-диагностический комплекс | |
TWI705258B (zh) | 電路檢修系統 | |
CN112540891A (zh) | 一种航电总线测试设备的远程控制方法及装置 | |
TWI634341B (zh) | 克服自動測試設備的時序約束衝突之設備及方法 | |
JP2005122497A (ja) | アナログ機能記述を利用したテスト回路作成方法 | |
US11755440B2 (en) | User interface and method to configure sourcing and measurement timing | |
CN212255518U (zh) | 车灯驱动模块自动化检测系统 | |
TW424146B (en) | Automatic test system with general-purpose instrument control interface | |
RU66073U1 (ru) | Переносной программно-диагностический комплекс "меандр-д" | |
JP2000314763A (ja) | 半導体試験装置用シミュレータ及びシミュレートプログラムを記録した記録媒体 | |
KR100623286B1 (ko) | 펄스 생성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080507 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110726 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110802 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120110 |