JPH05150009A - テスト設計装置 - Google Patents

Abstract

(57)【要約】 【目的】 ＩＣ設計時に作成されるＩＣの動作仕様を入
力データとして、テスタによるＩＣのテストのための設
計を行なう。 【構成】 テスタリソース配分処理部１０９では、テス
タ仕様データベース１０４に登録された各データベース
を用いて、動作サイクル単位でのＩＣの動作仕様の定
義、該動作仕様のテスト周期毎の分割、信号の観測位置
の決定、テスタリソースへの設定値の計算が行なわれ、
テスタの仕様を考慮してテスタリソースが配分される。
次に、テストパターン変換部１１５では、定義されたＩ
Ｃの動作サイクルを識別するための条件が求められ、こ
の条件によってシミュレーション結果格納用メモリ１２
２のシミュレーション結果から動作サイクルが識別さ
れ、シミュレーション結果が、テスタリソースの配分結
果を考慮して、テストパターンに変換され、テストパタ
ーン格納用メモリ１２０に格納される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＩＣ（集積回路）の検
査に使用するテスタに係り、特に、テスタの制御用プロ
グラムの作成に必要なデータの作成するテスト設計装置
に関する。

【０００２】

【従来の技術】ＩＣの試験に際しては、ＩＣとＩＣ試験
装置の双方の機能を把握する必要がある。ＩＣを試験す
るために必要とする信号としては入力信号、出力信号、
入出力信号の３種類があり、入力信号は周辺機器からＩ
Ｃに入力される信号であり、出力信号はＩＣから周辺機
器に出力される信号である。また、入出力信号は入力信
号と出力信号が交互に切り替わる信号である。

【０００３】これらの信号は電気的に数種類の状態をと
る。いま、２つの電圧Ｅ１，Ｅ２があって、Ｅ１＞Ｅ２
とすると、信号電圧＞Ｅ１のとき信号はハイ状態に、Ｅ
１＜信号電圧＜Ｅ２のとき信号はハイインピーダンス状
態に、信号電圧＜Ｅ２のとき信号はロー状態に夫々ある
といい、信号がこのような或る状態から他の状態間へ変
化することをイベントという。イベントには入力イベン
ト、出力イベント及び入出力切替イベントの３種類があ
り、夫々入力信号の状態変化、出力信号の状態変化、入
出力信号における入力信号と出力信号との交互の切替り
の状態変化をいう。また、信号がこのような状態変化を
起こすことを信号状態という。

【０００４】ＩＣの動作はこれらのイベント間の時間で
定義され、これをＩＣの動作仕様という。また、ＩＣは
動作サイクルと呼ばれる一定周期で行なわれる一連の動
作を繰り返す動作を行なう。通常ＩＣの動作仕様は、１
またはそれ以上の動作サイクルから構成される。

【０００５】ＩＣが動作仕様通りに機能するか否か検査
する場合、シミュレータと呼ばれる装置とテスタと呼ば
れる装置が使用される。シミュレータは計算機上で仮想
的にＩＣの機能を実現する装置であって、シミュレータ
に適当な入力信号を入力すると、ＩＣが正常な場合の出
力信号の期待値が得られる。これにより、ＩＣに対する
信号動作を適当な基準時間からイベントまでの時間で記
述したシミュレーション結果が各信号毎に得られる。か
かる作業をシミュレーションという。このシミュレーシ
ョンはＩＣ製造前に行なわれるが、その実行には長い時
間を要する。

【０００６】一方、製造されたＩＣを検査するには、テ
スタと呼ばれるＩＣ試験装置が用いられる。テスタは、
ＩＣに信号を印加してその結果ＩＣから出力される信号
を観測し、予め設定されている期待値と比較してＩＣの
良否を判定するものであって、ＩＣに印加する入力信号
の発生のために、波形発生器とタイミングジェネレータ
（以下、ＴＧという）と印加パターンとが用いられる。

【０００７】印加パターンは、波形発生器の波形モード
と組み合わされて、後述する１テスト周期中での信号動
作を規定する。また、ＴＧはその動作タイミング（各イ
ベントの発生タイミング）を規定する。出力信号の観測
にはストローブ状態と期待値パターンが用いられる。期
待値パターンはＨ、Ｌで表わされ、夫々出力信号がハイ
状態、ロー状態でなければならないことを表わす。スト
ローブは出力信号を観測するタイミングを規定し、テス
タはこの規定されたタイミングで観測された出力信号の
電気的な状態（ハイ，ロー，インピーダンス状態）を期
待値パターンと比較し、その比較結果によってＩＣの良
否を判定する。入出力信号の入力状態と出力状態の切替
えには、入出力切替え用ＴＧが用いられる。入出力切替
え用ＴＧにはＯＮ用とＯＦＦ用があり、夫々入力状態開
始、入力状態終了のタイミングを規定する。

【０００８】以上のハードウェア、即ち、波形発生器，
ＴＧ，ストローブ，入出力切替え用ＴＧを総称してテス
タリソースといい、また、印加パターンと期待値パター
ンとを総称してテストパターンという。

【０００９】以上説明したＴＧ、ストローブ、入出力切
替え用ＴＧといったテスタリソースは、信号の動作タイ
ミングを規定する。そのタイミングの基準になるのがテ
スタ内部で一定周期で自己発生するパルスであり、その
パルスの発生位置をシンボルＴ０で表わす。また、或る
シンボルＴ０からその次のシンボルＴ０までの時間が前
述のテスト周期であり、ＴＧ、ストローブ、入出力切替
え用ＴＧでのタイミング設定値は、かかるシンボルＴ０
からの時間によって定義される。

【００１０】テスタリソースのタイミング設定値をテス
ト周期単位でまとめてタイミングセットとし、得られた
夫々のことなるタイミングセツトに名称をつける。信号
動作タイミングを変更する場合には、所望のタイミング
セットの名称をテストパターン中で指定することによっ
て行なわれる。

【００１１】テスタには、ＩＣに用いる全信号に対して
配分可能な数だけかかるテスタリソースを備えたもの
と、テスタリソース数がＩＣに必要な信号数より少な
く、このため、複数の信号間でテスタリソースを共有し
なければならないものとがある。前者をパーピン方式テ
スタといい、後者をシェアドリソース方式テスタとい
う。

【００１２】テスタを使用してＩＣをテストするには、
テスタのテスタリソースをＩＣの各信号に配分し、さら
に、テストパターンを作成しなければならない。かかる
作業をテスト設計という。

【００１３】従来、テスト設計作業では、テスタ毎に異
なるテスタの仕様を熟知したテスト設計者が、ＩＣの動
作仕様やシミュレーション結果を考慮して、手作業でＩ
Ｃの各信号にテスタリソースを配分し、テスト周期毎に
タイミングセットを決定している。また、テストパター
ンについては、シミュレーション結果をもとに印加パタ
ーンと期待値パターンを作成し、タイミングセット情報
を付加する。

【００１４】テスト設計を行なう装置としては、シミュ
レーション結果を入力データとしてテスト設計を行なう
ものが主流となっている。この種の装置として関連する
ものには、ＴＳＳＩ社のＴＤＳと呼ばれるシステムが存
在する。このシステムは、ブイ エル エス アイ シ
ステムズ デザイン ｊｕｌｙ １９８６第９２頁から
第９７頁（ＶＬＳＩ ＳＹＳＴＥＭＳ ＤＥＳＩＧＮ
ｊｕｌｙ １９８６、ＰＰ９２―９７）において論じら
れているように、シミュレーション結果を入力データと
し、テスタの仕様を考慮してテスト周期を決め、ＩＣの
各信号にテスタリソースを配分して、テストパターンの
作成を自動的に行なうようにしている。パーピン方式テ
スタを用いてＩＣをテストする場合には、テスタリソー
スが不足して各信号にテスタリソースを配分することが
できなくなるということがないため、テスト設計者は、
テスタの仕様を意識せずに、シミュレーションの結果を
入力データとしてテスト設計を行なうことが可能であ
る。

【００１５】

【発明が解決しようとする課題】しかしながら、上記従
来のテスト設計装置には、テスタを使用するＩＣのテス
ト設計に際し、以下に説明するような問題があった。

【００１６】（１）テスタの仕様はテスタの機種毎に異
なるため、テスト設計者は、ＩＣのテストに使用する全
てのテスタの仕様を熟知していなければならない。ま
た、シミュレーション結果を入力データとしてテスト設
計を行なうシステムでは、何らかの理由でテスト設計が
失敗した場合、テスト設計をやり直した結果を確認する
のに再度時間がかかるシミュレーションを実行する必要
がある。特に、シェアドリソース方式テスタを使用して
ＩＣをテストする場合、テスタリソース不足からテスト
設計で失敗する可能性が高い。

【００１７】（２）テスト設計は、テスト中にＩＣの信
号が取る動作を考慮してテスタリソースを配分する作業
と、その結果をもとにシミュレーション結果をテストパ
ターンに変換する作業とから構成される。このうち、テ
スタリソース配分作業はテスタがパーピン方式かシェア
ドリソース方式かによって作業内容が異なる。

【００１８】パーピン方式テスタは、ＩＣの全信号に配
分可能なテスタリソースをもっているため、テスタリソ
ース配分作業を機械的に行なうことが可能である。しか
し、シェアドリソース方式テスタの場合、テスタリソー
スがＩＣの信号数より少ないため、複数の信号間でテス
タリソースを共有しなければならない。このため、設計
者は、信号の動作タイミングの変更とテスタリソース配
分との作業を繰り返すことにより、テスタリソースの複
数の信号間で共有が可能なようにしなければならない。

【００１９】従って、上記従来のテスト設計では、テス
タリソース配分の入力データ作成のために、信号動作タ
イミングを種々変更しながらシミュレーションを実行し
てシミュレーション結果を得なければならず、テスタリ
ソース配分結果の確認に時間がかかるという問題があっ
た。

【００２０】本発明の第１の目的は、ＩＣ設計時に作成
されるＩＣの動作仕様を入力データとし、テスト設計者
が、テスタの仕様を意識させずに、テスト設計を行なう
ことができるようにしたテスト設計装置を提供すること
にある。

【００２１】本発明の第２の目的は、短時間でテスタリ
ソース配分を行ない、シミュレーション結果をテストパ
ターンに変換することができるようにしたテスト設計装
置を提供することにある。

【００２２】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、信号の変化であるイベントを表わすイベ
ントシンボルとテスタの仕様を記述したテスタ仕様デー
タベースと、該イベントシンボルを用いて動作サイクル
毎に該被検査ＩＣの動作仕様を信号の変化として定義す
る第１の手段と、定義された該被検査ＩＣの動作仕様を
所定の周期で区分する第２の手段と、該周期で区分され
た該被検査ＩＣの動作仕様での信号の電気的な状態の観
測位置を定義する第３の手段と、該第１，第３の手段で
設定された該イベントシンボル及び該観測位置に対して
テスタリソースの設定位置を決定する第４の手段と、前
記テスタの仕様に関する情報を参照して該テストによる
該被検査ＩＣのテスト設計を行なう第５の手段とを備え
る。

【００２３】上記他の目的を達成するために、本発明
は、ＩＣの複数の動作サイクルを互いに識別するための
条件を求める手段と、その条件を用いてシミュレーショ
ン結果からＩＣの動作サイクルを識別する手段と、識別
したシミュレーション結果をテスタリソース配分結果を
参照してテストパターンに変換する手段とを設ける。

【００２４】

【作用】操作者が、信号の状態変化を表わすシンボルを
用いて、動作サイクル単位でＩＣの動作仕様を定義し、
信号の観測位置を決めると、定義されたＩＣの動作仕様
を適当なテスト周期に分割して該テスト周期の基準時点
Ｔ０を設定し、該ＩＣの動作仕様におけるテスタリソー
スへの設定位置を求め、テスタの仕様を考慮してテスタ
リソースを配分する。

【００２５】さらに、操作者が定義したＩＣの動作サイ
クルを互いに識別するための条件を求め、その条件を用
いてシミュレーション結果から動作サイクルを識別し、
識別したシミュレーション結果を、テスタリソースの配
分結果を考慮して、テストパターンに変換する。

【００２６】

【実施例】以下，本発明の実施例を図面により説明す
る。図１は本発明によるテスト設計装置の一実施例を示
す全体構成図であって、１００はＣＰＵ（中央処理装
置）、１０１はキーボード、１０２はボィンディングデ
バイス、１０３はディスプレイ装置、１０４はテスタ仕
様データベース、１０５はイベントシンボルデータベー
ス、１０６は波形モード動作データベース、１０７はＴ
Ｇ配分ルールデータベース、１０８はテスタリソースデ
ータベース、１０９はテスタリソース配分処理部、１１
０は動作仕様定義部、１１１はＴ０設定部、１１２は観
測位置定義部、１１３はテスタリソース設定位置計算
部、１１４はテスト設計部である。

【００２７】同図において、この実施例は、装置全体を
制御するＣＰＵ１００と、入力装置としてのキーボード
１０１，ポインティングデバイス１０２と、出力装置と
してのディスプレイ装置１０３と、テスタ仕様データベ
ース１０４と、ＩＣの動作サイクルの定義とテスタリソ
ース配分を行なうテスタリソース配分処理部１０９とか
ら構成されている。

【００２８】そして、テスタ仕様データベース１０４
は、ＩＣの動作仕様をこの装置に入力するときに用いる
イベントを表わすシンボルを整理したイベントシンボル
データベース１０５と、テストに使用するテスタのもつ
波形モードが１テスト周期中で取り得る動作をシンボル
を用いて整理した波形モード動作データベース１０６
と、この波形モード動作データベース１０６に記載され
た波形モードとその動作タイミングを規定するＴＧ（タ
イミングジェネレータ）との関係を整理したＴＧ配分ル
ールデータベース１０７と、テストに使用するテスタの
もつテスタリソースの種類と数を整理したテスタリソー
スデータベース１０８とからなり、テスタリソース配分
処理部１０９は、ＩＣの動作仕様を定義する動作仕様定
義部１１０と、テスタの動作の時間基準となるシンボル
Ｔ０の設定位置を定義するＴ０設定部１１１と、出力信
号及び入出力信号の観測位置を定義する観測位置定義部
１１２と、動作仕様定義部１１０、Ｔ０設定部１１１、
観測位置定義部１１２夫々で定義したＩＣの動作仕様、
シンボルＴ０の設定位置、出力信号の観測位置をもとに
テスタリソースの設定値を計算するテスタリソース設定
位置計算部１１３と、テスタ仕様データベース１０４を
参照し、各信号に対して配分可能なテスタリソースを求
めるテスト設計部１１４とからなっている。

【００２９】図２は図１におけるイベントシンボルデー
タベース１０５の一具体例を示すものであって、これ
は、この実施例でＩＣの動作仕様を定義するときにイベ
ントを表現するために用いるシンボルの例を示す一覧表
である。

【００３０】同図において、かかるシンボルは、見出し
２００で示す単一の信号の状態変化を表わすシンボル
と、見出し２０１で示す複数の信号の状態変化を表わす
シンボルとに区分され、夫々のシンボルは、また、見出
し２０２で示す入力信号の状態変化を表わすシンボル
と、見出し２０３で示す出力信号の状態変化を表わすシ
ンボルと、見出し２０４で示す入出力信号の状態変化を
表わすシンボルとに区分される。

【００３１】単一の信号の状態を表わすシンボルにおい
て、シンボル２０５、２２３は夫々入力信号、出力信号
がローからハイに状態変化することを表わし、シンボル
２０６、２２４は夫々入力信号、出力信号がハイからロ
ーに状態変化することを表わし、シンボル２０７、２２
５、２４１は夫々入力信号、出力信号、入出力信号がハ
イインピーダンス状態からハイに状態変化することを表
わし、シンボル２０８、２２６、２４２は夫々入力信
号、出力信号、入出力信号がハイインピーダンス状態か
らローに状態変化することを表わし、シンボル２０９、
２２７、２４３は夫々入力信号、出力信号、入出力信号
がハイからハイインピーダンス状態に状態変化すること
を表わし、シンボル２１０、２２８、２４４は夫々入力
信号、出力信号、入出力信号がローからハイインピーダ
ンス状態に状態変化することを表わしている。

【００３２】また、複数の信号の状態変化を表わすシン
ボルは、複数の信号を１つの信号としてまとめて表わす
ときに用いられるものであって、シンボル２１１、２２
９、２４５は夫々、入力信号、出力信号、入出力信号に
ついて、ハインピーダンス状態からハイへ状態変化する
信号とハインピーダンス状態からローへ状態変化する信
号とがあることを表わし、シンボル２１２、２３０、２
４６は夫々、入力信号、出力信号、入出力信号につい
て、ハイからハインピーダンス状態へ状態変化する信号
とローからハインピーダンス状態へ状態変化する信号と
があることを表わし、シンボル２１３、２３１は夫々、
入力信号、出力信号について、ローからハイへ状態変化
する信号とハイからローへ状態変化する信号とがあるこ
とを表わし、シンボル２１４、２３２は夫々、入力信
号、出力信号について、ローからハイへ状態変化する信
号，ハイからローへ状態変化する信号，ハイのままで状
態変化しない信号と及びローのままで状態変化しない信
号があることを表わし、シンボル２１５、２３３は夫
々、入力信号、出力信号について、ローからハイへ状態
変化する信号，ハイからローへ状態変化する信号及びロ
ーのままで状態変化しない信号があることを表わし、シ
ンボル２１６、２３４は夫々、入力信号、出力信号につ
いて、ローからハイへ状態変化する信号，ハイからロー
へ状態変化する信号及びハイのままで状態変化しない信
号があることを表わし、シンボル２１７、２３５は夫
々、入力信号、出力信号について、ローからハイへ状態
変化する信号，ローのままで状態変化しない信号及びハ
イのままで状態変化しない信号があることを表わし、シ
ンボル２１８、２３６は夫々、入力信号、出力信号につ
いて、ハイからローへ状態変化する信号，ローのままで
状態変化しない信号及びハイのままで状態変化しない信
号があることを表わし、シンボル２１９、２３７は夫
々、入力信号、出力信号について、ハイからローへ状態
変化する信号とハイのままで状態変化しない信号とがあ
ることを表わし、シンボル２２０、２３８は夫々、入力
信号、出力信号について、ローからハイへ状態変化する
信号とハイのままで状態変化しない信号とがあることを
表わし、シンボル２２１、２３９は夫々、入力信号、出
力信号について、ローからハイへ状態変化する信号とロ
ーのままで状態変化しない信号とがあることを表わし、
シンボル２２２、２４０は夫々、入力信号、出力信号に
ついて、ハイからローへ状態変化する信号とローのまま
で状態変化しない信号があることを表わしている。

【００３３】この実施例では、以上の計４２種類のシン
ボルを用いてＩＣの動作仕様を定義する。

【００３４】図３は図１における波形モード動作データ
ベース１０６の一具体例を示すものであって、各波形モ
ードに規定される１テスト周期中の信号の動作を示すも
のであり、テスタにおける波形発生器で設定可能な波形
モードの名称と、その波形モードが規定する１テスト周
期中の信号の動作をシンボルを用いて表わしている。

【００３５】同図において、ここでは、縦の見出し３０
１で示すように、テスタにおける波形発生器は６種類の
波形モードを取り得るとし、これらを波形モードＡ，
Ｂ，Ｃ，Ｄ，Ｅ，Ｆ，Ｇとしている。また、横の見出し
３００に示すように、これら波形モードが規定する１テ
スト周期中の信号の動作は８種類あるものとし、これら
をシンボルＵ３０２，Ｈ３０３，Ｄ３０４，Ｌ３０５，
ＵＤ３０６，ＤＵ３０７，ＵＤＵ３０８，ＤＵＤ３０９
としている。

【００３６】シンボルＵ３０２は信号がローからハイに
状態変化することを表わし、シンボルＨ３０３は信号が
１テスト周期中ハイのままであることを表わし、シンボ
ルＤ３０４は信号がハイからローに状態変化することを
表わし、シンボルＬ３０５は信号が１テスト周期中ロー
のままであることを表わしている。従って、シンボルＵ
Ｄ３０６が、信号がローからハイに、次いで、ハイから
ローに状態変化することを表わすように、これらシンボ
ルの組合せであるシンボルＵＤ３０６，ＤＵ３０７，Ｕ
ＤＵ３０８，ＤＵＤ３０９は、個々のシンボルＵ，Ｄが
表わす上記の動作の組合せを表わしている。

【００３７】また、図３における丸印は、波形モードが
１テスト周期中に取り得る信号の動作を示しており、た
とえば、波形モードＡは、シンボルＵ３０２，Ｈ３０
３，Ｄ３０４，Ｌ３０５で示される信号動作が可能であ
る。

【００３８】図４は図１におけるＴＧ配分ルールデータ
ベース１０７の一具体例を示すものであって、図３に示
した波形モード動作データベース１０６で定義される各
波形モードでの取り得る信号の動作に対する動作タイミ
ングを規定するＴＧの種類を表わしている。

【００３９】同図において、縦の見出し４０１にテスト
に使用するテスタの波形モードＥ，Ｆ，Ｇを、横の見出
し４００にテスタがもつＴＧの種類、ここでは、ＴＧ
１，ＴＧ２，ＴＧ３を夫々表わしている。そして、図３
で示したイベントのシンボルでもって波形モードとこれ
が取る信号に対するＴＧとを対応付けている。

【００４０】図３のシンボルＨ３０３，Ｌ３０５は入力
信号が１テスト周期中ハイまたはローのままであるか
ら、これらに対しては、ＴＧは規定されない。

【００４１】そこで、いま、波形モードＥについてみる
と、図３により、この波形モードＥはシンボルＵ３０
２，Ｄ３０４，ＵＤ３０６，ＤＵ３０７の信号動作を取
るが、図４により、この波形モードＥがシンボルＵ３０
２の信号動作を取るとき、規定されるＴＧはＴＧ１であ
り、シンボルＤ３０４の信号動作を取るときも、規定さ
れるＴＧはＴＧ１である。また、シンボルＵＤ３０６の
信号動作を取るときには、まず、シンボルＵの信号動作
で規定されるＴＧはＴＧ２であり、次のシンボルＤの信
号動作でＴＧ３である。さらに、シンボルＤＵ３０７の
信号動作を取るときには、まず、シンボルＤの信号動作
で規定されるＴＧはＴＧ２であり、次のシンボルＵの信
号動作でＴＧ３である。

【００４２】波形モードＦ，Ｇについても同様である。
なお、図４から明らかなように、波形モードＥがシンボ
ルＵ３０２，Ｄ３０４の信号動作を取る場合や、波形モ
ードＦがシンボルＵＤ３０６，ＤＵ３０７の信号動作を
取る場合、異なるＴＧを規定することができる。

【００４３】図５は図１におけるテスタリソースデータ
ベース１０８の一具体例を示すものであって、テストに
使用するテスタにおけるテスタリソースの種類と数をま
とめたものである。

【００４４】同図において、ここでは、ＴＧの種類５０
０を夫々ＴＧ１，ＴＧ２，ＴＧ３，ＴＧ４とし、これら
に対して、ストローブ５０１が夫々ストローブ１，２，
３，４、入出力切替え用ＴＧ（入力状態開始用）５０２
が夫々入出力切替え用ＴＧ１，２，３，４、入出力切替
え用ＴＧ（入力状態終了用）５０３が夫々入出力切替え
用ＴＧ５，６，７，８であることが示されている。

【００４５】次に、この実施例の動作を説明する。図１
において、このテスト設計装置が起動されると、ＣＰＵ
１００は動作仕様定義部１１０を起動し、ＩＣの動作サ
イクルの定義を行なう。即ち、動作仕様定義部１１０
は、まず、ディスプレイ装置１０３上に図２に示したイ
ベントシンボルデータベース１０５のシンボルのメニュ
ー６００を表示する。図６にその表示例を示す。

【００４６】かかる表示を見ながら、操作者が、まず、
キーボード１０１あるいはポインティングデバイス１０
２を用いて信号の名称６０１、６０２を定義し（ここで
は、信号１，２としている）、シンボルメニュー６００
からシンボルを選択してテストするＩＣの動作仕様を入
力する。ＩＣの動作仕様はイベント間の時間で信号の動
作を定義しているため、操作者はメニュー６００からイ
ベントシンボルを選択し、ディスプレイ装置１０３上に
配置する。ここでは、信号１に２個のイベントシンボル
を、信号２に１個のイベントシンボルを夫々配置する。
しかる後、キーボード１０１あるいはポインティングデ
バイス１０２を用いて、信号１の先行するイベントと信
号２のイベントとの間の時間を定義する。かかる定義に
より、動作仕様定義部１１０は画面上で時間関係定義ウ
インド６０３を開き、ここでこれらイベント間の定義さ
れた時間を、例えば３０ｎｓｅｃと表示する。

【００４７】ＩＣの動作仕様をイベント間の時間関係で
記述する必要はないが、ＩＣの動作仕様と同じ記述形式
で入力することにより、テスタの仕様と無関係なＩＣの
動作仕様という形でテスト設計の入力データを持つこと
が可能となり、同じＩＣを異なるテスタでテストする場
合に共通の入力データを利用することが可能となる。

【００４８】図７に動作仕様定義部１１０で定義された
ＩＣの動作仕様の例を示す。ここでは、細線で入力信号
を表わし、太線で出力信号及び入出力信号を表わしてい
る。

【００４９】操作者がＩＣの動作仕様を定義し終ると、
動作仕様定義部１１０はＣＰＵ１００に処理の終了を知
らせ、ＣＰＵ１００は、次に、Ｔ０設定部１１１を起動
させる。

【００５０】起動したＴ０設定部１１１は、動作仕様定
義部１１０で定義されたＩＣの動作仕様を適当なテスト
周期で分割し、図８に示すように、分割位置をシンボル
Ｔ０８００，８０１，８０２で表わす。この例では、テ
スト周期は１００ｎｓｅｃとし、シンボルＴ０８００の
位置は枠８０３で囲まれた入力信号の最初のイベントか
らの時間で定義している。従って、この場合、入力信号
の最初のイベント８０３に対して例えば３０ｎｓｅｃ前
の時点をシンボルＴ０８００として定義している。この
ため、このシンボルＴ０８００の時点から１００ｎｓｅ
ｃの時間間隔でシンボルＴ０８０１，８０２が設定され
ることになる。

【００５１】シンボルＴ０を定義し終ると、Ｔ０設定部
１１１はＣＰＵ１００に処理の終了を知らせ、ＣＰＵ１
００は、次に、観測位置定義部１１２を起動させる。

【００５２】起動した観測位置定義部１１２は、動作仕
様定義部１１０で定義したＩＣの動作仕様をディスプレ
イ装置１０３上に表示する。この状態で操作者がキーボ
ード１０１あるいはポィンティングデバイス１０２を用
いて、出力信号と入出力信号について信号の電気的な状
態を観測する位置を定義する。観測位置の定義方法に
は、出力イベント位置で観測する方法、出力イベントか
らの時間で観測位置を定義する方法、シンボルＴ０の設
定位置からの時間で定義する方法などがある。

【００５３】図９は出力イベント位置からの時間と、シ
ンボルＴ０の設定位置からの時間とで観測位置を定義し
た場合の表示例を示している。観測位置はシンボル９０
２、９０３、９０４で表わしている。この例では、出力
信号の枠９００で囲まれた最初のイベントから２０ｎｓ
ｅｃ経過した位置と、枠９０１で囲まれた次のイベント
から２０ｎｓｅｃ経過した位置とを観測位置としてい
る。また、最初のシンボルＴ０から８０ｎｓｅｃ経過し
た位置を入出力信号の観測位置としている。

【００５４】観測位置を一律に出力イベントの位置から
の時間で定義する場合や、一律にシンボルＴ０からの時
間で定義する場合は、操作者が観測位置定義部１１２に
その指示をすることにより、観測位置定義部１１２がこ
の指示に従って観測位置を定義する。

【００５５】観測位置を定義し終ると、観測位置定義部
１１２はＣＰＵ１００に処理の終了を知らせる。ＣＰＵ
１００は、次に、テスタリソース設定位置計算部１１３
を起動させる。起動したテスタリソース設定位置計算部
１１３は、次のように、テスタリソースへの設定値を計
算する。

【００５６】テスタリソースＴＧは入力イベントを起こ
すのに使われ、その設定位置は、図２に示したイベント
シンボルデータベース１０５での入力イベントを表わす
シンボル２０５〜２２２の設定位置と同じである。スト
ローブは出力信号，入出力信号を観測するタイミングを
規定するのに使われ、その設定位置は観測位置定義部１
１２で定義した観測位置と同じである。入出力切替え用
ＴＧは入出力信号の入力状態と出力状態を切り替えるの
に使用され、その設定位置は入出力切り替えイベントを
表わす図２のシンボル２４１〜２４６の設定位置と同じ
である。テスタを使用したテストでは、これらのテスタ
リソースへの設定値は、テスタの構造上、テスタ動作基
準時点のシンボルＴ０からの時間で規定しなければなら
ない。

【００５７】テスタリソース設定位置計算部１１３は、
動作仕様定義部１１０、Ｔ０設定部１１１、観測位置定
義部１１２で定義したＩＣの動作仕様、シンボルＴ０の
設定位置及び出力信号と入出力信号との観測位置をもと
に、テスタリソースの設定位置を求める。図１０にテス
タリソースの設定位置の得られた結果の例を示す。この
例では、図９から、テスタリソースの設定位置は、入力
信号１００５のイベントシンボル１０００，１００１に
対しては、最初のシンボルＴ０から夫々３０ｎｓｅｃ，
７０ｎｓｅｃの位置であり、イベントシンボル１００
２，１００３，１００４に対しては、次のシンボルＴ０
から１５ｎｓｅｃ，３０ｎｓｅｃ，６０ｎｓｅｃの位置
である。出力信号の最初の観測位置に対しては、最初の
シンボルＴ０７０ｎｓｅｃ、次の観測位置に対しては、
次のシンボルＴ０から４５ｎｓｅｃの位置であり、入出
力信号の観測位置に対しては、図９と同様、最初のシン
ボルＴ０から８０ｎｓｅｃ、２つのイベントシンボルに
対しては、夫々次のシンボルＴ０から５ｎｓｅｃ，７５
ｎｓｅｃの位置である。

【００５８】かかる計算が終ると、動作仕様定義部１１
０、Ｔ０設定部１１１、観測位置定義部１１２、及びテ
スタリソース設定位置計算部１１３によって設定された
図１０に示すＩＣの動作仕様のデータがテスト設計部１
１４に送られ、テスタリソース設定位置計算部１１３は
ＣＰＵ１００に計算が終了したことを知らせる。ＣＰＵ
１００は、次に、テスト設計部１１４を起動させる。

【００５９】起動したテスト設計部１１４は、テスタ仕
様データベース１０４を参照し、次のようにして、テス
タリソースを各信号に配分する。

【００６０】即ち、テスト設計部１１４は、まず、供給
されたＩＣの動作仕様のデータから動作仕様定義部１１
０で定義された動作サイクルの入力信号の動作を解釈
し、設定可能な波形モードを決定し、テスタリソースデ
ータベース１０８を参照して、テスタリソース設定位置
計算部１１３で求められた設定位置に該当するＴＧを配
分する。テスタリソース不足によって入力信号に対して
テスタリソースの配分ができない場合には、そのテスタ
では、ＩＣをテストできない。このため、テスト設計部
１１４は、最初に、入力信号に対してＴＧの配分を行な
い、配分不可能な場合にはこれ以降の動作を中止し、無
駄な処理を行なわないようにする。かかる動作を以下に
説明する。

【００６１】図１０の入力信号１００５は、図２に示し
た複数の信号の変化を表わす５つのシンボル１０００、
１００１、１００２、１００３、１００４から構成され
ており、これらは、夫々図２の見出し２０１に示した複
数の信号の変化を表わすシンボルであり、夫々シンボル
２１８，２１３，２１４，２１３，２１７に対応してい
る。テスト設計部１１４は、これらのシンボルを図２の
見出し２００に示した単一の信号の変化を表わすシンボ
ルに分解する。単一の信号の変化を表わすシンボルの場
合、ハイ状態で終了するシンボルはハイ状態で始まるシ
ンボルとしか、ロー状態で終了するシンボルはロー状態
で始まるシンボルとしか、ハイインピーダンス状態で終
了するシンボルはハイインピーダンス状態で始まるシン
ボルとしか夫々隣り合うことはできない。テスト設計部
１１４はかかる組合わせを考慮し、テスト周期毎に信号
の取り得る動作を求める。

【００６２】即ち、図１０に示す入力信号１００５の場
合、その最初のテスト周期において、イベント１０００
では、少なくともハイの状態のままの信号と、ハイから
ローに変化する信号と、ローの状態のままの信号とがあ
り、イベント１００１では、少なくともハイからローに
変化する信号とローからハイに変化する信号とがある。
これらのことと上記のシンボルの組合せとから、図１０
の最初のテスト周期では、図１１（ａ）に示すように、
図１０のイベント１０００ではハイのままであるが、イ
ベント１００１でハイからローに変化する信号と、イベ
ント１０００でハイからローに変化し、イベント１００
１でローからハイに変化する信号と、イベント１０００
ではローのままであるが、イベント１００１でローから
ハイに変化する信号との３通りの信号があることにな
る。そして、これら３通りの信号のうちの最初のものは
図３でのシンボルＤ３０４で表わされるものであり、２
番目のものはシンボルＤＵ３０７で、３番目のものはシ
ンボルＵ３０２で夫々表わされるものである。従って、
入力信号１００５の最初のテスト周期では、図１１
（ａ）で枠１１００内に示すシンボルＤ，ＤＵ，Ｕで表
わされる３通りの信号動作を取り得る。

【００６３】同様にして、図１０に示す入力信号１００
５での次のテスト周期では、図１１の枠１１０１に示す
シンボルＤＵ，Ｄ，ＵＤＵ，ＵＤ，ＤＵ，Ｕで表わされ
る６通りの動作を取り得る。

【００６４】以上のようにしてテスト周期毎に信号が取
り得る動作が求まるが、次に、テスト設計部１１４は、
図３に示した波形モード動作データベース１０６を参照
し、各テスト周期毎に、入力信号が図１１の枠内の全て
のシンボルの動作を取り得る波形モードを選択する。

【００６５】即ち、テスト設計部１１４は、図３を参照
し、図１１（ａ）に示すこの入力信号１００５の最初の
テスト周期に対し、シンボルＤ，ＤＵ，Ｕの３通りの動
作をともに取る波形モードとして、図１１（ｃ）に示す
ように、波形モードＥ，Ｆ，Ｇを選択し、図１１（ｂ）
に示す次のテスト周期では、シンボルＤＵ，Ｄ，ＵＤ
Ｕ，ＵＤ，ＤＵ，Ｕの６通りの動作をともに取る波形モ
ードとして、図１１（ｄ）に示すように、波形モード
Ｆ，Ｇを選択する。しかし、ここで、波形モードはテス
ト周期毎に変更することができず、このため、これら２
つのテスト周期に共通する波形モードとして、テスト設
計部１１４は、図１１（ｅ）に示すように、波形モード
Ｆ，Ｇを候補として抽出する。

【００６６】このようにして、図２に示したシンボル２
０５〜２４６を用いてこの実施例にＩＣの動作仕様を入
力したことにより、信号動作が解釈可能となり、テスタ
仕様データベース１０４（図１）を参照して入力信号に
設定可能な波形モードを決定することができる。

【００６７】次に、テスト設計部１１４は、図４に示し
たＴＧ配分ルールデータベース１０７を参照し、次のよ
うにして、これら抽出された波形モードＦ，Ｇの動作タ
イミングを規定するＴＧを配分可能かどうか判断する。

【００６８】即ち、上記のように複数の信号の変化を表
わすシンボルを単一の信号の変化を表わすシンボルに分
解したが、図１２（ａ），（ｂ）に示すように、図１１
の各シンボルでのイベントが起こるタイミングを夫々、
点線で示すように、１２００，１２０１，１２０２，１
２０３，１２０４とすると、同じタイミングで起こるイ
ベントに対しては，同一のＴＧを配分しなければならな
い。

【００６９】そこで、いま仮に、この入力信号１００５
に上記の選択した波形モードのうち波形モードＦを設定
したとする。そして、図４に示したＴＧ配分ルールデー
タベース１０７を参照し、これら波形モードを、図示す
るように、上から順にＦ１，Ｆ２，Ｆ３，……，Ｆ８と
仮称すると、図１２（ａ）において、最上のシンボルＤ
に図４の波形モードＦ４を、中間のシンボルＤＵに図４
の波形モードＦ１を、最下のシンボルＵに波形モードＦ
２を夫々対応させると、図１２（ａ）のタイミング１２
００上にあるイベントにはＴＧ１を、同じくタイミング
１２０１上にあるイベントにはＴＧ２を夫々配分するこ
とができる。同様にして、図１２（ｂ）において、上か
ら１番目のシンボルＤＵに波形モードＦ８を、２番目の
シンボルＤに波形モードＦ４を、３番目のシンボルＵＤ
Ｕに波形モードＦ７を、４番目のシンボルＵＤに波形モ
ードＦ３を、５番目のシンボルＤＵに波形モードＦ１
を、６番目のシンボルＵに波形モードＦ２を夫々対応さ
せると、タイミング１２０２上にあるイベントにはＴＧ
１を、同じくタイミング１２０３上にあるイベントには
ＴＧ２を、同じくタイミング１２０４上にあるイベント
にはＴＧ３を夫々配分することができる。

【００７０】これに対し、波形モードＧを設定した場合
には、図１２（ａ）に示したシンボルＤ，ＤＵ，Ｕに対
して図４に示したどの波形Ｇを用いても、タイミング１
２０１で同じＴＧを配分することができない。即ち、こ
の波形モードＧでシンボルＤＵに対しては、図４によ
り、シンボルＤ（タイミング１２００）にはＴＧ２を、
シンボルＵ（タイミング１２０１）にはＴＧ３を夫々配
分することになるが、図１２（ａ）に示したシンボル
Ｄ，シンボルＵに対し、ＴＧ３を配分することができな
いことは図４から明らかである。これらシンボルＤとシ
ンボルＵに対しては、ＴＧ１しか配分できない。従っ
て、タイミング１２０１で全てのイベントにＴＧ３を配
分することができず、この結果、波形モードＧでは、Ｔ
Ｇは配分不可能であることがわかる。

【００７１】以上のことから、テスト設計部１１４は、
この入力信号１００５に対し、波形モードとして波形モ
ードＦを設定し、ＴＧとしてタイミング１２００，１２
０２にＴＧ１を、タイミング１２０１，１２０３にＴＧ
２を、タイミング１２０４にＴＧ３を夫々配分する。

【００７２】テスト設計部１１４は、以上の処理を定義
されている全ての入力信号について実行し、各入力信号
に設定可能な波形モードを求めてＴＧを配分する。

【００７３】入力信号に対するテスタリソースの配分が
成功した場合、次に、テスト設計部１１４は、観測位置
定義部１１２で観測位置が定義された１つの出力信号及
び入出力信号に対し、図５のテスタリソースデータベー
ス１０８に示したストローブ５０１の中から適当なスト
ローブを１つ配分する。観測位置が定義されなかった出
力信号及び入出力信号については、観測の必要がないと
みなし、ストローブの配分は行わない。図５に示したス
トローブ数以上の信号に対して観測位置が定義されてい
る場合、テスト設計部１１４は複数の信号に対してスト
ローブを１つ配分し、それらの信号を同じタイミングで
観測して必要なストローブ数を減らす等の対策を行な
う。

【００７４】次に、テスト設計部１１４は、動作仕様定
義部１１０で定義された動作サイクルの１つの入出力信
号に対し、図５に示したテスタリソースデータベース１
０８の入出力切り替え用ＴＧの中から適当な入出力切り
替え用ＴＧ（入力状態開始用）と入出力切り替え用ＴＧ
（入力状態終了用）を夫々１つずつ配分する。ＩＣの動
作仕様で図５に示した入出力切り替え用ＴＧ以上の入出
力信号が定義されている場合には、テスト設計部１１４
は、複数の入出力信号に対して同一の入出力切り替え用
ＴＧを配分し、それらの入出力信号の入力状態と出力状
態を同じタイミングで切り替えて必要な入出力切り替え
用ＴＧの数を減らす等の対策を行なう。

【００７５】全ての信号に対してテスタリソースの配分
が終了すると、テスト設計部１１４は、テスタリソース
の各信号への配分結果と、テスタリソース設定位置計算
部１１３が計算した各テスタリソースへの設定値をディ
スプレイ装置１０３上に表示する。図１３にその表示例
を示す。

【００７６】同図において、ここでは、信号の見出し１
３００、これら信号に対するテスタリソースの見出し１
３０１、これらテスタリソースに対するＩＣの動作仕様
の１周期目に対応した設定値（ＴＳ１）とタイミングセ
ットの見出し１３０２及びこれらテスタリソースに対す
るＩＣの動作仕様の２周期目に対応した設定値（ＴＳ
２）とタイミングセットの見出し１３０３がリスト表示
される。操作者は、このテスト設計結果をもとに、テス
タの制御プログラムの作成やテストに使用するテスタの
選定をすることができる。

【００７７】以上のように、テスト設計部１１４は、動
作仕様定義部１１０、Ｔ０設定部１１１、観測位置定義
部１１２及びテスタリソース設定位置計算部１１３によ
って得られたＩＣの動作仕様のデータが入力され、さら
に、これとは別にテスタリソースデータベース１０８の
データが入力されてテスタリソースの配分を行なうもの
であるから、ＩＣのテストに使用するテスタを変更する
場合には、ＩＣの動作仕様のデータのついては何等変更
を要することがなく、図５に示したようなテスタリソー
スデータベース１０８を変更するだけで済むことにな
る。このため、テスタを変更した結果、始めから上記の
処理を繰り返すといったようなことは必要なくなる。

【００７８】図１４は本発明によるテスト設計装置の他
の実施例を示す全体構成図であって、１１５はテストパ
ターン変換部、１１６は動作サイクル識別条件抽出部、
１１７は動作サイクル識別部、１１８はテストパターン
変換部、１１９はテストパターン格納用メモリ、１２０
はテストパターン、１２１はシミュレーション結果格納
用メモリ、１２２はシミュレーション結果であり、図１
に対応する部分には同一符号をつけている。

【００７９】図１４において、この実施例は、図１に示
した実施例の構成に加え、動作サイクル識別条件抽出部
１１６、動作サイクル識別部１１７及びテストパターン
変換部１１８からなるテストパターン変換部１１５と、
テストパターン格納メモリ１１９と、シミュレーション
結果格納用メモリ１２１とを備えたものである。

【００８０】シミュレーション結果格納用メモリ１２１
は別途得られたシミュレーション結果が格納されてい
る。テストパターン変換部１１５は、テスタリソース配
分処理部１０９によるＩＣの全ての動作サイクルについ
てのテスタリソースの配分が終了すると、動作し、この
処理結果を用いてシミュレーション結果格納用メモリ１
２１に格納されているシミュレーション結果からテスト
パターンを形成する。

【００８１】ここで、テストパターン変換部１１５にお
ける動作サイクル識別条件抽出部１１６は、テスタリソ
ース配分処理部１０９における動作仕様定義部１１０で
定義されたＩＣの動作サイクルを互いに区別する情報を
抽出し、動作サイクル識別部１１７は、その情報をもと
に、シミュレーション結果格納用メモリ１２１でのシミ
ュレーション結果からＩＣの動作サイクルを識別し、テ
ストパターン変換部１１８は、識別されたこのシミュレ
ーション結果とテスタリソース配分処理部１０９による
テスタリソース配分結果とを比較し、テスタ仕様データ
ベース１０４を参照してシミュレーション結果からテス
トパターンを形成する。作成されたテストパターン１２
０はテストパターン格納用メモリ１１９に格納される。

【００８２】この実施例においては、イベントシンボル
データベース１０５としては図２に示すものが用いられ
る。また、波形モード動作データベース１０６としては
図１５に示すものが用いられる。但し、１，０，Ｐ，Ｎ
は、波形モードが１テスト周期中に取り得る入力信号の
動作での印加パターンの種類を表わす。さらに、ＴＧ配
分ルールデータベース１０７，テスタリソースデータベ
ース１０８も夫々図４，図５に示したものを用いる。

【００８３】次に、この実施例の動作について説明す
る。但し、この動作は先の実施例と一部重複しており、
理解を容易にするために、その重複部分も説明する。

【００８４】このテスト設計装置が起動されると、ＣＰ
Ｕ１００は動作仕様定義部１１０を起動し，ＩＣの動作
サイクルの定義を行なう。動作仕様定義部１１０は、ま
ず、ディスプレイ１０３上に図２に示したイベントシン
ボルデータベース１０５のシンボルのメニューを、例え
ば図１６に示すように、表示する。かかる表示をみなが
ら、操作者は、まず、キーボード１０１あるいはポイン
ティングデバイス１０２を用いて信号の名称６０１、６
０２を、例えば信号１，信号２と定義し、シンボルメニ
ュー６００からシンボルを選択して画面上に配置する。
ここでも、図１に示した実施例と同様に、信号１は２個
のイベントを持ち、信号２は１個のイベントを持つもの
とする。

【００８５】次に、操作者は、キーボード１０１あるい
はポインティングデバイス１０２を用いて信号１の先行
するイベント６０４と信号２のイベント６０５との間の
時間を定義する。かかる定義により、動作仕様定義部１
１０は画面上で時間関係定義ウィンドウ６０３を開き、
ここにこれらイベント６０４，６０５間の定義された時
間を、例えば３０ｎｓｅｃと表示する。

【００８６】以上の操作を繰り返すことにより、操作者
はＩＣの１つの動作サイクルを定義し、この動作サイク
ルに名称６０６を、例えば動作サイクル１とつける。複
数の動作サイクルを持つＩＣの場合には、上記のよう
に、各動作サイクル毎にイベント間の時間を定義し、夫
々の動作サイクル毎に名称をつける。この結果は、図１
に示した実施例と同様、図７に示すようになる。

【００８７】操作者がＩＣの動作仕様を定義し終ると、
動作仕様定義部１１０が起動し、操作者に対してシンボ
ルＴ０の設定位置を定義するように指示する。これによ
り、操作者が任意のイベントとシンボルＴ０間の時間関
係で定義すると、図１に示した実施例と同様に、図７に
示したＩＣの動作仕様は図８に示されるようになり、デ
ィスプレイ装置１０３に表示される。次に、観測位置定
義部１１２を起動し、操作者に対して信号の観測位置を
定義するように指示する。操作者はキーボード１０１あ
るいはポインティングデバイス１０２を用いて、図８で
の出力信号と入出力信号について、これら信号の電気的
な状態を観測する観測位置を定義する。観測位置の定義
方法としては、図１で示した実施例の場合と同様であ
る。図１に示した実施例と同様に観測位置を定義する
と、図９に示すように観測位置がシンボル９０２、９０
３として表示される。

【００８８】勿論、この場合でも、観測位置を一律に出
力イベント位置からの時間で定義する場合や、一律にシ
ンボルＴ０からの時間で定義する場合は、操作者が観測
位置定義部１１２にその指示をすることにより、観測位
置定義部１１２がこの指示に従って観測位置を定義す
る。

【００８９】操作者が観測位置を定義し終ると、テスタ
リソース設定位置計算部１１３が起動し、図１に示した
実施例と同様に、テスタリソースへの設定値を計算し、
図１０に示した計算結果が得られる。この場合、テスタ
リソースＴＧは入力イベント（入力信号の変化）を起こ
すのに使われ、その設定位置は、図２のイベントシンボ
ルデータベース１０５の入力イベントを表わすシンボル
２０５〜２２２の設定位置と同じであること、ストロー
ブは出力信号，入出力信号を観測するタイミングを規定
するのに使われ、設定位置は観測位置定義部１１２で定
義した観測位置と同じであること、入出力切替え用ＴＧ
は入出力信号の入力状態と出力状態とを切り替えるのに
使われ、その設定位置は入出力切替えイベントを表わす
図２のシンボル２４１〜２４６の設定位置と同じである
こと、テスタを使用したテストでは、これらのテスタリ
ソースへの設定値は、テスタの構造上、テスタ動作基準
時点Ｔ０からの時間で規定しなければならないことはい
うまでもない。

【００９０】かかる計算が終ると、テスタリソース設定
位置計算部１１３は得られたテスタリソースの設定値を
テスト設計部１１４に送る。そこで、テスト設計部１１
４は起動し、テスタ仕様データベース１０４を参照し、
図１に示した実施例と同様、テスタリソースを各信号に
配分する。

【００９１】ＩＣの全ての動作サイクルについてテスタ
リソースの配分を終了すると、ＣＰＵ１００は、次に、
テストパターン変換部１１５の動作サイクル識別条件抽
出部１１６を起動させる。

【００９２】動作サイクル識別条件抽出部１１６は、テ
スタリソース配分処理部１０９で定義したＩＣの動作サ
イクルを互いに識別するための条件を求める。いま、テ
スタリソース配分処理部１０９で、図１７と図１８とに
夫々示す２つの動作サイクル１，２を定義し、夫々につ
いてテスタリソースを配分したとする。

【００９３】図１７に示す動作サイクル１では、信号１
と信号２に夫々枠１４０４、１４０５の中に示すテスタ
リソースが配分され、信号１は、第１のテスト周期では
枠１４０６で示すシンボルの位置で、第２のテスト周期
では枠１４０７で示すシンボルの位置で夫々観測され、
第１のテスト周期に枠１４０２で示すタイミングセット
が、第２のテスト周期に１４０３で示すタイミングセッ
トが夫々設定される。そして、枠１４０１に動作サイク
ル１というこの動作サイクルの名称が表示される。

【００９４】また、図１８に示す動作サイクル２でも、
同様にして、信号１と信号２とに夫々枠１５０４、１５
０５で示すテスタリソースが配分され、信号１が枠１５
０６、１５０７で示すシンボルの位置で観測され、第
１，第２のテスト周期に夫々枠１５０２、１５０３に示
すタイミングセットが設定され、枠１５０１中に動作サ
イクル２というこの動作サイクルの名称が表示される。

【００９５】但し、図１７、図１８に示す信号２は、２
つの入力信号から構成されているものとしており、これ
らを信号２１，２２とする。

【００９６】動作サイクル識別条件抽出部１１６は、こ
の２つの動作サイクル１，２の識別条件を求める。動作
サイクル１では信号１がハイからローに状態変化してか
ら１００ｎｓｅｃ後に、ローからハイに状態変化するも
のとし、また、動作サイクル２では信号１がハイからロ
ーに状態変化してから１０ｎｓｅｃ後に、ローからハイ
に状態変化するものとする。動作サイクル識別条件抽出
部１１６は、これらの信号動作を動作サイクルの識別条
件とし、これらを夫々識別条件１、識別条件２として検
出して動作サイクル識別部１１７に知らせ、処理を終了
する。ＣＰＵ１００は、次に、動作サイクル識別部１１
７を起動させる。

【００９７】起動した動作サイクル識別部１１７は、こ
れら識別条件１と識別条件２を用いて、シミュレーショ
ン結果からＩＣの動作サイクルを識別する。

【００９８】図１のシミュレーション結果格納用メモリ
１２１に格納されているシミュレーション結果１２２の
例を図１９に示す。シミュレーション結果では、ＩＣの
信号動作が時間経過に従って記述されており、図１９は
その一部を表わしている。ここでは、信号２は信号２
１、２２の２つの入力信号から構成されているので、こ
れら信号２１，２２の夫々の信号動作も示されている。
このシミュレーション結果での信号１の動作は、ハイか
らローに状態変化し、その１００ｎｓｅｃ後にローから
ハイに状態変化し、その後再びハイからローに状態変化
し、その１０ｎｓｅｃ後にローからハイに状態変化して
いる。

【００９９】動作サイクル識別部１１７は、動作サイク
ル識別条件抽出部１１６で求められた識別条件１と識別
条件２をもとに、このシミュレーション結果を図２０に
示すように枠１７０１で囲まれた動作サイクル１の部分
と、枠１７０２で囲まれた動作サイクル２の部分とに識
別し、この識別結果をテストパターン変換部１１８に知
らせて処理を終了し、そのことをＣＰＵ１００に知らせ
る。ＣＰＵ１００は、次にテストパターン変換部１１８
を起動させる。

【０１００】起動したテストパターン変換部１１８は、
動作サイクル識別部１１７のこの識別結果と図１７、図
１８に示したテスタリソース配分結果を比較し、テスト
パターンを作成するが、まず、動作サイクル１に相当す
る部分のテストパターンの作成方法について説明する。

【０１０１】図２０での枠１７０１で囲まれた部分は、
図１７に示した動作サイクル１に相当する。テストパタ
ーン変換部１１８は、まず、図２１に示すように、シミ
ュレーション結果に対し、シンボルＴ０の設定位置１８
０１〜１８０３を求めて各テスト周期に分割する。

【０１０２】次に、このようにシンボルＴ０で設定され
た各テスト周期に対し、タイミングセットを求める。図
１７の動作サイクル１では、第１、第２のテスト周期に
対して夫々タイミングセットＴＳ１、ＴＳ２が設定され
ているので、図２１のシミュレーション結果の第１、第
２のテスト周期に対応するタイミングセットは、夫々枠
１８０６、１８０７中に示すＴＳ１、ＴＳ２である。

【０１０３】次に、図１７で定義された信号１の観測位
置１４０６、１４０７を求める。図２１のシミュレーシ
ョン結果では、この観測位置は１８０４、１８０５に相
当する。この観測位置における信号１の電気的な状態か
ら、信号１の期待値パターンは、第１のテスト周期で
“Ｌ”、第２のテスト周期で“Ｈ”である。

【０１０４】次に、テストパターン変換部１１８は、信
号２の１テスト周期中の信号動作から、図１５に示した
波形モード動作データベース１０６を参照して信号２の
印加パターンを求める。図１７では、信号２には波形モ
ードとして波形モードＡが設定されており、図１５に示
した波形モード動作データベース１０６により、モード
Ａが設定された信号が１テスト周期中でローからハイに
状態変化するか、またはハイのままで状態変化しない場
合の印加パターンは“１”であり、ハイからローに状態
変化するか、またはローのままで状態変化しない場合の
印加パターンは“０”である。

【０１０５】そこで、図２１に示すシミュレーション結
果から、信号２１は第１のテスト周期ではハイからロー
に状態変化し、第２のテスト周期ではローの状態のまま
である。従って、信号２１の印加パターンは第１のテス
ト周期で“０”、第２のテスト周期で“０”である。ま
た、信号２２は第１，第２のテスト周期ともにハイのま
まであるから、信号２２の印加パターンは第１，第２の
テスト周期で“１”である。

【０１０６】以上の処理により、動作サイクル１に相当
する部分の期待値パターンと印加パターンとタイミング
セットが求まる。この結果を図２２に示す。テストパタ
ーン変換部１１８は、図２０に示したシミュレーション
結果での枠１７０２で示した動作サイクル２に相当する
部分についても同様の処理を行なう。この結果を図２３
に示す。

【０１０７】以上の処理によって得られたテストパター
ンは図２４に示すようになる。テストパターン変換部１
１８は、操作者が必要とする場合、テストパターンに対
して枠２１０１、２１０２内に示す動作サイクルの名称
をコメントとして付加する。これにより、操作者のテス
トパターンの理解が容易になる。

【０１０８】テストパターン変換部１１８は、以上の処
理をシミュレーション結果の全てについて繰り返し、こ
れらのテストパターンを作成する。この作成作業が終る
と、テストパターン格納用メモリ１１９に得られたテス
トパターンを格納し、ＣＰＵ１００に処理の終了を知ら
せる。ＣＰＵ１００はテスト設計終了をディスプレイ１
０３上に表示し、処理を終了する。

【０１０９】

【発明の効果】以上説明したように、本発明によれば、
ＩＣ設計時に作成されるＩＣの動作仕様を入力データと
してテストに使用するテスタの仕様を自動的に考慮して
テスト設計を行なうので、テスト設計者はテスタの仕様
を熟知する必要がなく、また、実行に時間がかかるシミ
ュレーション結果を入力データとしてテスト設計を行な
うのに比べ、テスト設計の実行及び修正を容易に、かつ
短時間で行なうことができる。

【０１１０】また、本発明によれば、ＩＣの動作仕様を
動作サイクル単位で定義したものを入力データとし、テ
スタの仕様を記述したテスタ仕様データベースを参照し
てテスタリソースを配分するので、実行に時間のかかる
シミュレーションの結果を入力データとした場合に比
べ、短時間でテスタリソースを配分することができる。

【０１１１】さらに、本発明によれば、上記の配分結果
と定義したＩＣの動作サイクルとをもとに、シミュレー
ション結果をＩＣの動作サイクル単位で自動でテストパ
ターンに変換することができる。

【図面の簡単な説明】

【図１】本発明によるテスト設計装置の一実施例を示す
全体構成図である。

【図２】図１におけるイベントシンボルデータベースの
一例を示す説明図である。

【図３】図１における波形モード動作データベースの一
例を示す説明図である。

【図４】図１におけるＴＧ配分ルールデータベースの一
例を示す説明図である。

【図５】図１におけるテスタリソースデータベースの一
例を示す説明図である。

【図６】図１における動作仕様定義部の起動時でのディ
スプレイ装置の表示画面の表示例を示す図である。

【図７】図１における動作仕様定義部で定義されたＩＣ
の動作仕様の表示例を示す図である。

【図８】図１に示した実施例でのシンボルＴ０が設定さ
れたＩＣの動作仕様の表示例を示す図である。

【図９】図１における観測位置定義部によって信号の観
測位置が定義されたＩＣの動作仕様の表示例を示す図で
ある。

【図１０】図１におけるテスタリソース設定位置計算部
によって計算されたテスタリソースの設定値の計算結果
の例を示す図である。

【図１１】図１におけるテスト設計部による波形モード
選択の説明図である。

【図１２】図１におけるテスト設計部によるタイミング
ジェネレータの配分の説明図である。

【図１３】図１に示した実施例によるテスト設計結果の
説明図である。

【図１４】本発明によるテスト設計装置の他の実施例を
示す全体構成図である。

【図１５】図１４における波形モード動作データベース
の一例を示す説明図である。

【図１６】図１４における動作仕様定義部の起動時での
ディスプレイ装置の表示画面の表示例を示す図である。

【図１７】図１４に示した実施例によるテスト設計結果
をＩＣの動作サイクル上に記述して示した図である。

【図１８】図１４に示した実施例によるテスト設計結果
をＩＣの他の動作サイクル上に記述して示した図であ
る。

【図１９】図１４におけるシミュレーション結果格納用
メモリに格納されているシミュレーション結果の一例を
示す説明図である。

【図２０】図１４における動作サイクル識別部１１７に
よる図１９に示したシミュレーション結果からの動作サ
イクルを識別する説明図である。

【図２１】図２０に示したシミュレーション結果上に信
号の観測位置とシンボルＴ０とを表示した図である。

【図２２】図２１に示したシミュレーション結果上に印
加パターンと期待値パターンとタイミングセットとを表
示した図である。

【図２３】図２２に示したシミュレーション結果上に次
の動作サイクルの印加パターンと期待値パターンとタイ
ミングセットを表示した図である。

【図２４】図１４におけるテストパターン変換部によっ
て図２３に示した表示データから作成されたテストパタ
ーンを示す図である。

【符号の説明】

１００ 中央処理装置 １０１ キーボード １０２ ポインティングデバイス １０３ ディスプレイ装置 １０４ テスタ仕様データベース １０５ イベントシンボルデータベース １０６ 波形モード動作データベース １０７ ＴＧ配分ルールデータベース １０８ テスタリソースデータベース １０９ テスタリソース配分処理部 １１０ 動作仕様定義部 １１１ Ｔ０設定部 １１２ 観測位置定義部 １１３ テスタリソース設定位置計算部 １１４ テスト設計部 １１５ テストパターン変換部 １１６ 動作サイクル識別条件抽出部 １１７ 動作サイクル識別部 １１８ テストパターン変換部 １１９ テストパターン格納用メモリ １２０ テストパターン １２１ シミュレーション結果格納要メモリ ２０５〜２４６ イベントシンボル ３０２〜３０９ 動作シンボル ６００ イベントシンボルメニュー ６０６ 動作サイクルの名称

Claims (14)

【特許請求の範囲】
1. 【請求項１】 信号の変化であるイベントを表わすイベ
   ントシンボルのイベントシンボルデータベースと、ＩＣ
   の検査に使用するテスタの波形モードと信号動作との関
   係を示す波形モード動作データベースと、波形モードと
   該波形モードの動作タイミングを規定するタイミングジ
   ェネレータとの関係を示すタイミングジェネレータ配分
   ルールデータベースと、該テスタのリソースを示すテス
   タリソースデータベースとからなり、テスタの仕様を記
   述したテスタ仕様データベースと、 該イベントシンボルを用い、動作サイクル毎に該被検査
   ＩＣの動作仕様を信号の変化として定義する第１の手段
   と、 定義された該被検査ＩＣの動作仕様を所定の周期で区分
   する第２の手段と、 該周期で区分された該被検査ＩＣの動作仕様での信号の
   電気的な状態の観測位置を定義する第３の手段と、 該第１，第３の手段で設定された該イベントシンボル及
   び該観測位置に対してテスタリソースの設定位置を決定
   する第４の手段と、 前記テスタの仕様に関する情報を参照して該テストによ
   る該被検査ＩＣのテスト設計を行なう第５の手段とを備
   えた特徴とするテスト設計装置。
2. 【請求項２】 請求項１において、 前記イベントシンボルは、入力信号、出力信号、入出力
   信号毎に、単一の信号の変化を表わすイベントシンボル
   ト、複数の信号の変化を表わすイベントシンボルとに区
   分されてなることを特徴とするテスト設計装置。
3. 【請求項３】 請求項１において、 前記波形モード動作データベースは、前記テスタにおけ
   る波形モードの取り得る信号動作が、前記イベントシン
   ボルを用い、テーブル形式で定義されてなることを特徴
   とするテスト設計装置。
4. 【請求項４】 請求項１において、 前記タイミングジェネレータ配分ルールデータベース
   は、前記波形モードと前記タイミングジェネレータとの
   関係が、前記イベントシンボルを用い、テーブル形式で
   規定されてなることを特徴とするテスト設計装置。
5. 【請求項５】 請求項３または４において、 前記テーブルの変更により、前記被検査ＩＣのテストに
   使用する前記テスタの変更を可能としたことを特徴とす
   るテスト設計装置。
6. 【請求項６】 請求項１，２，３，４または５におい
   て、 前記第１の手段は、前記信号が実際に取り得る動作と前
   記シンボルによって表わされる動作とを一対一に対応さ
   せ、前記被検査ＩＣの動作仕様を信号の変化として定義
   することを特徴とするテスト設計装置。
7. 【請求項７】 請求項１，２，３，４または５におい
   て、 前記第１の手段は、前記シンボルとこのシンボル間の時
   間関係でもって前記ＩＣの動作仕様を定義することを特
   徴とするテスト設計装置。
8. 【請求項８】 請求項１，２，３，４または５におい
   て、 前記第３の手段は、前記観測位置を前記第１の手段で定
   義された前記被検査ＩＣの動作仕様での時間的な位置で
   もって定義することを特徴とするテスト設計装置。
9. 【請求項９】 請求項８において、 前記時間的な位置の基準時点は、前記第２の手段で設定
   された前記周期のうちの前記観測位置を含む周期の開始
   時点、もしくはイベント位置であることを特徴とするテ
   スト設計装置。
10. 【請求項１０】 請求項１，２，３，４または５におい
    て、 前記第４の手段は、前記夫々のテスタリソースの設定位
    置とこの設定位置を含む前記第２の手段で設定された周
    期の開始時点との間の時間を求めることを特徴とするテ
    スト設計装置。
11. 【請求項１１】 請求項１，２，３，４または５におい
    て、 前記第５の手段は、前記波形モード動作データベースの
    情報に基づいて、前記第１の手段で定義された前記被検
    査ＩＣの動作仕様に対して設定可能な波形モードを選択
    し、前記タイミングジェネレータ配分ルールデータベー
    スの情報に基づいて、前記第４の手段で決められたテス
    タリソースの設定位置に前記テスタリソースデータベー
    スで設定されるテスタリソースを配分することを特徴と
    するテスト設計装置。
12. 【請求項１２】 請求項１，６，７，８，９，１０また
    は１１において、 シミュレーション結果を格納するための第１の記憶装置
    と、 作成したテストパターンを格納するための第２の記憶装
    置と、 前記第５の出力データを入力データとし、前記動作サイ
    クルを互いに識別するための条件を求める第１の処理部
    と、 該識別条件に基づいて該シミュレーション結果から動作
    サイクルを識別する第２の処理部と、 動作サイクルが識別された該シミュレーション結果を、
    前記第４の手段によるテスタリソース配分結果を参照し
    て、テストパターンに変換する第３の処理部とを設け、
    得られた該テストパターンを該第２の記憶装置に格納す
    ることを特徴とするテスト設計装置。
13. 【請求項１３】 請求項１２において、 前記波形モード動作データベースは、前記テスタにおけ
    る波形モードの１テスト周期中に取り得る信号動作とテ
    ストパターンとの関係を、前記イベントシンボルを用
    い、テーブル形式で定義されてなることを特徴とするテ
    スト設計装置。
14. 【請求項１４】 請求項１２において、 前記第３の処理部は、得られた前記テストパターンに動
    作サイクル名をコメントとして付加することを特徴とす
    るテスト設計装置。