JPH0581076A - ソフトウエアシミユレータにおける障害シミユレーシヨン方式 - Google Patents
ソフトウエアシミユレータにおける障害シミユレーシヨン方式Info
- Publication number
- JPH0581076A JPH0581076A JP3240743A JP24074391A JPH0581076A JP H0581076 A JPH0581076 A JP H0581076A JP 3240743 A JP3240743 A JP 3240743A JP 24074391 A JP24074391 A JP 24074391A JP H0581076 A JPH0581076 A JP H0581076A
- Authority
- JP
- Japan
- Prior art keywords
- fault
- address
- failure
- memory address
- content
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】中央処理装置のソフトウェアシミュレータを用
いて、中央処理装置の試験プログラム異常系処理のデバ
グ効率を向上させる。 【構成】障害情報ファイル１に障害情報を入力する障害
情報入力手段３と、障害情報ファイル１から障害発生条
件のメモリアドレスを読み出す障害発生条件アドレス読
出し手段４と、これから読み出されたアドレスと同一か
を判定するメモリアドレス判定手段５と、判定されたメ
モリアドレスの障害内容である割込み種別を読み出す障
害内容読出し手段７と、読み出された割込み種別に応じ
て割込み動作をシミュレートする障害シミュレーション
手段８と、処理された内容を出力する障害内容出力手段
９と、メモリへのアクセスを正常に行うためのメモリア
クセス手段６とから構成されている。
いて、中央処理装置の試験プログラム異常系処理のデバ
グ効率を向上させる。 【構成】障害情報ファイル１に障害情報を入力する障害
情報入力手段３と、障害情報ファイル１から障害発生条
件のメモリアドレスを読み出す障害発生条件アドレス読
出し手段４と、これから読み出されたアドレスと同一か
を判定するメモリアドレス判定手段５と、判定されたメ
モリアドレスの障害内容である割込み種別を読み出す障
害内容読出し手段７と、読み出された割込み種別に応じ
て割込み動作をシミュレートする障害シミュレーション
手段８と、処理された内容を出力する障害内容出力手段
９と、メモリへのアクセスを正常に行うためのメモリア
クセス手段６とから構成されている。
Description
【０００１】
【産業上の利用分野】本発明は、中央処理装置のソフト
ウェアシミュレータを用いる中央処理装置の試験プログ
ラム異常系処理のデバグ手法の一つである障害シミュレ
ーション方式に関する。
ウェアシミュレータを用いる中央処理装置の試験プログ
ラム異常系処理のデバグ手法の一つである障害シミュレ
ーション方式に関する。
【０００２】
【従来の技術】従来、ソフトウェアシミュレータはシミ
ュレートする装置の仕様通りの処理を行うだけである
為、装置の試験プログラムの異常系処理をデバグする場
合、ソフトウェアシミュレータにより正常に処理された
内容を人手により変更する等、障害が発生したかのよう
に細工を施していた。
ュレートする装置の仕様通りの処理を行うだけである
為、装置の試験プログラムの異常系処理をデバグする場
合、ソフトウェアシミュレータにより正常に処理された
内容を人手により変更する等、障害が発生したかのよう
に細工を施していた。
【０００３】
【発明が解決しようとする課題】しかしながら、上述し
た従来の試験プログラムの異常系処理デバグ方式では、
本来ソフトウェアシミュレータにより処理された内容や
データを変更してデバグする為、変更データ，変更個所
等を考案するのにスキルが必要であり、変更データ誤
り，変更ミス等が生じることがあった。また、試験プロ
グラムをシミュレート途中で停止させ、データを変更す
る場合もあり、デバグに多くの工数を費やしてしまうこ
ともあった。これらの原因より、試験プログラムの異常
系処理のデバグを効率良く行うことが困難であった。
た従来の試験プログラムの異常系処理デバグ方式では、
本来ソフトウェアシミュレータにより処理された内容や
データを変更してデバグする為、変更データ，変更個所
等を考案するのにスキルが必要であり、変更データ誤
り，変更ミス等が生じることがあった。また、試験プロ
グラムをシミュレート途中で停止させ、データを変更す
る場合もあり、デバグに多くの工数を費やしてしまうこ
ともあった。これらの原因より、試験プログラムの異常
系処理のデバグを効率良く行うことが困難であった。
【０００４】本発明の目的は、簡単な構成でこれらの欠
点を除去し、障害発生をソフトウェアシミュレータで実
現することにより、試験プログラムに異常系処理デバグ
を容易に行えるようにし、デバグ効率を向上させること
にある。
点を除去し、障害発生をソフトウェアシミュレータで実
現することにより、試験プログラムに異常系処理デバグ
を容易に行えるようにし、デバグ効率を向上させること
にある。
【０００５】
【課題を解決するための手段】本発明のソフトウェアシ
ミュレータにおける障害シミュレーション方式の構成
は、中央処理装置のソフトウェアシミュレータと障害情
報ファイルとからなる障害シミュレーション方式であっ
て、障害発生の条件であるメモリアドレスと障害内容で
ある割込み種別とからなる障害情報を前記障害情報ファ
イルに入力する障害情報入力手段と、前記ソフトウェア
シミュレータが前記障害情報ファイルから障害発生条件
のメモリアドレスを読み出す障害条件アドレス読出し手
段と、前記ソフトウェアシミュレータがメモリアクセス
する際、メモリアクセスするメモリアドレスが前記障害
条件アドレス読出し手段で読み出されたメモリアドレス
と同一アドレスか否かを判定するメモリアドレス判定手
段と、前記障害情報ファイルから前記メモリアドレス判
定手段で判定されたメモリアドレスの障害内容である割
込み種別を読み出す障害内容読出し手段と、前記障害内
容読出し手段で読み出された割込み種別に応じた割込み
をシミュレート対象装置機能仕様通りに発生させること
により割込み動作をシミュレートする障害シミュレーシ
ョン手段と、この障害シミュレーション手段で処理され
た内容を出力する障害内容出力手段と、メモリへのアク
セスを正常に行うためのメモリアクセス手段とを有する
ことを特徴とする。
ミュレータにおける障害シミュレーション方式の構成
は、中央処理装置のソフトウェアシミュレータと障害情
報ファイルとからなる障害シミュレーション方式であっ
て、障害発生の条件であるメモリアドレスと障害内容で
ある割込み種別とからなる障害情報を前記障害情報ファ
イルに入力する障害情報入力手段と、前記ソフトウェア
シミュレータが前記障害情報ファイルから障害発生条件
のメモリアドレスを読み出す障害条件アドレス読出し手
段と、前記ソフトウェアシミュレータがメモリアクセス
する際、メモリアクセスするメモリアドレスが前記障害
条件アドレス読出し手段で読み出されたメモリアドレス
と同一アドレスか否かを判定するメモリアドレス判定手
段と、前記障害情報ファイルから前記メモリアドレス判
定手段で判定されたメモリアドレスの障害内容である割
込み種別を読み出す障害内容読出し手段と、前記障害内
容読出し手段で読み出された割込み種別に応じた割込み
をシミュレート対象装置機能仕様通りに発生させること
により割込み動作をシミュレートする障害シミュレーシ
ョン手段と、この障害シミュレーション手段で処理され
た内容を出力する障害内容出力手段と、メモリへのアク
セスを正常に行うためのメモリアクセス手段とを有する
ことを特徴とする。
【０００６】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００７】図１は本発明の一実施例を示すブロック図
である。
である。
【０００８】図４は障害情報ファイルの構成を示す構成
図である。本発明のソフトウェアシミュレータにおける
障害シミュレーション方式は、中央処理装置のソフトウ
ェアシミュレータ２と障害情報ファイル１とからなり、
ソフトウェアシミュレータ２は、障害発生条件アドレス
読出し手段４，メモリアドレス判定手段５，メモリアク
セス手段６，障害内容読出し手段７，障害シミュレーシ
ョン手段８および障害内容出力手段９とから構成されて
いる。そして、障害情報ファイル１は、図４に示すよう
に、メモリアドレスと割込み種別とからなる障害情報が
障害情報入力手段３により入力される。
図である。本発明のソフトウェアシミュレータにおける
障害シミュレーション方式は、中央処理装置のソフトウ
ェアシミュレータ２と障害情報ファイル１とからなり、
ソフトウェアシミュレータ２は、障害発生条件アドレス
読出し手段４，メモリアドレス判定手段５，メモリアク
セス手段６，障害内容読出し手段７，障害シミュレーシ
ョン手段８および障害内容出力手段９とから構成されて
いる。そして、障害情報ファイル１は、図４に示すよう
に、メモリアドレスと割込み種別とからなる障害情報が
障害情報入力手段３により入力される。
【０００９】続いて、本実施例の処理の流れを示す流れ
図である。
図である。
【００１０】図２および図３は本実施例の処理の流れを
示す流れ図である。
示す流れ図である。
【００１１】まず、ソフトウェアシミュレータを用いた
中央処理装置の試験プログラム異常系処理のデバグの前
準備として、障害発生条件となるメモリアドレスと障害
内容である割込み種別とからなる障害情報を図４に示す
ような障害情報ファイル３に対し、操作員が入力する。
ただし、ここでいう割込み種別とは、シミュレート対象
となっている中央処理装置において、各割込み種別毎に
与えられている固有の値のことを示す。
中央処理装置の試験プログラム異常系処理のデバグの前
準備として、障害発生条件となるメモリアドレスと障害
内容である割込み種別とからなる障害情報を図４に示す
ような障害情報ファイル３に対し、操作員が入力する。
ただし、ここでいう割込み種別とは、シミュレート対象
となっている中央処理装置において、各割込み種別毎に
与えられている固有の値のことを示す。
【００１２】その後、評価対象である試験プログラムの
異常系処理デバグを開始すべく、ソフトウェアシミュレ
ータが起動される。起動されたソフトウェアシミュレー
タは、最初に、障害情報ファイルより障害発生条件のメ
モリアドレスを読み出してから（図２，ステップ１
０）、シミュレーションを開始する。そして、評価対象
の試験プログラム内にある、順次シミュレートする命令
の命令アドレスを得（図２，ステップ１１）、その命令
アドレスで示す命令を読み出す為、図３で示すメモリア
クセス処理を呼び出す（図２，ステップ１２）。正常に
読み出された命令を解読し（図２，ステップ１３）、解
読された命令がメモリアクセスするか否かを判定する
（図２，ステップ１４）。そして、メモリアクセスを行
う場合、前述と同様に図３で示すメモリアクセス処理を
呼び出し、（図２，ステップ１５）、その後、解読され
た命令をシミュレート対象装置の機能仕様通りシミュレ
ーションすることにより命令実行する（図２，ステップ
１７）。
異常系処理デバグを開始すべく、ソフトウェアシミュレ
ータが起動される。起動されたソフトウェアシミュレー
タは、最初に、障害情報ファイルより障害発生条件のメ
モリアドレスを読み出してから（図２，ステップ１
０）、シミュレーションを開始する。そして、評価対象
の試験プログラム内にある、順次シミュレートする命令
の命令アドレスを得（図２，ステップ１１）、その命令
アドレスで示す命令を読み出す為、図３で示すメモリア
クセス処理を呼び出す（図２，ステップ１２）。正常に
読み出された命令を解読し（図２，ステップ１３）、解
読された命令がメモリアクセスするか否かを判定する
（図２，ステップ１４）。そして、メモリアクセスを行
う場合、前述と同様に図３で示すメモリアクセス処理を
呼び出し、（図２，ステップ１５）、その後、解読され
た命令をシミュレート対象装置の機能仕様通りシミュレ
ーションすることにより命令実行する（図２，ステップ
１７）。
【００１３】一方、前述した命令読み出しや命令実行の
際に呼び出されるメモリアクセス処理において、メモリ
アクセスを行うメモリアドレスが、シミュレーション開
始前に読み出した障害発生条件アドレスか否かを判定し
（図３，ステップ１９）、障害発生条件アドレスの場合
は、そのメモリアドレスに該当する障害内容の割込み種
別を障害情報ファイルより読み出し（図３，ステップ２
０）、その割込み種別に応じた割込みをシミュレート対
象装置の機能仕様通り発生させることにより障害シミュ
レーションを行い（図３，ステップ２１）、更に、障害
シミュレーションした内容を操作員に対し出力する（図
３，ステップ２２）。また、メモリアドレスが障害発生
条件アドレスでない場合は、メモリアクセス処理を行う
（図３，ステップ２３、すなわち、図２，ステップ１
６）。
際に呼び出されるメモリアクセス処理において、メモリ
アクセスを行うメモリアドレスが、シミュレーション開
始前に読み出した障害発生条件アドレスか否かを判定し
（図３，ステップ１９）、障害発生条件アドレスの場合
は、そのメモリアドレスに該当する障害内容の割込み種
別を障害情報ファイルより読み出し（図３，ステップ２
０）、その割込み種別に応じた割込みをシミュレート対
象装置の機能仕様通り発生させることにより障害シミュ
レーションを行い（図３，ステップ２１）、更に、障害
シミュレーションした内容を操作員に対し出力する（図
３，ステップ２２）。また、メモリアドレスが障害発生
条件アドレスでない場合は、メモリアクセス処理を行う
（図３，ステップ２３、すなわち、図２，ステップ１
６）。
【００１４】一命令のシミュレーション終了後、その命
令が試験プログラム終了の命令か否かを判定し（図２，
ステップ１８）、終了でない場合は、次にシミュレート
する命令の読み出しの為の処理（図２，ステップ１１）
から処理続行し、また、終了の場合は、試験プログラム
のシミュレーション処理を終了する。
令が試験プログラム終了の命令か否かを判定し（図２，
ステップ１８）、終了でない場合は、次にシミュレート
する命令の読み出しの為の処理（図２，ステップ１１）
から処理続行し、また、終了の場合は、試験プログラム
のシミュレーション処理を終了する。
【００１５】
【発明の効果】以上説明したように本発明は、障害情報
ファイルに障害発生条件としてメモリアドレスと発生さ
せる割込みの種別とを入力し、中央処理装置のソフトウ
ェアシミュレータにおいてメモリアクセスを契機に該割
込みを発生させるという障害シミュレーションを行うこ
とにより、中央処理装置の試験プログラムの異常系処理
デバグを容易に、かつ確実に行うことができるという効
果がある。
ファイルに障害発生条件としてメモリアドレスと発生さ
せる割込みの種別とを入力し、中央処理装置のソフトウ
ェアシミュレータにおいてメモリアクセスを契機に該割
込みを発生させるという障害シミュレーションを行うこ
とにより、中央処理装置の試験プログラムの異常系処理
デバグを容易に、かつ確実に行うことができるという効
果がある。
【００１６】更に、異常系処理のデバクの効率が向上す
ることにより、中央処理装置の試験プログラム異常系処
理の品質向上につながるという効果もある。
ることにより、中央処理装置の試験プログラム異常系処
理の品質向上につながるという効果もある。
【図１】本発明の一実施例を示すブロック図である。
【図２】本実施例の処理の流れを示す流れ図である。
【図３】本実施例の処理の流れを示す流れ図である。
【図４】障害情報ファイルの構成を示す構成図である。
１ 障害情報ファイル ２ ソフトウェアシミュレータ ３ 障害情報入力手段 ４ 障害発生条件アドレス読出し手段 ５ メモリアドレス判定手段 ６ メモリアクセス手段 ７ 障害内容読出し手段 ８ 障害シミュレーション手段 ９ 障害内容出力手段
Claims (1)
- 【請求項１】 中央処理装置のソフトウェアシミュレー
タと障害情報ファイルとからなる障害シミュレーション
方式において、障害発生の条件であるメモリアドレスと
障害内容である割込み種別とからなる障害情報を前記障
害情報ファイルに入力する障害情報入力手段と、前記ソ
フトウェアシミュレータが前記障害情報ファイルから障
害発生条件のメモリアドレスを読み出す障害条件アドレ
ス読出し手段と、前記ソフトウェアシミュレータがメモ
リアクセスする際、メモリアクセスするメモリアドレス
が前記障害条件アドレス読出し手段で読み出されたメモ
リアドレスと同一アドレスか否かを判定するメモリアド
レス判定手段と、前記障害情報ファイルから前記メモリ
アドレス判定手段で判定されたメモリアドレスの障害内
容である割込み種別を読み出す障害内容読出し手段と、
前記障害内容読出し手段で読み出された割込み種別に応
じた割込みをシミュレート対象装置機能仕様通りに発生
させることにより割込み動作をシミュレートする障害シ
ミュレーション手段と、この障害シミュレーション手段
で処理された内容を出力する障害内容出力手段と、メモ
リへのアクセスを正常に行うためのメモリアクセス手段
とを有することを特徴とするソフトウェアシミュレータ
における障害シミュレーション方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3240743A JPH0581076A (ja) | 1991-09-20 | 1991-09-20 | ソフトウエアシミユレータにおける障害シミユレーシヨン方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3240743A JPH0581076A (ja) | 1991-09-20 | 1991-09-20 | ソフトウエアシミユレータにおける障害シミユレーシヨン方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0581076A true JPH0581076A (ja) | 1993-04-02 |
Family
ID=17064044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3240743A Pending JPH0581076A (ja) | 1991-09-20 | 1991-09-20 | ソフトウエアシミユレータにおける障害シミユレーシヨン方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0581076A (ja) |
-
1991
- 1991-09-20 JP JP3240743A patent/JPH0581076A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61229134A (ja) | マイクロコンピユ−タ | |
| JPH0581076A (ja) | ソフトウエアシミユレータにおける障害シミユレーシヨン方式 | |
| JPH10133914A (ja) | 計算機システム及びデバイス入出力シミュレータ | |
| US5504862A (en) | Logic verification method | |
| JP4149047B2 (ja) | シミュレータ | |
| JPH0567164A (ja) | 論理シミユレーシヨン方式 | |
| JP2704117B2 (ja) | シミュレータ | |
| JPS6123248A (ja) | デ−タ処理装置試験方式 | |
| JPH07253876A (ja) | プログラム作成装置 | |
| JPH08185342A (ja) | プログラム評価装置 | |
| JPH06301570A (ja) | 試験プログラムの正常性チェック機能付きエミュレータ | |
| JPH06138911A (ja) | プログラミング装置 | |
| JPH09189744A (ja) | Ｉｃテスタユニット診断方法 | |
| JPH0895817A (ja) | 情報処理装置の試験方法 | |
| JPH08314817A (ja) | エラー解析方式 | |
| JPS59195751A (ja) | 情報処理装置の診断方式 | |
| JPH0561935A (ja) | 論理シミユレーシヨン方式 | |
| JPH06231000A (ja) | データ処理装置の試験方法 | |
| JPH0357032A (ja) | 計算機調整支援論理シミュレーション方法 | |
| JPS61138184A (ja) | テストプログラムによる試験機ハ−ドウエア確認方式 | |
| JPH11338727A (ja) | 情報処理装置の試験方法 | |
| JPS5968034A (ja) | マイクロコンピユ−タ開発装置用入出力ポ−トシミユレ−タ | |
| JPH09223039A (ja) | オンラインシステムのデバッグ装置 | |
| JP2003005998A (ja) | 命令シミュレーション装置およびその方法 | |
| JPH05241821A (ja) | データ処理装置 |