JPH0611038U - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH0611038U JPH0611038U JP4843592U JP4843592U JPH0611038U JP H0611038 U JPH0611038 U JP H0611038U JP 4843592 U JP4843592 U JP 4843592U JP 4843592 U JP4843592 U JP 4843592U JP H0611038 U JPH0611038 U JP H0611038U
- Authority
- JP
- Japan
- Prior art keywords
- data
- coincidence
- ram
- volatile memory
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【構成】EEPROMなどの不揮発性メモリに書き込む
べきデータをいったんRAM内にセットし、これを不揮
発性メモリに書き込んだ後、両者の一致判別を行い、一
致すれば同一データをRAM内に第2データとして記憶
する。不揮発性メモリのデータがRAM内の第1データ
と異なる時、またはRAM内の第1データと第2データ
が異なる時、装置を強制リセットして再スタートさせ
る。 【効果】不揮発性メモリ内の誤ったデータまたはRAM
内の誤ったデータに基づく誤動作が防止される。
べきデータをいったんRAM内にセットし、これを不揮
発性メモリに書き込んだ後、両者の一致判別を行い、一
致すれば同一データをRAM内に第2データとして記憶
する。不揮発性メモリのデータがRAM内の第1データ
と異なる時、またはRAM内の第1データと第2データ
が異なる時、装置を強制リセットして再スタートさせ
る。 【効果】不揮発性メモリ内の誤ったデータまたはRAM
内の誤ったデータに基づく誤動作が防止される。
Description
【0001】
この考案は不揮発性メモリを備えた装置に関し、特に不揮発性メモリのデータ の信頼性を向上させたデータ処理装置に関する。
【0002】
従来より、電源供給のなされない状態でも記憶内容を保持させておき、且つ装 置に組み込んだ状態で、必要に応じてデータの書換えを行う場合必要のあるデー タ処理装置には、例えばEEPROM等の不揮発性メモリが用いられている。こ のような不揮発性メモリを用いた従来のデータ処理装置では、不揮発性メモリに 書き込むべきデータを、例えば外部から読み取り、一旦RAMにセットし、その RAMにセットしたデータを不揮発性メモリに書き込むようにしている。CPU は不揮発性メモリに対するデータの書き込み処理が終了した時点で、不揮発性メ モリに所定の情報が書き込まれたものとして、不揮発性メモリに対する一連のデ ータ書き込み処理を終了する。そして、この不揮発性メモリに書き込まれたデー タは、他のタスクを行う際のデータとして用いられる。
【0003】
ところが、このようなEEPROMなどの不揮発性メモリを用いた従来のデー タ処理装置においては、不揮発性メモリに所定データが正しく書き込まれたか否 かを判定する機能がない。そのため、例えばEEPROMに書き込むべきデータ を一旦RAMにセットする際、RAMが所定のデータを正しく記憶しなかった場 合に、結果的にEEPROMに対する書き込みデータも誤ったものとなる。また 、EEPROMが、書き込みデータを正しく書き込まなかった場合にも、EEP ROMは誤ったデータを記憶することになる。その結果、誤ったEEPROM内 のデータを用いて、装置が誤動作する危険性があった。
【0004】 この考案の目的は、不揮発性メモリに対し所定のデータが正しく書き込まれた ことを確認できるようにし、不揮発性メモリに書き込まれたデータの信頼性を向 上させ、装置の誤動作を回避できるようにしたデータ処理装置を提供することに ある。
【0005】
この考案の請求項1に係るデータ処理装置は、電気的書込消去可能な不揮発性 メモリと、 前記不揮発性メモリに書き込むべきデータをRAMに一時記憶する手段と、 前記RAMから前記データを読み出し、前記不揮発性メモリに書き込みを行う 手段を備えてなるデータ処理装置において、 一定時間毎に不揮発性メモリおよびRAMからそれぞれデータを読み出すとと もに、両者の一致判別を行うデータ一致判別手段と、 前記データ一致判別手段がデータの不一致状態を判別したとき、データ処理装 置をリセットし、再スタートさせる強制リセット手段を設けたことを特徴とする 。
【0006】 この考案の請求項2に係るデータ処理装置は、電気的書込消去可能な不揮発性 メモリと、 前記不揮発性メモリに書き込むべきデータを第1データとしてRAMに一時記 憶する手段と、 前記RAMから第1データを読み出し、前記不揮発性メモリに書き込む手段と 、 一定時間毎に前記不揮発性メモリおよび前記RAMからそれぞれ第1データを 読み出すとともに、両者の一致判別を行う第1のデータ一致判別手段と、 第1のデータ一致判別手段がデータの一致状態を判別したとき、第1データを 第2データとして前記RAMに書き込む第2データ書込手段と、 第1のデータ一致判別手段がデータの不一致状態を判別したとき、前記RAM 内の第1と第2のデータの一致判別を行う第2のデータ一致判別手段と 第2のデータ一致判別手段がデータの一致状態を判別したとき、前記不揮発性 メモリに対し一定回数だけ第1データを再書込する再書込制御手段と、 前記再書込後も第1のデータ一致判別手段がデータの不一致状態を判別したと き、または第2のデータ一致判別手段がデータの不一致状態を判別したときデー タ処理装置をリセットし、再スタートさせる強制リセット手段、 とを設けてなる。
【0007】
この考案の請求項1に係るデータ処理装置には、電気的書込消去可能な不揮発 性メモリと、この不揮発性メモリに書き込むべきデータをRAMに一時記憶する 手段と、RAMからその一時記憶されたデータを読み出して不揮発性メモリに書 き込む手段を備えている。そしてデータ一致判別手段は、一定時間毎に不揮発性 メモリおよびRAMからそれぞれデータを読み出すとともに両者の一致判別を行 い、強制リセット手段は、前記データ一致判別手段がデータの不一致状態を判別 した時、データ処理装置をリセットし再スタートさせる。従って、何らかの原因 で不揮発性メモリに正しくデータが書き込まれなかった場合や、いったん書き込 んだデータが変化した場合など不揮発性メモリにデータを書き込むためにRAM に一時記憶したデータが不揮発性メモリに書き込んだデータと異なるような状態 となった場合、直ちに強制リセットがかかるため、不揮発性メモリに誤ったデー タが書き込まれている状態がなくなり、少なくとも不揮発性メモリ内の誤ったデ ータによる誤動作が回避される。
【0008】 請求項2に係るデータ処理装置では、不揮発性メモリに書き込むべきデータが 第1データとしてRAMに一時記憶され、この第1データがRAMから読み出さ れて不揮発性メモリに書き込まれる。第1のデータ一致判別手段は、一定時間毎 に不揮発性メモリおよびRAMからそれぞれ第1データを読み出して両者の一致 判別を行う。この第1のデータ一致判別手段がデータの一致状態を判別した時、 第2データ書込手段は、第1データを第2データとしてRAMに書き込む。第2 のデータ一致判別手段は、第1のデータ一致判別手段がデータの不一致を判別し た時、RAM内の第1と第2のデータの一致判別を行う。この第2の一致判別手 段がデータの一致状態を判別した時、再書込制御手段は不揮発性メモリに対し一 定回数だけ第1データの再書込を試みる。そして、この再書込後も第1のデータ 一致判別手段がデータの不一致状態を判別した時、または第2のデータ一致判別 手段がデータの不一致状態を判別した時、強制リセット手段はデータ処理装置を リセットして再スタートさせる。
【0009】 このように、不揮発性メモリに第1データが正しく書き込まれなくて、不揮発 性メモリに一旦書き込んだ第1データがRAM内の第1データと異なる場合でも 、不揮発性メモリの構成および書込方法によっては、何度かの書込により正しく データが書き込まれる場合があり、前記再書込制御によって、不揮発性メモリに 正しく第1データが書き込まれたなら、データ処理装置は強制リセットされるこ とはない。従って一定回数だけデータの再書込を行っても不揮発性メモリに正し く第1データが書き込まれないような場合に強制リセットがかかる。また、不揮 発性メモリに一旦第1データが正しく書き込まれたなら、RAM内の第2データ は第1データと同一内容となるが、その後、たとえば瞬時停電などによって、R AM内の第1データが変化した場合、前記第1のデータ一致判別手段と第2のデ ータ一致判別手段はいずれも不一致状態を判別して、データ処理装置は強制リセ ットされることになる。これにより、第1データと第2データに限らずRAM内 の異常なデータによる装置の誤動作が防止される。
【0010】
この考案の実施例であるデジタル保護継電装置の構成をブロック図として図1 に示す。図1においてCPUはROM2にあらかじめ書き込んだプログラムを実 行してこの装置全体を保護継電装置として機能させる。RAM3は各種データ処 理時のワーキングエリアとして用いる。EEPROM4は保護継電装置の整定値 などを記憶する。操作パネル6はキーボードと表示部から成り、CPU1はイン タフェース5を介してキー操作内容を読み取り、必要なデータの表示を行う。タ イマ7は設定した時間の計時を行う。また、図1において8a,8bは絶縁変換 回路であり、フィルタ9a,9bは絶縁変換回路8a,8bの二次側出力信号を フィルタリングし、サンプルホールド回路10a,10bは一定周期でサンプリ ングおよびホールドする。マルチプレクサ11はサンプルホールド回路10a, 10bのうちいずれか一方を選択してA/Dコンバータ12はマルチプレクサ1 1により選択されたアナログ信号をデジタルデータに変換する。CPU1はマル チプレクサ11に選択信号を与えるとともにA/Dコンバータ12により求めら れたデジタルデータを読み取る。D/I13には接点情報などが入力され、CP U1はこれを介して接点情報を読み取る。D/O14にはリレーなどを接続して いて、CPU1はこれを介してリレーの開閉制御を行う。
【0011】 次に、図1に示したRAM3およびEEPROM4の構成例を図2に示す。図 2において(A)はRAMの一部構成を示す図であり、WORK1には第1デー タが記憶され、WORK2には第2データが記憶される。図2(B)はEEPR OMの一部構成を示す図であり、正常時において所定領域にRAM内の第1デー タと同じ第1データが書き込まれる。
【0012】 次に、図1に示した構成においてEEPROM4に対するデータの書込処理手 順をフローチャートとして図3に示す。まず操作パネルのキーボードから入力さ れた内容SETを読み取る(n1)。続いてその内容を第1データとしてRAM 内のWORK1に記憶し、またEEPROMの所定領域に書き込む(n2→n3 )。
【0013】 次に、EEPROMの監視処理手順をフローチャートとして図4に示す。この 処理は図3に示したEEPROMに対するデータの書込直後から、必要に応じて 一定時間毎に、または他のタスクと平行処理的に行う。図4に示すように、まず EEPROMに対するデータの再書込の回数をカウントするカウンタCに初期値 0を設定し、タイマをセットする(n10→n11)。続いてEEPROM内の 第1データとRAM内の第1データとの一致判別を行う(n12)。両者が一致 すれば第1データをRAM内のWORK2に第2データとして書き込み、タイマ を再セットする(n13→n14)。通常はEEPROMに正しく第1データが 書き込まれ、ステップn12→n13→n14→n12・・・の処理を繰り返す 。尚、EEPROM内の第1データがRAM内の第1データと一致しなくとも、 タイマがタイムアップするまでの間は、EEPROMに対する書込処理中とみな して、ステップn12の判別を行う(n12→n15→n12・・・)。何らか の原因でEEPROM内の第1データとRAM内の第1データとが不一致状態と なれば、まずRAM内の第1データと第2データの一致判別を行う(n16)。
【0014】 このステップn16はこの考案に係る第2のデータ一致判別手段に相当する。R AM内の第1データと第2データが一致すれば、RAM内の第1データをEEP ROMに再び書き込み、カウンタCを+1インクリメントするとともにEEPR OM内のデータがRAM内の第1データと一致するか否かの判別を行う(n17 →n18→n19→n14→n12)。タイマがタイムアップしてもEEPRO M内の第1データがRAM内の第1データと一致しなければ、再びステップn1 6以降の処理を行う。もし再書込の回数がm以上となれば強制リセットをかけ、 その後再スタートさせる(n18→n20)。また、EEPROM内の第1デー タがRAM内の第1データと一致せず、且つRAM内の第1データと第2データ が一致しない状態となれば、装置を強制リセットし、その後再スタートさせる( n16→n20)。例えば瞬時停電により電源電圧が瞬時低下した場合など、R AM内のデータが異常となれば、このステップn16の処理でその状態が判別さ れ、装置が強制リセットされる。そのため、RAM内の誤ったデータによる誤動 作が防止される。
【0015】 以上のようにしてEEPROMの監視を行い、正常状態であればRAM内のW ORK2に記憶している第2データを使用してデータ処理を行う。この第2デー タはEEPROM内のデータとRAM内の第1データとの一致判別後のデータで あるため信頼性が高い。また、一般にメモリアクセス時間はEEPROMよりR AMの方が短いため、データアクセス時間が短縮化されるという効果がある。
【0016】
【考案の効果】 この考案の請求項1に係るデータ処理装置では、不揮発性メモリに所定のデー タが正しく書き込まれなかった場合に、その状態が判別され、装置が強制リセッ トされ再スタートがかけられるため、不揮発性メモリの誤ったデータに基づく誤 動作が防止される。
【0017】 請求項2に係るデータ処理装置によれば、不揮発性メモリに所定のデータが正 しく書き込まれなかった場合に、そのことが判別され、またRAM内のデータが 異常状態となったことも判別され、装置がリセットされて再スタートがかけられ るため、不揮発性メモリの誤ったデータまたはRAM内の誤ったデータに基づく 誤動作が防止される。
【図1】この考案の実施例であるデジタル保護継電装置
の構成を示すブロック図である。
の構成を示すブロック図である。
【図2】(A)はRAM内の一部構成図、(B)はEE
PROM内の一部構成図である。
PROM内の一部構成図である。
【図3】EEPROMに対するデータの書込処理手順を
示すフローチャートである。
示すフローチャートである。
【図4】EEPROMの監視処理手順を示すフローチャ
ートである。
ートである。
Claims (2)
- 【請求項1】電気的書込消去可能な不揮発性メモリと、 前記不揮発性メモリに書き込むべきデータをRAMに一
時記憶する手段と、 前記RAMから前記データを読み出し、前記不揮発性メ
モリに書き込みを行う手段を備えてなるデータ処理装置
において、 一定時間毎に不揮発性メモリおよびRAMからそれぞれ
データを読み出すとともに、両者の一致判別を行うデー
タ一致判別手段と、 前記データ一致判別手段がデータの不一致状態を判別し
たとき、データ処理装置をリセットし、再スタートさせ
る強制リセット手段を設けたことを特徴とするデータ処
理装置。 - 【請求項2】電気的書込消去可能な不揮発性メモリと、 前記不揮発性メモリに書き込むべきデータを第1データ
としてRAMに一時記憶する手段と、 前記RAMから第1データを読み出し、前記不揮発性メ
モリに書き込む手段と、 一定時間毎に前記不揮発性メモリおよび前記RAMから
それぞれ第1データを読み出すとともに、両者の一致判
別を行う第1のデータ一致判別手段と、 第1のデータ一致判別手段がデータの一致状態を判別し
たとき、第1データを第2データとして前記RAMに書
き込む第2データ書込手段と、 第1のデータ一致判別手段がデータの不一致状態を判別
したとき、前記RAM内の第1と第2のデータの一致判
別を行う第2のデータ一致判別手段と第2のデータ一致
判別手段がデータの一致状態を判別したとき、前記不揮
発性メモリに対し一定回数だけ第1データを再書込する
再書込制御手段と、 前記再書込後も第1のデータ一致判別手段がデータの不
一致状態を判別したとき、または第2のデータ一致判別
手段がデータの不一致状態を判別したときデータ処理装
置をリセットし、再スタートさせる強制リセット手段、 とを設けてなるデータ処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1992048435U JP2598384Y2 (ja) | 1992-07-10 | 1992-07-10 | データ処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1992048435U JP2598384Y2 (ja) | 1992-07-10 | 1992-07-10 | データ処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0611038U true JPH0611038U (ja) | 1994-02-10 |
JP2598384Y2 JP2598384Y2 (ja) | 1999-08-09 |
Family
ID=12803279
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1992048435U Expired - Fee Related JP2598384Y2 (ja) | 1992-07-10 | 1992-07-10 | データ処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2598384Y2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5251245A (en) * | 1975-10-20 | 1977-04-25 | Takaharu Nakamura | Foldable cap |
JPS52141421U (ja) * | 1976-04-20 | 1977-10-26 | ||
JPS5347912U (ja) * | 1976-09-21 | 1978-04-22 | ||
JPS54145320U (ja) * | 1978-03-31 | 1979-10-09 | ||
JPS55176331U (ja) * | 1979-06-04 | 1980-12-17 | ||
JP2002310739A (ja) * | 2001-04-19 | 2002-10-23 | Yazaki Corp | 流量演算装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0391853A (ja) * | 1989-09-05 | 1991-04-17 | Nec Corp | 不揮発性メモリ回路 |
JPH03136153A (ja) * | 1989-10-23 | 1991-06-10 | Mitsubishi Electric Corp | マイクロコントローラ |
-
1992
- 1992-07-10 JP JP1992048435U patent/JP2598384Y2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0391853A (ja) * | 1989-09-05 | 1991-04-17 | Nec Corp | 不揮発性メモリ回路 |
JPH03136153A (ja) * | 1989-10-23 | 1991-06-10 | Mitsubishi Electric Corp | マイクロコントローラ |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5251245A (en) * | 1975-10-20 | 1977-04-25 | Takaharu Nakamura | Foldable cap |
JPS52141421U (ja) * | 1976-04-20 | 1977-10-26 | ||
JPS5347912U (ja) * | 1976-09-21 | 1978-04-22 | ||
JPS54145320U (ja) * | 1978-03-31 | 1979-10-09 | ||
JPS55176331U (ja) * | 1979-06-04 | 1980-12-17 | ||
JP2002310739A (ja) * | 2001-04-19 | 2002-10-23 | Yazaki Corp | 流量演算装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2598384Y2 (ja) | 1999-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100343377B1 (ko) | 비-휘발성메모리에의데이타기입 | |
EP0287338B1 (en) | Security fuse circuit for programmable logic array | |
US7243260B2 (en) | Programmable controller unit and method of automatically restoring memory | |
JPH0355147A (ja) | 数値制御装置付き工作機械における作動履歴の表示方法 | |
JPS62173696A (ja) | 情報記憶、読出システム | |
JPH0611038U (ja) | データ処理装置 | |
US20050188148A1 (en) | Data access controlling method in flash memory and data access controlling program | |
JP2003036209A (ja) | 不揮発性メモリ並びに不揮発性メモリのデータ書き換え方法 | |
KR19990044413A (ko) | 명령으로 이루어진 축적 프로그램 제어 유닛의 사용자프로그램의 작성 및 저장 방법 및 상기 축적 프로그램 제어 유닛의 작동 방법 | |
JPH03147086A (ja) | Icカード | |
JPS6231362B2 (ja) | ||
JP4479775B2 (ja) | 車両制御装置およびプログラム | |
US6298412B1 (en) | Microcomputer and method of determining completion of writing in the microcomputer | |
JPH0677319A (ja) | プログラマブルロジックデバイス | |
JP3143978B2 (ja) | ディジタル形保護リレー | |
JP2003099333A (ja) | フラッシュメモリ管理システム | |
JPH11143784A (ja) | プログラマブルコントローラ用表示装置 | |
JPH04344937A (ja) | ファジー推論装置 | |
JPS5958699A (ja) | 不揮発性ramのデ−タ保持方式 | |
JPH0543726U (ja) | デイジタルリレー | |
US5542092A (en) | Method and system for setting bus addresses in order to resolve or prevent bus address conflicts between interface cards of a personal computer | |
JPH1011317A (ja) | デジタル制御装置 | |
CN110221579A (zh) | 数值控制装置 | |
JPS5938679B2 (ja) | Ic試験装置 | |
JPH0547842B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |