JP2004078847A - メモリ切替手段を備えた機器 - Google Patents
メモリ切替手段を備えた機器 Download PDFInfo
- Publication number
- JP2004078847A JP2004078847A JP2002242121A JP2002242121A JP2004078847A JP 2004078847 A JP2004078847 A JP 2004078847A JP 2002242121 A JP2002242121 A JP 2002242121A JP 2002242121 A JP2002242121 A JP 2002242121A JP 2004078847 A JP2004078847 A JP 2004078847A
- Authority
- JP
- Japan
- Prior art keywords
- ram
- program
- rom
- program stored
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】フラッシュメモリに格納されたプログラムをRAMに記憶(ダウンロード)し、かつRAMに記憶された前記プログラムによって機器の処理を実行する。その場合、RAMに記憶されたプログラムにエラーが発生したときは、再度フラッシュメモリに格納されたプログラムをRAMに記憶させ、再度RAMに記憶されたプログラムにエラーがあれば、フラッシュメモリに格納されたプログラムを用いて機器の処理を行うよう、メモリーを切り替える切替手段を前記機器に備えた。
【選択図】 図2
Description
【産業上の利用分野】
本発明は、ROMに格納されたアプリケーションプログラムを読み出してRAMに書き込み、RAMに書き込んだアプリケーションプログラムにアクセスして各種の機能動作を実現するようにしたメモリ切替手段を備えた機器に関するものである。
【0002】
【従来の技術】
コンピュータを用いて動作制御を行う機器がごく身近に多数存在するが、このような機器のコンピュータはアプリケーションプログラム等を格納したROM(フラッシュメモリ)とワーク用メモリとしてRAMを備え、各種のアプリケーションプログラムを実行する場合には、コンピュータのCPUは、ROMに格納したアプリケーションプログラムにアクセスして装置の各種の動作制御のための処理を行っている。
ところが、例えばROMに格納されているアプリケーションにプログラムアクセスを繰り返す内にビット化け等の不具合が発生する可能性があり、現状では一定の故障率は避けられないものとなっている。例えばROMとして一般に使用されているフラッシュメモリの場合では、メーカーの参考値によっても故障率は数100FIT(つまり、数100時間に1回の確率)とされており、これらは製品出荷前の検査では問題が現れず、出荷後、つまり使用中に現れ、しかもその原因は明らかになっていないため、故障が生じたときはその製品は不良となる、出荷側では補修対応を迫られるためそのためのコストは無視し得ないものとなっている。
【0003】
【発明が解決しようとする課題】
本発明は、ROMに格納されているプログラムを直接読み出して動作させると、アクセス回数が多くなる結果、ROMエリアが故障を起こす割合が高くなり製品出荷後における製品故障率が高くなることに鑑み、ROMに対するCPUによるアクセスの回数を出来る限り減らして故障の発生を防止すると共に、万一故障が発生した場合にも容易に修復できるようにし、或いは修復出来ない場合でも、アプリケーションプログラムへのアクセスを可能にすることである。
【0004】
【課題を解決するための手段】
請求項1の発明は、CPU、及び該CPUとアドレスバス及びデータバスを介して接続されるRAM及びROMを備え、前記ROMに格納されたプログラムをRAMに切り替えるメモリ切替手段を備えた機器においてROMに格納されたプログラム、該プログラムをRAMに記憶する手段、前記RAMに記憶されたプログラムのエラーを検出する手段、エラーが検出されたとき、ROMに格納された該プログラムを再度RAMに記憶する手段、該RAMに記憶された前記プログラムに基づき処理を実行する手段を備えたことを特徴とするメモリ切替手段を備えた機器である。
【0005】
請求項2の発明は、請求項1に記載されたメモリ切替手段を備えた機器において、前記再度記憶された前記プログラムのエラーが検出されたとき、ROMに格納された前記プログラムに基づき処理を実行する手段を備えたことを特徴とするメモリ切替手段を備えた機器である。
【0006】
請求項3の発明は、請求項2に記載されたメモリ切替手段を備えた機器において、ROMの前記プログラムエリアのバンクを前記RAMのプログラムエリアのバンクに切り替える手段を備えたことを特徴とするメモリ切替手段を備えた機器である。
【0007】
(作用)
アプリケーションプログラムを読み出して機器の動作制御を行う場合に、ROMに格納された同プログラムをRAMにコピーすることでROMに対するアクセス回数を大幅に減らすことができ、また、万一RAMが故障した場合には同プログラムをROMから再度コピーすることで容易に同プログラムの修復が可能である。更に、再コピーしたプログラムにビット化けなどの故障が発生したときは、バンク切替を行うことで、直接ROMに格納されたアプリケーションプログラムを読み出して動作制御のための処理を行うことができる。
【0008】
【発明の実施の形態】
以下、本発明について図面を参照して説明する。
図1は本発明に係るメモリ切替手段を備えた機器(装置)の一実施形態を示す公衆電話機の構成を概略的に示すブロック図である。
同図において、1は局線であって、着信検出回路2は課金信号受信回路4と切替自在に接続され、着信信号により鳴動するブザー3がこれに接続されている。局線1から到来する課金信号は課金信号受信回路4で受信され、かつDTMF信号受信回路5は局線1から到来するDTMF信号を受信する。6はダイオードブリッジ、7はオフフック時に局線1から供給される局電源を公衆電話機の各部へ与える電源回路である。電源回路7は通話回路8及びダイアル信号等を発生する信号発生器10に接続され、通話回路8はさらに送受器9に接続されている。11はテンキー(10キー)、12は表示器を示している。
13,14は入出力回路(I/O)であり、バス15を介して各種の制御を行うCPU19、プログラムが格納されるフラッシュメモリ(ROM)20、RAM21と接続されている。また入出力回路14はカード読取装置16にも接続されている。
17はフックスイッチ、18はオフフックによるフックスイッチのオンにより起動しGSリレーを駆動するスタート回路である。
【0009】
このような公衆電話機のCPU19は、アドレスバス及びデータバス等のバス15を介してフラッシュメモリ(ROM)20,RAM21にアクセスできるようになっていると共に、入出力回路(I/O)13,14を介して各部の制御が行えるようになっている。
【0010】
図2は、本発明のメモリ切替方式を説明するための図である。図中第1段階とは故障が発生していない状態を示す。
即ち、例えば上述の電話システムにおいてCPU19がフラッシュメモリ20内に格納されているプログラムを使用してシステムの動作制御を行う場合には、まず、フラッシュメモリ20内に格納されたプログラムをRAM21にダウンロード(書き込み)する。これにより以後の動作制御はRAM21に記憶したプログラムにアクセスし、その処理手順を読み出して実行する。
第2段階は、RAM21にダウンロードしたプログラムの読み出しデータにビット化け等の不具合が発生した場合の処理について説明した図である。
即ち、RAM21にダウンロードしたプログラムに不具合が生じたとき、
故障の有無はデータ読み出しエラーおよびチェックサムにより検出し、故障と判断されると、その場合再度フラッシュメモリ20中のプログラムをRAM21にダウンロードし直す、つまり上書きを行う。これによって前記の不具合が容易に修復できる。
【0011】
第3段階は、第2段階で再度フラッシュメモリ20中のプログラムをRAM21にダウンロードし直しそれでも故障が修復されない場合を示すものである。
つまり、RAM21に上書きしたプログラムの不具合を前記と同様の手段でチェックし、故障と判断されたときには、CPUがフラッシュメモリ20に格納されたプログラムに直接アクセスできるようバンクの切替を行う。なお、フラッシュメモリ20が故障した場合はメーカの修理を必要とする。
【0012】
図3は、図2で示す第3段階におけるバンクの切替を説明したフラッシュメモリ及びRAMのメモリマップを具体的に示した図であって、図3AはRAMにプログラムを格納する場合、図3BはRAMの故障によりフラッシュメモリ内のプログラムエリアのバンク切替を行ったときのメモリマップである。
即ち、通常時は図3Aに示すように100000〜13FFFF番地にフラッシュメモリ(ROM)、200000〜27FFFF番地にSRAM(RAM)を配置する。
ここで、フラッシュメモリ(100000〜13FFFF番地)から読み出してしたアプリケーションプログラムはSRAM(200000〜23FFFF)にダウンロードし、SRAM(240000〜27FFFF番地)をワークエリアとしている。
この状態において、通常はSRAM(200000〜23FFFF番地)内でプログラムを実行し、プログラム異常が発生した場合は、電源投入時にフラッシュメモリ(100000〜13FFFF番地)からSRAM(200000〜23FFFF番地)にプログラムを再度ダウンロード(上書き)する。
しかし、SRAM(200000〜23FFFF番地)に修復不可能な不具合が発生したときは図3Bに示すように、フラッシュメモリエリア(100000〜13FFFF番地)を通常プログラム動作エリア(200000〜23FFFF番地)に移動つまりバンクの切替を行い、フラッシュメモリ内に格納されたプログラムでシステムの動作を行う。
【0013】
プログラムエリアの切り替えはCPUのポート出力により制御する。つまり、通常時はCPUポート=0とし、SRAM復旧不可能な不具合が発生したときには、CPUポート=1とすることで前記エリアの切替を行う。
【0014】
【発明の効果】
本発明によれば、ROMに格納されているアプリケーションプログラムをRAMに記憶(ダウンロード)し、前記RAMに記憶されたプログラムのエラーが検出されたとき、ROMに格納された該プログラムを再度RAMに記憶するようにし、かつRAMエリアで前記プログラムを動作させるようにしたため、CPUの処理動作中ROMエリアに格納されているアプリケーションへのアクセスを大幅に減らすことができ、ROMエリアにおいて故障が発生することを抑止できる。また、RAMエリアで故障が発生した場合でも、故障状態を容易に修復することができる。
また、前記再度のコピー(ダウンロード)でも故障状態が修復されないときは、RAMエリアの故障と判断してROMエリアをプログラムエリアして使用することができる。
また本発明は、以上の三段階でメモリを切り替えることにより、製品故障の大幅な発生抑制が可能であるから、従来のような補修のためのコストを大幅に削減することができる。
【図面の簡単な説明】
【図1】本発明のメモリ切替手段を備えた製品例を示す概略構成図である。
【図2】プログラムの格納エリアの変遷の各段階を示す図である。
【図3】プログラム格納エリア及びプログラムのワークエリアを示すメモリマップであって、図3Aは、RAMにプログラムを格納する場合、図3BはRAMの故障によりROM(フラッシュメモリ)内のプログラムエリアのバンク切替を行ったときのメモリマップである。
【符号の説明】
1…局線、19…CPU、20…ROM、21…RAM。
Claims (3)
- CPU、及び該CPUとアドレスバス及びデータバスを介して接続されるRAM及びROMを備え、前記ROMに格納されたプログラムをRAMに切り替えるメモリ切替手段を備えた機器において、
ROMに格納されたプログラム、該プログラムをRAMに記憶する手段、
前記RAMに記憶されたプログラムのエラーを検出する手段、エラーが検出されたとき、ROMに格納された該プログラムを再度RAMに記憶する手段、
該RAMに記憶された前記プログラムに基づき処理を実行する手段を備えたことを特徴とするメモリ切替手段を備えた機器。 - 請求項1に記載されたメモリ切替手段を備えた機器において、
前記再度記憶された前記プログラムのエラーが検出されたとき、ROMに格納された前記プログラムに基づき処理を実行する手段を備えたことを特徴とするメモリ切替手段を備えた機器。 - 請求項2に記載されたメモリ切替手段を備えた機器において、
ROMのプログラムエリアのバンクを前記RAMのプログラムエリアのバンクに切り替える手段を備えたことを特徴とするメモリ切替手段を備えた機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002242121A JP2004078847A (ja) | 2002-08-22 | 2002-08-22 | メモリ切替手段を備えた機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002242121A JP2004078847A (ja) | 2002-08-22 | 2002-08-22 | メモリ切替手段を備えた機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004078847A true JP2004078847A (ja) | 2004-03-11 |
Family
ID=32024400
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002242121A Pending JP2004078847A (ja) | 2002-08-22 | 2002-08-22 | メモリ切替手段を備えた機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004078847A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006146485A (ja) * | 2004-11-18 | 2006-06-08 | Toshiba Corp | 携帯端末 |
JP2008158591A (ja) * | 2006-12-20 | 2008-07-10 | Denso Corp | 情報処理装置及び制御プログラム |
JP2013097715A (ja) * | 2011-11-04 | 2013-05-20 | Nikon Corp | 電子機器およびプログラム |
US8522356B2 (en) | 2010-05-13 | 2013-08-27 | Panasonic Corporation | Information processing apparatus and information processing method |
-
2002
- 2002-08-22 JP JP2002242121A patent/JP2004078847A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006146485A (ja) * | 2004-11-18 | 2006-06-08 | Toshiba Corp | 携帯端末 |
JP2008158591A (ja) * | 2006-12-20 | 2008-07-10 | Denso Corp | 情報処理装置及び制御プログラム |
US8522356B2 (en) | 2010-05-13 | 2013-08-27 | Panasonic Corporation | Information processing apparatus and information processing method |
JP2013097715A (ja) * | 2011-11-04 | 2013-05-20 | Nikon Corp | 電子機器およびプログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH1185480A (ja) | 初期プログラム・ロード | |
JP2004078847A (ja) | メモリ切替手段を備えた機器 | |
JPH11110308A (ja) | 電源断時のデータバックアップ方式 | |
JPH09330272A (ja) | Bios制御方式 | |
JP2004054616A (ja) | ファームウェア自動修復機能を有する情報処理装置 | |
JP2968728B2 (ja) | Idデータバックアップ方法および同方法を用いた携帯端末 | |
JP2003228490A (ja) | ネットワークに接続される端末装置およびこれを用いたネットワークシステム | |
JPH05225159A (ja) | 制御情報のバックアップ方式 | |
JPH0784894A (ja) | 不揮発性メモリの書き込み方法 | |
JP2007148684A (ja) | メモリチェック装置、携帯端末、携帯電話機およびそのメモリチェック方法 | |
JP5002900B2 (ja) | 制御装置とそのプログラム、及び、プログラムダウンロード方法 | |
JP2005128613A (ja) | 画像形成装置 | |
JP2001211231A (ja) | 伝送装置管理システム及びそれに用いる履歴管理方式 | |
JPH10133958A (ja) | 通信装置制御回路 | |
JP2005276013A (ja) | システム起動装置 | |
JP2001334056A (ja) | 遊技機の管理装置 | |
JP2001326590A (ja) | 光送信装置の冗長切替方式 | |
JP2003140915A (ja) | コンピュータ装置及びプログラムのダウンロード方法 | |
JP2005332228A (ja) | プログラム切替え制御装置 | |
JPH04287143A (ja) | データ記憶装置 | |
JP2002044693A (ja) | 電子交換機の制御装置 | |
JP2003242046A (ja) | 情報処理装置、情報処理装置の動作方法及びプログラム | |
JPH08221334A (ja) | 装置アドレス設定装置及び設定方法 | |
JPH11184683A (ja) | 電子機器 | |
JP2001047694A (ja) | プリンタ及び該プリンタを備えた画像処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040506 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040616 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041001 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061018 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070227 |