JP2003140915A - コンピュータ装置及びプログラムのダウンロード方法 - Google Patents

コンピュータ装置及びプログラムのダウンロード方法

Info

Publication number
JP2003140915A
JP2003140915A JP2001337000A JP2001337000A JP2003140915A JP 2003140915 A JP2003140915 A JP 2003140915A JP 2001337000 A JP2001337000 A JP 2001337000A JP 2001337000 A JP2001337000 A JP 2001337000A JP 2003140915 A JP2003140915 A JP 2003140915A
Authority
JP
Japan
Prior art keywords
program
bank
downloaded
download
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001337000A
Other languages
English (en)
Inventor
Koichi Minami
浩一 南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anten Corp
Original Assignee
Anten Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anten Corp filed Critical Anten Corp
Priority to JP2001337000A priority Critical patent/JP2003140915A/ja
Publication of JP2003140915A publication Critical patent/JP2003140915A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stored Programmes (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】 【課題】 ダウンロードするメモリのバンクと現用のメ
モリのバンクアドレスを異なるバンクとして、常にダウ
ンロード後も現用のプログラムを保持しておき、ダウン
ロードしたプログラムの異常に的確に対処できるコンピ
ュータ装置とプログラムのダウンロード方法を提供す
る。 【解決手段】 全体の制御を司るCPU1と、障害時に
CPU1をリセットするためのウォッチドッグ回路3
と、CPU1を動作させる主プログラムを記憶するプロ
グラム領域を有するバンク1メインメモリ15と、ダウ
ンロードするプログラムを記憶するプログラム領域を有
するバンク2メインメモリ16と、前記メインメモリ1
5と16の何れかを切り替えて使用するためのアドレス
/バンク切替え回路7と、ホスト14とCPU1とを接
続するI/Oポート12と、CPU1の暴走状態か否か
を検出するシステムエラー検出回路9とから構成され
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、コンピュータ装置
及びプログラムのダウンロード方法に関し、さらに詳し
くは、ダウンロード前のプログラムを保持しながら、ダ
ウンロードされたプログラムをチェックし、プログラム
に異常があればダウンロード前のプログラムに戻すよう
に制御されるコンピュータ装置及びプログラムのダウン
ロード方法に関するものである。
【0002】
【従来の技術】近年の通信端末装置では、主プログラム
用メモリとしてフラッシュメモリ等の書き込み可能なメ
モリを用いることにより、生産ロットの切り替わり時又
は通信端末装置の市場出荷後の機能追加、又は修正等の
バージョンアップ時において、通信回線を介してホスト
側から新たな主プログラムのダウンロードを行うことを
可能とする方式が採用されている。この方式によれば装
置を解体して内部のROM交換を行う必要がなく、容易
に主プログラムのバージョンアップを行うことが可能で
ある。特開2001−101007公報には、制御プロ
グラムのダウンロード中に何らかの通信異常が発生し、
制御プログラムが正常にダウンロードされなかった場合
の修理技術について開示されている。これによると、制
御プログラムが正常にダウンロードされなかった場合、
EEPROMに書き込まれた制御プログラムは不完全な
ものとなる。このため、端末装置側ではこの制御プログ
ラムを実行できず、従って、再度制御プログラムがダウ
ンロードされEEPROMに正常に格納されるまでの間
は、例えば通話サービスが提供できなくなるという問題
を生じている。従って本公報による発明は、制御プログ
ラムが正常にダウンロードされない場合でも通話サービ
ス等のサービスを行うため、RAMにプログラムをバッ
クアップして通話サービスを行う。
【0003】
【発明が解決しようとする課題】以上の通り、通信回線
を介してホスト側から新たな主プログラムのダウンロー
ドを行う方式はいくつかの利点がある反面、ダウンロー
ド中にプログラムが正常に受信できなかったり、あるい
は、たまたまチェックサムを通過して一見正常なプログ
ラムとしてダウンロードが終了した場合、そのダウンロ
ードされたプログラムで動作させた時、システムがハン
グアップしてしまうといった重大な問題があった。ま
た、特開2001−101007公報の場合、RAM中
にプログラムを格納するため、バックアップ用の電源が
必要となり、システムが複雑となりコストアップとな
る。
【0004】本発明は、かかる課題に鑑み、ダウンロー
ドするメモリのバンクと現用のメモリのバンクアドレス
を異なるバンクとして、常にダウンロード後も現用のプ
ログラムを保持しておき、ダウンロードしたプログラム
の異常に的確に対処できるコンピュータ装置とプログラ
ムのダウンロード方法を提供することを目的とする。ま
た、他の目的は、ダウンロードするメモリは書き換え可
能な不揮発性メモリを使用することにより、バックアッ
プ電源を不要としたコンピュータ装置を提供する。
【0005】
【課題を解決するための手段】本発明はかかる課題を解
決するために、請求項1の発明は、中央処理装置の現用
プログラムを格納する主メモリのバンクアドレスと異な
るバンクアドレスを有する複数の書き換え可能なメモリ
に、通信回線若しくは信号バスラインを介してプログラ
ムのダウンロードを行うコンピュータ装置において、前
記中央処理装置の動作異常が継続すると一定継続時間毎
に前記中央処理装置をリセットするためのリセット信号
を発生するウォッチドック回路と、前記リセット信号に
基づき前記中央処理装置の動作異常の継続時間に対応す
る異常状態信号を出力するシステムエラー検出回路と、
該システムエラー検出回路の信号若しくは前記中央処理
装置の制御信号により、前記書き換え可能なメモリのバ
ンクアドレスを切り替えるアドレス/バンク切替回路
と、を備え、前記中央処理装置がダウンロード指示を受
けた場合、前記現用プログラムを格納しているメモリと
異なるバンクにダウンロード完了後、前記アドレス/バ
ンク切替回路により前記現用プログラムを格納している
メモリから前記ダウンロードされたプログラムを格納し
たメモリに実行バンクを切替え、前記ダウンロードされ
たプログラムを実行した結果、前記システムエラー検出
回路から異常状態信号が出力された場合、前記アドレス
/バンク切替回路により前記現用プログラムを格納して
いるメモリのバンクに戻すことを特徴とする。ホストか
らのダウンロード指示を中央処理装置が受けた場合、基
本的には現用プログラムのバージョンアップか、何らか
のバグがありそれを修正するためである。従って、ダウ
ンロードが成功した場合は現用プログラムは不要とな
り、ダウンロードされたプログラムが新たに主プログラ
ムとなる。そのため、ダウンロード完了後は現用プログ
ラムにダウンロードしたプログラムを上書するのが一般
的である。その理由は、ダウンロードしたプログラムは
事前に動作確認がされ、バグは基本的に無いのが前提で
ある。しかし、通信手段を使って送られる場合、その間
に何らかのノイズによりデータが化ける可能性がゼロで
はない。それを検出するためにチェックサムという手法
によりデータを計算して、所望の計算結果との一致性を
みている。そのためこのチェックサムを通過すればデー
タは正しく受信されたものとみなされるからである。し
かしながら、チェックサムはデータの正確性を100%
保証しているわけではない。ある確率でエラーデータが
チェックサムを通過することがあり得る。あるいは、プ
ログラム自体にバグがある場合、チェックサムが正しく
とも意味がない。そこで、それを防ぐ方法として、ダウ
ンロードしたプログラムが正常にダウンロードされて
も、一旦そのプログラムを実行して、中央処理装置が動
作中に常時プログラムの異常をチェックしているウォッ
チドッグ回路からリセット信号が発生されないかをチェ
ックする。かかる発明によれば、ダウンロードされたプ
ログラムを実行した結果、前記システムエラー検出回路
から異常状態信号が出力された場合、前記アドレス/バ
ンク切替回路により前記現用プログラムを格納している
メモリのバンクに戻すので、システムがダウンすること
を防ぐことができる。
【0006】また、請求項2の発明は、前記中央処理装
置がダウンロード完了後、該ダウンロードデータのチェ
ックサムを計算した結果、所望のチェックサム結果と異
なる場合、前記ダウンロードを指示した相手にその結果
を連絡し、前記現用プログラム動作を実行するか、若し
くは再度前記ダウンロードを実行するかを選択可能とし
たことも本発明の有効な手段である。プログラムのダウ
ンロード後チェックサムの計算が行われ、チェックサム
結果との照合が行われる。もし、その時点でチェックサ
ムエラーとなった場合、その原因は通信中のノイズによ
るデータエラーが考えられる。従って、その結果をホス
トに連絡して再トライするかの指示を待つのが好まし
い。一般には数回再トライしてNGの場合、装置側ある
いは通信回線に何らかの問題があるとみなして、そこで
トライを断念する場合が多い。かかる技術手段によれ
ば、チェックサム結果と異なる場合、前記ダウンロード
を指示した相手にその結果を連絡し、前記現用プログラ
ム動作を実行するか、若しくは再度前記ダウンロードを
実行するかを選択するので、コンピュータ装置のダウン
タイムを極力短くすることができる。また、請求項3の
発明は、前記ダウンロード完了後、前記アドレス/バン
ク切替回路により前記現用プログラムを格納しているメ
モリから前記ダウンロードされたプログラムを格納した
メモリに実行バンクを切替え、前記ダウンロードされた
プログラムを実行した結果、前記システムエラー検出回
路から前記異常状態信号が出力されなかった場合、前記
他のバンクにダウンロードされたプログラムを主メモリ
のプログラムとして実行することも本発明の有効な手段
である。チェックサムを正常に通過したプログラムは基
本的には正常なプログラムである。しかし、請求項1で
述べた通り、完全ではない場合がある。そこで、そのプ
ログラムを一旦システムで実行して、その結果がOKで
あれば正式に主メモリのプログラムとして採用する。か
かる技術手段によれば、ダウンロードされたプログラム
を実行した結果、前記システムエラー検出回路から前記
異常状態信号が出力されなかった場合、前記他のバンク
にダウンロードされたプログラムを主メモリのプログラ
ムとして実行するので、プログラムの確実性が増し、そ
れによりシステムのダウンタイムを最小にすることがで
きる。
【0007】また、請求項4の発明は、前記現用プログ
ラムを他方のバンクメモリにコピーし、前記アドレス/
バンク切替回路により該バンクに実行を切替え、しかる
後に前記ダウンロード完了後、再び前記アドレス/バン
ク切替回路により前記ダウンロードしたバンクに実行を
切替え、該ダウンロードされたプログラムを実行した結
果、前記システムエラー検出回路から前記異常状態信号
が出力された場合、前記現用プログラムを格納したバン
クメモリに実行を切替えることも本発明の有効な手段で
ある。チェックサムを正常に通過し、そのプログラムを
実行した結果システムエラーもなければ、プログラムは
かなりの確率で正常とみなせる。その意味では現用のプ
ログラムは不要である。かかる技術手段によれば、ダウ
ンロードされたプログラムを実行した結果、前記システ
ムエラー検出回路から前記異常状態信号が出力されなか
った場合、前記他のバンクにダウンロードされたプログ
ラムを前記主メモリに上書するので、不要なプログラム
がメモリを占有することを防げる。また、請求項5の発
明は、前記書き換え可能なメモリには、フラッシュメモ
リを含むことも本発明の有効な手段である。書き換え可
能なメモリには、電気的に消去可能なフラッシュメモリ
やEEPROM(Electrically Erasable and Programma
ble Read Only Memory)と、紫外線で消去可能なEPR
OM(Erasable and Programmable Read Only Memory)が
ある。EPROMは書き換え可能ではあるが、電気的に
はできない。また、EEPROMは電気的に消去可能で
あるが、バイト単位のように部分的に逐次的にしか消去
ができない。その点フラッシュメモリは、電気的に全体
を一挙に消去可能であり、しかも不揮発性である。かか
る技術手段によれば、フラッシュメモリは電気的に全体
を一挙に消去可能なので、通信手段等でプログラムのダ
ウンロードが容易にでき、しかもバックアップ電源が不
要となる。
【0008】また、請求項6の発明は、中央処理装置の
現用プログラムを格納する主メモリのバンクアドレスと
異なるバンクアドレスを有する複数の書き換え可能なメ
モリに、通信回線若しくは信号バスラインを介してプロ
グラムをダウンロードする方法において、前記中央処理
装置がダウンロード指示を受けた場合、前記ダウンロー
ド完了後、前記アドレス/バンク切替回路により前記現
用プログラムを格納しているメモリから前記ダウンロー
ドされたプログラムを格納したメモリに実行バンクを切
替え、該ダウンロードされたプログラムを実行した結
果、システム異常状態を検出した場合、前記現用プログ
ラムを格納しているメモリのバンクに戻すことを特徴と
する。また、請求項7の発明は、前記中央処理装置がダ
ウンロード完了後、該ダウンロードデータのチェックサ
ムを計算した結果、所望のチェックサム結果と異なる場
合、前記ダウンロードを指示した相手にその結果を連絡
し、前記現用プログラム動作を実行するか、若しくは再
度前記ダウンロードを実行するかを選択可能としたこと
も本発明の有効な手段である。また、請求項8の発明
は、前記ダウンロード完了後、前記アドレス/バンク切
替回路により前記現用プログラムを格納しているメモリ
から前記ダウンロードされたプログラムを格納したメモ
リに実行バンクを切替え、該ダウンロードされたプログ
ラムを実行した結果、システムが正常に動作した場合、
前記他のバンクにダウンロードされたプログラムを主メ
モリのプログラムとして実行することも本発明の有効な
手段である。また、請求項9の発明は、前記現用プログ
ラムを他方のバンクメモリにコピーし、前記アドレス/
バンク切替回路により該バンクに実行を切替え、しかる
後に前記ダウンロード完了後、再び前記アドレス/バン
ク切替回路により前記ダウンロードしたバンクに実行を
切替え、該ダウンロードされたプログラムを実行し、シ
ステムが正常に動作しなかった場合、前記現用プログラ
ムを格納したバンクメモリに実行を切替えることも本発
明の有効な手段である。
【0009】
【発明の実施の形態】以下、本発明を図に示した実施形
態を用いて詳細に説明する。但し、この実施形態に記載
される構成要素、種類、組み合わせ、形状、その相対配
置などは特定的な記載がない限り、この発明の範囲をそ
れのみに限定する主旨ではなく単なる説明例に過ぎな
い。図1は、本発明の実施形態のコンピュータ装置の構
成を示す図である。このコンピュータ装置は、全体の制
御を司るCPU1と、障害時にCPU1をリセットする
ためのウォッチドッグ回路3と、CPU1を動作させる
主プログラムを記憶する領域を有するバンク1メインメ
モリ15と、ダウンロードするプログラムを記憶する領
域を有するバンク2メインメモリ16と、前記メインメ
モリ15と16の何れかを切り替えて使用するためのア
ドレス/バンク切替え回路7と、ホスト14とCPU1
とを接続するI/Oポート12と、CPU1の暴走状態
か否かを検出するシステムエラー検出回路9とから構成
される。
【0010】ここで、現用主プログラムがバンク1メイ
ンメモリ15に格納され、そのプログラムによりCPU
1が動作している場合について説明する。そのとき、C
PU1は制御信号6によりアドレス/バンク切替え回路
7を制御してバンク1信号10を出力してバンク1メイ
ンメモリ15を選択する。そして、アドレスバス5のア
ドレスを順次変化させ、データバス4にバンク1メイン
メモリ15のプログラムを読み出して動作を遂行する。
また、ウォッチドッグ回路3は、CPU1からのウォッ
チドッグパルス17が一定間隔で入力している場合に
は、CPU1をリセットするウォッチドッグリセットパ
ルス2を出力しないが、ウォッチドッグパルス17の間
隔が一定間隔以上となった場合には、CPU1のウォッ
チドッグリセットパルス2を出力し、ウォッチドッグパ
ルス17が長期間出力されない場合は、ウォッチドッグ
回路3の内部タイマーで決まる所定間隔で周期的にウォ
ッチドッグリセットパルス2を出力し連続的にCPU1
のウォッチドッグリセットを行う。システムエラー検出
回路9は、前記ウォッチドッグリセットパルス2の連続
性を検知して、所定の期間ウォッチドッグリセットパル
ス2が連続した場合、アドレス/バンク切替え回路7に
エラー検出信号8を出力する。アドレス/バンク切替え
回路7はエラー検出信号8を検出すると、システムに何
らかの障害が発生したと判断して、使用中のバンクメイ
ンメモリを未使用の側に切替え、システムエラー信号1
8をI/Oポート12を介してホスト14に送信する。
また、CPU1からの制御信号6により、任意のバンク
メインメモリを選択する。以上が本来の現用プログラム
での動作である。ここで、メインメモリ15とメインメ
モリ16は、電気的に書き換え可能なメモリが使用され
る。電気的に消去可能なメモリとして、フラッシュメモ
リやEEPROM(Electrically Erasable and Program
mable Read Only Memory)がある。EEPROMは電気
的に消去可能であるが、バイト単位のように部分的に逐
次的にしか消去ができない。その点フラッシュメモリ
は、電気的に全体を一挙に消去可能であるので、通信手
段等でプログラムのダウンロードが容易にできる。
【0011】次に、ホスト14から現用プログラムを変
更するために新たなプログラムをダウンロードする場合
について説明する。図2は、本発明の第1の実施形態の
ダウンロード方法を説明するフローチャートである。図
1と併せて参照しながら説明する。主プログラムがバン
ク1メインメモリ15で動作しているものとする。ま
ず、ホスト14からI/Oポート12を介しダウンロー
ドの指示があるか判断する(ステップS1)。NOであ
れば、現用プログラムの動作を続行する(ステップS
2)。ステップS1でホスト14からのダウンロード指
示がある場合(YESのルート)CPU1はホスト14
にダウンロードするプログラムの送信依頼を送る(ステ
ップS4)。その後、ホスト14からダウンロードする
プログラムが送信される(ステップS5)。この間各種
のプロトコルのやり取りがあるが、ここでは省略する。
次に、バンク2メインメモリ16にプログラムをダウン
ロードする(ステップS6)。このときのダウンロード
を制御するダウンロード制御用プログラムは、主プログ
ラムに含まれても良いし、事前に図示しない他のメモリ
に蓄積されても良い。そのプログラムに基づいて行われ
たダウンロードは、バイト単位あるいは所定のワード単
位で行われ、ダウンロード完了まで続けられる(ステッ
プS7)。ダウンロードが完了すると(YESのルー
ト)チェックサムが計算され(ステップS8)、データ
受信中に何らかのノイズによりエラーが発生して所望の
計算結果と異なる場合(NOのルート)、ホスト14に
対してNGを連絡し(ステップS9)、再トライするか
否かを打診する(ステップS10)。再トライの指示が
きた場合(YESのルート)ステップS4に戻り、再ト
ライをしない場合(NOのルート)CPU1はダウンロ
ードを終了する。前記ステップS8でYESの場合、ホ
スト14に対してチェックサムOKを連絡し(ステップ
S12)、CPU1は制御信号6を出力してアドレス/
バンク切替え回路7からバンク2信号11を出力して強
制的にバンク2メインメモリ16側にバンクを切替えて
(ステップS3)、新たにダウンロードされたプログラ
ムを実行する(ステップS13)。この結果システムエ
ラーが発生しなければ(ステップS14のNOのルー
ト)終了して以後バンク2メインメモリ16にダウンロ
ードされたプログラムが主プログラムとなる。ステップ
S14でシステムエラーが発生した場合(YESのルー
ト)システムエラー検出回路9からエラー検出信号8を
出力して強制的にバンク1メインメモリ15側にバンク
を戻してダウンロードを終了する。
【0012】以上のように、通信手段を使って送られる
場合、その間に何らかのノイズによりデータが化ける可
能性がゼロではない。それを検出するためにチェックサ
ムという手法によりデータを計算して、所望の計算結果
との一致性をみている。そのためこのチェックサムを通
過すればデータは正しく受信されたものとみなされるか
らである。しかしながら、チェックサムはデータの正確
性を100%保証しているわけではない。ある確率でエ
ラーデータがチェックサムを通過することがあり得る。
さらに、チェックサムが正しいとしても、プログラム自
体にバグが存在する可能性もある。そこで、これらに対
応する方法として、ダウンロードしたプログラムが正常
にダウンロードされた後、そのプログラムを実行して、
CPU1が動作中に常時プログラムの異常をチェックし
ているウォッチドッグ回路3からウォッチドッグリセッ
トパルス2が発生されないかをチェックする。これによ
り、ダウンロードされたプログラムを実行した結果、前
記システムエラー検出回路9からエラー検出信号8が出
力された場合、前記アドレス/バンク切替回路7により
前記現用プログラムを格納しているメモリのバンク1メ
インメモリ15に戻すので、システムがダウンすること
を防ぐことができる。また、プログラムのダウンロード
中は、チェックサムの計算が行われ、ダウンロード完了
後チェックサム結果との照合が行われる。もし、その時
点でチェックサムエラーとなった場合、その原因は通信
中のノイズによるデータエラーが考えられる。従って、
その結果をホスト14に連絡して再トライするかの指示
を待つのが好ましい。一般には数回再トライしてNGの
場合、装置側あるいは通信回線に何らかの問題があると
みなして、そこでトライを断念する場合が多い。これに
より、チェックサム結果と異なる場合、前記ダウンロー
ドを指示したホスト14にその結果を連絡し、再度前記
ダウンロードを実行するか否かを選択するので、コンピ
ュータ装置のダウンタイムを極力短くすることができ
る。
【0013】図3は、本発明の第2の実施形態のダウン
ロード方法を説明するフローチャートである。図1と併
せて参照しながら説明する。主プログラムがバンク1メ
インメモリ15で動作しているものとする。まず、ホス
ト14からI/Oポート12を介しダウンロードの指示
があるか判断する(ステップS20)。NOであれば、
現用プログラムの動作を続行する(ステップS21)。
ステップS20でホスト14からのダウンロード指示が
ある場合(YESのルート)CPU1は主プログラムを
バンク2メインメモリ16にコピーする(ステップS3
4)。続いてCPU1は、制御信号6を出力してアドレ
ス/バンク切替え回路7からバンク2信号11を出力し
て強制的にバンク2メインメモリ16側に切替える(ス
テップS22)。次に、CPU1はホスト14にダウン
ロードするプログラムの送信依頼を送る(ステップS2
3)。その後、ホスト14からダウンロードするプログ
ラムが送信される(ステップS24)。この間各種のプ
ロトコルのやり取りがあるが、ここでは省略する。次
に、バンク1メインメモリ15にプログラムをダウンロ
ードする(ステップS25)。このときのダウンロード
を制御するダウンロード制御用プログラムは主プログラ
ムに含まれていても良いし、事前に図示しない他のメモ
リに蓄積されてもよい。そのプログラムに基づいて行わ
れるダウンロードはバイト単位あるいは所定のワード単
位で行われ、ダウンロード完了まで続けられる(ステッ
プS26)。ダウンロードが完了すると(YESのルー
ト)チェックサムが計算され(ステップS27)、デー
タ受信中に何らかのノイズによりエラーが発生して所望
の計算結果と異なる場合(NOのルート)、ホスト14
に対してNGを連絡し(ステップS28)、再トライす
るか否かを打診する(ステップS29)。再トライの指
示がきた場合(YESのルート)ステップS23に戻
り、再トライをしない場合(NOのルート)CPU1は
ダウンロードを終了する。前記ステップS27でYES
の場合、ホスト14に対してチェックサムOKを連絡し
(ステップS31)、CPU1は、制御信号6を出力し
てアドレス/バンク切替え回路7からバンク1信号10
を出力して強制的にバンク1メインメモリ15側にバン
クを戻して(ステップS35)、新たにダウンロードさ
れたプログラムを実行する(ステップS32)。終了し
て以後、バンク1メインメモリ15にダウンロードされ
たプログラムが主プログラムとなる。ステップS33で
システムエラーが発生した場合(YESのルート)、シ
ステムエラー検出回路9からエラー検出信号8を出力し
て強制的にバンク2メインメモリ16側にバンクを戻し
て、ダウンロードを終了する。第1及び第2の実施形態
を併用することで、ダウンロードを実行するバンクを一
方に固定することが可能となる。
【0014】以上のように、チェックサムを正常に通過
し、そのプログラムを実行した結果システムエラーもな
ければ、プログラムはかなりの確率で正常とみなせる。
その意味では現用のプログラムは不要である。これによ
れば、ダウンロードされたプログラムを実行した結果、
前記システムエラー検出回路7から前記異常状態信号が
出力されなかった場合、主プログラム実行中以外のバン
クメインメモリを開放することができるので、不要なプ
ログラムがメモリを占有することを防げる。
【0015】
【発明の効果】以上記載のごとく本発明によれば、請求
項1、6は、ダウンロードされたプログラムを実行した
結果、前記システムエラー検出回路から異常状態信号が
出力された場合、前記アドレス/バンク切替回路により
前記現用プログラムを格納しているメモリのバンクに戻
すので、システムがダウンすることを防ぐことができ
る。請求項2、7は、チェックサム結果と異なる場合、
前記ダウンロードを指示した相手にその結果を連絡し、
前記現用プログラム動作を実行するか、若しくは再度前
記ダウンロードを実行するかを選択するので、コンピュ
ータ装置のダウンタイムを極力短くすることができる。
請求項3、8は、ダウンロードされたプログラムを実行
した結果、前記システムエラー検出回路から前記異常状
態信号が出力されなかった場合、前記他のバンクにダウ
ンロードされたプログラムを主メモリのプログラムとし
て実行するので、プログラムの確実性が増し、それによ
りシステムのダウンタイムを最小にすることができる。
請求項4、9は、請求項1〜3,5〜8と反対側のバン
ク(主プログラムを実行していたバンク)にダウンロー
ドできるため、通常のプログラムが動作するバンクを一
方に固定することが可能となり、ダウンロードされたプ
ログラムを実行した結果、前記システムエラー検出回路
から前記異常状態信号が出力されなかった場合、動作バ
ンク以外を解放でき不要なプログラムがメモリを占有す
ることを防げる。請求項5は、フラッシュメモリは電気
的に全体を一挙に消去可能なので、通信手段等でプログ
ラムのダウンロードが容易にでき、しかもバックアップ
電源が不要となる。
【図面の簡単な説明】
【図1】本発明の実施形態のコンピュータ装置の構成を
示す図である。
【図2】本発明の第1実施形態のダウンロード方法を説
明するフローチャートである。
【図3】本発明の第2実施形態のダウンロード方法を説
明するフローチャートである。
【符号の説明】
1 CPU、3 ウォッチドッグ回路、7 アドレス/
バンク切替え回路、9システムエラー検出回路、12
I/Oポート、14 ホスト、15 バンク1メインメ
モリ、16 バンク2メインメモリ

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 中央処理装置の現用プログラムを格納す
    る主メモリのバンクアドレスと異なるバンクアドレスを
    有する複数の書き換え可能なメモリに、通信回線若しく
    は信号バスラインを介してプログラムのダウンロードを
    行うコンピュータ装置において、 前記中央処理装置の動作異常が継続すると一定継続時間
    毎に前記中央処理装置をリセットするためのリセット信
    号を発生するウォッチドック回路と、 前記リセット信号に基づき前記中央処理装置の動作異常
    の継続時間に対応する異常状態信号を出力するシステム
    エラー検出回路と、 該システムエラー検出回路の信号若しくは前記中央処理
    装置の制御信号により、前記書き換え可能なメモリのバ
    ンクアドレスを切り替えるアドレス/バンク切替回路
    と、を備え、 前記中央処理装置がダウンロード指示を受けた場合、ダ
    ウンロード完了後、前記アドレス/バンク切替回路によ
    り前記現用プログラムを格納しているメモリから前記ダ
    ウンロードされたプログラムを格納したメモリに実行バ
    ンクを切替え、前記ダウンロードされたプログラムを実
    行した結果、前記システムエラー検出回路から異常状態
    信号が出力された場合、前記アドレス/バンク切替回路
    により前記現用プログラムを格納しているメモリのバン
    クに戻すことを特徴とするコンピュータ装置。
  2. 【請求項2】 前記中央処理装置がダウンロード完了
    後、該ダウンロードデータのチェックサムを計算した結
    果、所望のチェックサム結果と異なる場合、前記ダウン
    ロードを指示した相手にその結果を連絡し、前記現用プ
    ログラム動作を実行するか、若しくは再度前記ダウンロ
    ードを実行するかを選択可能としたことを特徴とする請
    求項1記載のコンピュータ装置。
  3. 【請求項3】 前記ダウンロード完了後、前記アドレス
    /バンク切替回路により前記現用プログラムを格納して
    いるメモリから前記ダウンロードされたプログラムを格
    納したメモリに実行バンクを切替え、前記ダウンロード
    されたプログラムを実行した結果、前記システムエラー
    検出回路から前記異常状態信号が出力されなかった場
    合、前記他のバンクにダウンロードされたプログラムを
    主メモリのプログラムとして実行することを特徴とする
    請求項1、2記載のコンピュータ装置。
  4. 【請求項4】 前記現用プログラムを他方のバンクメモ
    リにコピーし、前記アドレス/バンク切替回路により該
    バンクに実行を切替え、しかる後に前記ダウンロード完
    了後、再び前記アドレス/バンク切替回路により前記ダ
    ウンロードしたバンクに実行を切替え、該ダウンロード
    されたプログラムを実行した結果、前記システムエラー
    検出回路から前記異常状態信号が出力された場合、前記
    現用プログラムを格納したバンクメモリに実行を切替え
    ることを特徴とする請求項1、2記載のコンピュータ装
    置。
  5. 【請求項5】 前記書き換え可能なメモリには、フラッ
    シュメモリを含むことを特徴とする請求項1〜4記載の
    コンピュータ装置。
  6. 【請求項6】 中央処理装置の現用プログラムを格納す
    る主メモリのバンクアドレスと異なるバンクアドレスを
    有する複数の書き換え可能なメモリに、通信回線若しく
    は信号バスラインを介してプログラムをダウンロードす
    る方法において、 前記中央処理装置がダウンロード指示を受けた場合、前
    記ダウンロード完了後、前記アドレス/バンク切替回路
    により前記現用プログラムを格納しているメモリから前
    記ダウンロードされたプログラムを格納したメモリに実
    行バンクを切替え、該ダウンロードされたプログラムを
    実行した結果、システム異常状態を検出した場合、前記
    現用プログラムを格納しているメモリのバンクに戻すこ
    とを特徴とするプログラムのダウンロード方法。
  7. 【請求項7】 前記中央処理装置がダウンロード完了
    後、該ダウンロードデータのチェックサムを計算した結
    果、所望のチェックサム結果と異なる場合、前記ダウン
    ロードを指示した相手にその結果を連絡し、前記現用プ
    ログラム動作を実行するか、若しくは再度前記ダウンロ
    ードを実行するかを選択可能としたことを特徴とする請
    求項6記載のプログラムのダウンロード方法。
  8. 【請求項8】 前記ダウンロード完了後、前記アドレス
    /バンク切替回路により前記現用プログラムを格納して
    いるメモリから前記ダウンロードされたプログラムを格
    納したメモリに実行バンクを切替え、該ダウンロードさ
    れたプログラムを実行した結果、システムが正常に動作
    した場合、前記他のバンクにダウンロードされたプログ
    ラムを主メモリのプログラムとして実行することを特徴
    とする請求項6、7記載のプログラムのダウンロード方
    法。
  9. 【請求項9】 前記現用プログラムを他方のバンクメモ
    リにコピーし、前記アドレス/バンク切替回路により該
    バンクに実行を切替え、しかる後に前記ダウンロード完
    了後、再び前記アドレス/バンク切替回路により前記ダ
    ウンロードしたバンクに実行を切替え、該ダウンロード
    されたプログラムを実行し、システムが正常に動作しな
    かった場合、前記現用プログラムを格納したバンクメモ
    リに実行を切替えることを特徴とする請求項6、7記載
    のプログラムのダウンロード方法。
JP2001337000A 2001-11-01 2001-11-01 コンピュータ装置及びプログラムのダウンロード方法 Pending JP2003140915A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001337000A JP2003140915A (ja) 2001-11-01 2001-11-01 コンピュータ装置及びプログラムのダウンロード方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001337000A JP2003140915A (ja) 2001-11-01 2001-11-01 コンピュータ装置及びプログラムのダウンロード方法

Publications (1)

Publication Number Publication Date
JP2003140915A true JP2003140915A (ja) 2003-05-16

Family

ID=19151730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001337000A Pending JP2003140915A (ja) 2001-11-01 2001-11-01 コンピュータ装置及びプログラムのダウンロード方法

Country Status (1)

Country Link
JP (1) JP2003140915A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006260283A (ja) * 2005-03-17 2006-09-28 Nec Corp 制御装置とそのプログラム、及び、プログラムダウンロード方法
JP2015228076A (ja) * 2014-05-30 2015-12-17 三菱電機株式会社 設備機器システム、および、コントローラ
JP2020119419A (ja) * 2019-01-28 2020-08-06 日立オートモティブシステムズ株式会社 電子制御装置及びプログラム更新方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006260283A (ja) * 2005-03-17 2006-09-28 Nec Corp 制御装置とそのプログラム、及び、プログラムダウンロード方法
JP2015228076A (ja) * 2014-05-30 2015-12-17 三菱電機株式会社 設備機器システム、および、コントローラ
JP2020119419A (ja) * 2019-01-28 2020-08-06 日立オートモティブシステムズ株式会社 電子制御装置及びプログラム更新方法
WO2020158675A1 (ja) * 2019-01-28 2020-08-06 日立オートモティブシステムズ株式会社 電子制御装置及びプログラム更新方法
JP7232062B2 (ja) 2019-01-28 2023-03-02 日立Astemo株式会社 電子制御装置及びプログラム更新方法
US11914871B2 (en) 2019-01-28 2024-02-27 Hitachi Astemo, Ltd. Electronic control device and program-update method

Similar Documents

Publication Publication Date Title
US6615404B1 (en) Method and apparatus for downloading software into an embedded-system
US7197613B2 (en) Nonvolatile memory
US8930931B2 (en) Information processing apparatus using updated firmware and system setting method
JP3915808B2 (ja) プログラマブルコントローラおよびプログラマブルコントローラシステムならびにcpuユニット
JP2023035930A (ja) コンピュータシステム及びコンピュータシステムのブート方法
JP2007122151A (ja) ブート制御装置およびブート制御方法
JPH04167139A (ja) プログラムダウンロード方式
CN111736882B (zh) 一种dsp程序的远程升级方法
JP5012548B2 (ja) プログラマブルコントローラ
EP2733612B1 (en) Information processing device, method, and program
JP2003140915A (ja) コンピュータ装置及びプログラムのダウンロード方法
JP2005284902A (ja) 端末装置、その制御方法及び制御プログラム、ホスト装置、その制御方法及び制御プログラム、遠隔更新システム、方法及びプログラム
JP4375857B2 (ja) プログラム再書き込み機能付コンピュータ
JP4867557B2 (ja) プログラマブルコントローラ
JP5685117B2 (ja) コンフィグレーション冗長化装置および、コンフィグレーション手法
CN111666094B (zh) 一种实时固件升级系统与方法
JPH0855068A (ja) 通信端末装置
JPH05158703A (ja) リモートソフトウェアダウンロード方式
JP2010157026A (ja) プログラムエリア切替方法
JP6554801B2 (ja) 冗長通信装置及びその制御方法
JP2005092695A (ja) 二重化コントローラ、その等値化モード決定方法
JPH11154099A (ja) データ処理装置
JP5002900B2 (ja) 制御装置とそのプログラム、及び、プログラムダウンロード方法
JP2001306112A (ja) プログラマブルコントローラ
JPH10133958A (ja) 通信装置制御回路