JPS5818719B2 - Ｒｏｍ バツクアツプソウチ - Google Patents
Ｒｏｍ バツクアツプソウチInfo
- Publication number
- JPS5818719B2 JPS5818719B2 JP50099986A JP9998675A JPS5818719B2 JP S5818719 B2 JPS5818719 B2 JP S5818719B2 JP 50099986 A JP50099986 A JP 50099986A JP 9998675 A JP9998675 A JP 9998675A JP S5818719 B2 JPS5818719 B2 JP S5818719B2
- Authority
- JP
- Japan
- Prior art keywords
- rom
- memory
- electronic device
- backup
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
- G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
- G11C17/12—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices
Landscapes
- Hardware Redundancy (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Description
【発明の詳細な説明】
本発明は、ＲＯＭ（読出し専用メモリ）を使用した電子
装置におけるＲＯＭのバックアップ装置に関するもので
ある。
装置におけるＲＯＭのバックアップ装置に関するもので
ある。
情報処理機器、制御機器及びその他の各種の電子装置で
は、制御部の中枢にＲＯＭが使用されているが、従来、
この種のＲＯＭに不良、変更の必要性が発生すると、こ
れに次のような方法により対処していた。
は、制御部の中枢にＲＯＭが使用されているが、従来、
この種のＲＯＭに不良、変更の必要性が発生すると、こ
れに次のような方法により対処していた。
（１）新しいＲＯＭを書込み装置で作り、不良、変更の
発生したＲＯＭをこれと取り替える。
発生したＲＯＭをこれと取り替える。
（２）ＲＯＭの不良、変更の発生した個所を消去装置で
消した後、書込み装置であらたに書き替える。
消した後、書込み装置であらたに書き替える。
（３）電子装置内にＲＡＭ （Ｒａｎｄｏｍ Ａｃｃ
ｅｓｓ −Ｍｅｍｏｒｙ ）等を用意しておき、一時、
不良、変更の発生したＲＯＭの代用を行わせる。
ｅｓｓ −Ｍｅｍｏｒｙ ）等を用意しておき、一時、
不良、変更の発生したＲＯＭの代用を行わせる。
（４）電子装置内にＲＯＭ書込み回路を初めから組み込
んでおき、該書込み回路によりＲＯＭの所望の個所を書
き替える。
んでおき、該書込み回路によりＲＯＭの所望の個所を書
き替える。
しかし、（１）及び（２）の方法では不良、変更の発生
の都度、書込み装置、消去装置等でＲＯＭの書き替えを
必要とし、ＲＯＭの無駄と手間がか＼るという欠点があ
る。
の都度、書込み装置、消去装置等でＲＯＭの書き替えを
必要とし、ＲＯＭの無駄と手間がか＼るという欠点があ
る。
特に、プログラムの調整段階でＲＯＭの内容を頻繁に変
更する必要がある場合、（１）の方法ではその都度ＲＯ
Ｍを取り替えなげればならず、不経済である。
更する必要がある場合、（１）の方法ではその都度ＲＯ
Ｍを取り替えなげればならず、不経済である。
一方、（３）及び（４）の方法では予じめ電子装置内に
ＲＯＭ書込み回路や別のメモリを組み込むため、電子装
置がコスト高になるという欠点がある。
ＲＯＭ書込み回路や別のメモリを組み込むため、電子装
置がコスト高になるという欠点がある。
本発明は紙上の事情に鑑み開発されたもので、電子装置
内のＲＯＭとピンコンパティプルな不揮発性メモリを内
蔵したＲＯＭバックアップ装置により電子装置内のＲＯ
Ｍの機能を遂行させることを特徴としている。
内のＲＯＭとピンコンパティプルな不揮発性メモリを内
蔵したＲＯＭバックアップ装置により電子装置内のＲＯ
Ｍの機能を遂行させることを特徴としている。
以下、図面により本発明の内容を詳述することにする。
図は本発明の一実施例を示す。
図において、１はＲＯＭ１０を内蔵した電子装置、２は
本発明の中心をなすＲＯＭバックアップ装置で、該バッ
クアップ装置にはＲＯＭ１０とピンコンパティプルで読
み書き可能な不揮発性メモリ１３が内蔵されている。
本発明の中心をなすＲＯＭバックアップ装置で、該バッ
クアップ装置にはＲＯＭ１０とピンコンパティプルで読
み書き可能な不揮発性メモリ１３が内蔵されている。
１１はメモリ１３の書替えアドレス、データを入力する
テンキーボード、１２は入力情報をエンコードするコー
ダーであり、１４はアドレスレジスタ、１５はメモリレ
ジスタ、１６はバッファレジスタ、１７は表示部、１８
はテス）ＲＯＭを収容するＲＯＭ収容部、１９はメモリ
プロテクト回路、２０は装置内電源である。
テンキーボード、１２は入力情報をエンコードするコー
ダーであり、１４はアドレスレジスタ、１５はメモリレ
ジスタ、１６はバッファレジスタ、１７は表示部、１８
はテス）ＲＯＭを収容するＲＯＭ収容部、１９はメモリ
プロテクト回路、２０は装置内電源である。
今、電子装置１に内蔵されているＲＯＭｌ０に不良、変
更の必要性が生じたとする。
更の必要性が生じたとする。
この場合、オペレータはＲＯＭ１０を電子装置１から取
りはずし、これはＲＯＭバックアップ装置２のＲＯＭ収
容部１８にセットし、電子装置１からＲＯＭアドレスを
順次アドレスレジスタ１４に転送する。
りはずし、これはＲＯＭバックアップ装置２のＲＯＭ収
容部１８にセットし、電子装置１からＲＯＭアドレスを
順次アドレスレジスタ１４に転送する。
このアドレスレジスタ１４の出力はメモリ１３に対して
は書込みアドレスとなると共に、ＲＯＭ収容部１８のＲ
ＯＭに対しては読出しアドレスとなり、ＲＯＭ収容部１
８のＲＯＭの内容がメモリ１３にそのま＼１対１にロー
ドされる。
は書込みアドレスとなると共に、ＲＯＭ収容部１８のＲ
ＯＭに対しては読出しアドレスとなり、ＲＯＭ収容部１
８のＲＯＭの内容がメモリ１３にそのま＼１対１にロー
ドされる。
勿論、アドレスレジスタ１４に対するアドレス情報のセ
ットをテンキーボード１１から与えれば、このロードを
マニアルで行うことも出来る。
ットをテンキーボード１１から与えれば、このロードを
マニアルで行うことも出来る。
その後、オペレータはテンキーボード１１、エンコーダ
１２を通してアドレスレジスタ１４にアドレスを順次セ
ットし、メモリ１３の内容を次々に読み出す。
１２を通してアドレスレジスタ１４にアドレスを順次セ
ットし、メモリ１３の内容を次々に読み出す。
このメモリ１３から読み出されたデータはメモリレジス
タ１５を通ってメモリ１３に再格納されると共に、表示
部１７に表示される。
タ１５を通ってメモリ１３に再格納されると共に、表示
部１７に表示される。
オペレータはこの表示部１γの表示状態を監視し、不良
又は変更する必要のアドレスに来ると、テンキーボード
１１より新しいデータを入力する。
又は変更する必要のアドレスに来ると、テンキーボード
１１より新しいデータを入力する。
このデータはコーダー１２を通してメモリレジスタ１５
にセットされ、メモリ１３のアドレスレジスタ１４で指
定されたアドレスに格納される。
にセットされ、メモリ１３のアドレスレジスタ１４で指
定されたアドレスに格納される。
その後、上述の処理を繰返すことにより、メモリ１３に
は電子装置から取りはずしたＲＯＭ１０の内容が、その
不良又は変更個所が修正されて、そのま５、格納される
ことになる。
は電子装置から取りはずしたＲＯＭ１０の内容が、その
不良又は変更個所が修正されて、そのま５、格納される
ことになる。
メモリプロテクト回路１９はメモリ１３の書込み機能等
を禁止し、変更後、メモリ１３の内容がテンキーボード
１１により破壊されるのを防止するだめのものである。
を禁止し、変更後、メモリ１３の内容がテンキーボード
１１により破壊されるのを防止するだめのものである。
バックアップ装置２のメモリ１３は電子装置１のＲＯＭ
１０とピンコンパティプルで読み書き可能である。
１０とピンコンパティプルで読み書き可能である。
このため、電子装置１がＲＯＭ１０を実際に収容してい
るときと同様に、ＲＯＭ１０に対する読出しアドレスを
発すると、これはバックアップ装置２のアドレスレジス
タ１４にも転送され、その結果、メモリ１３内のＲＯＭ
ｌ０と同一アドレスがアクセスされてその内容が読み出
される。
るときと同様に、ＲＯＭ１０に対する読出しアドレスを
発すると、これはバックアップ装置２のアドレスレジス
タ１４にも転送され、その結果、メモリ１３内のＲＯＭ
ｌ０と同一アドレスがアクセスされてその内容が読み出
される。
このメモリ１３から読み出されたデータはメモリレジス
タ１５にセットされた後、バッファレジスタ１６を経由
して電子装置１に取り込まれることになる。
タ１５にセットされた後、バッファレジスタ１６を経由
して電子装置１に取り込まれることになる。
つまり、電子装置１から取りはずされたＲＯＭ１０に代
り、バックアップ装置２のメモリ１３がＲＯＭ１０の役
目をするのである。
り、バックアップ装置２のメモリ１３がＲＯＭ１０の役
目をするのである。
なお、ＲＯＭ収容部１８に新しいＲＯＭをセットし、こ
れにメモリ１３の内容を書き込めば、変更後の新ＲＯＭ
が簡単に作成される。
れにメモリ１３の内容を書き込めば、変更後の新ＲＯＭ
が簡単に作成される。
このようにして、作成されたＲＯＭを電子装置に組み込
むことによりＲＯＭバックアップ装置２の役目は終了し
、電子装置１から該ＲＯＭバックアップ装置２を切り離
す。
むことによりＲＯＭバックアップ装置２の役目は終了し
、電子装置１から該ＲＯＭバックアップ装置２を切り離
す。
バックアップ装置２には電源２０か内蔵されており、従
って、電子装置１から電源の供給を受けなくとも上記の
一連の動作が実行可能である。
って、電子装置１から電源の供給を受けなくとも上記の
一連の動作が実行可能である。
以上の説明から明らかな如く、本発明によれば、ＲＯＭ
バックアップ装置を電子装置に接続することにより、電
子装置に組み込まれたＲＯＭの機能をバックアップ装置
に持たせることかでき、又、書き替えはテンキーボード
によりバックアップ装置に内蔵された不揮発性メモリの
内容を一時書き替えておき、所望の書き替えが終了した
段階で新しいＲＯＭに上記メモリの内容を書き込み、電
子装置に従来のように書込み装置で欠陥がなおるまで伺
回もＲＯＭを取り替えては修正する必要がなく、ＲＯＭ
の無駄と手間かはぶげ、且つ電子装置には書き替えのだ
めの回路等を予じめ組み込んでおく必要はなく、電子装
置のコスト高をもたらすことはない。
バックアップ装置を電子装置に接続することにより、電
子装置に組み込まれたＲＯＭの機能をバックアップ装置
に持たせることかでき、又、書き替えはテンキーボード
によりバックアップ装置に内蔵された不揮発性メモリの
内容を一時書き替えておき、所望の書き替えが終了した
段階で新しいＲＯＭに上記メモリの内容を書き込み、電
子装置に従来のように書込み装置で欠陥がなおるまで伺
回もＲＯＭを取り替えては修正する必要がなく、ＲＯＭ
の無駄と手間かはぶげ、且つ電子装置には書き替えのだ
めの回路等を予じめ組み込んでおく必要はなく、電子装
置のコスト高をもたらすことはない。
図は本発明の一実施例を示すブロック図である。
１−・・電子装置、２・・・ＲＯＭバックアップ装置、
１０・・・ＲＯＭ、１１・・・テンキボード、１２・・
・コーダー、１３・・・メモリ、１４・・・アドレスレ
ジスタ、１５・・・メモリレジスタ、１６・・・バッフ
ァレジスタ、１１・・・表示部、１８・・・ＲＯＭ収容
部、１９・・・メモリプロテクト制御回路、２０・・・
電源。
１０・・・ＲＯＭ、１１・・・テンキボード、１２・・
・コーダー、１３・・・メモリ、１４・・・アドレスレ
ジスタ、１５・・・メモリレジスタ、１６・・・バッフ
ァレジスタ、１１・・・表示部、１８・・・ＲＯＭ収容
部、１９・・・メモリプロテクト制御回路、２０・・・
電源。
Claims (1)
- １ 電子装置に組み込まれたＲＯＭの代替えを行５ＲＯ
Ｍバックアップ装置であって、前記ＲＯＭとピンコンパ
ティプルで読み書き可能なメモリを具備し、前記電子装
置がＲＯＭに対して発する読出しアドレスを取り込んで
前記メモリの内容を読出し、該読出したデータを電子装
置に出力することにより、前記ＲＯＭを取り外した状態
で電子装置を動作可能としたことを特徴とするＲＯＭバ
ックアップ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50099986A JPS5818719B2 (ja) | 1975-08-18 | 1975-08-18 | Ｒｏｍ バツクアツプソウチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50099986A JPS5818719B2 (ja) | 1975-08-18 | 1975-08-18 | Ｒｏｍ バツクアツプソウチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5223233A JPS5223233A (en) | 1977-02-22 |
| JPS5818719B2 true JPS5818719B2 (ja) | 1983-04-14 |
Family
ID=14261964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50099986A Expired JPS5818719B2 (ja) | 1975-08-18 | 1975-08-18 | Ｒｏｍ バツクアツプソウチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5818719B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58143496A (ja) * | 1982-02-22 | 1983-08-26 | Yokogawa Hokushin Electric Corp | 読出専用メモリの書込装置 |
| US4752914A (en) * | 1984-05-31 | 1988-06-21 | Fujitsu Limited | Semiconductor integrated circuit with redundant circuit replacement |
| JPS63141104A (ja) * | 1986-12-03 | 1988-06-13 | Mitsubishi Electric Corp | プログラマブルコントロ−ラ用表示フオント作成装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4842645A (ja) * | 1971-09-29 | 1973-06-21 | ||
| JPS50136588A (ja) * | 1974-04-18 | 1975-10-29 |
-
1975
- 1975-08-18 JP JP50099986A patent/JPS5818719B2/ja not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4842645A (ja) * | 1971-09-29 | 1973-06-21 | ||
| JPS50136588A (ja) * | 1974-04-18 | 1975-10-29 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5223233A (en) | 1977-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS605024B2 (ja) | 情報処理方式 | |
| EP0969378A2 (en) | Data storage, data processing system and method | |
| JPH01183729A (ja) | メモリの自動初期化機能を備えたプリンタ | |
| JPS5818719B2 (ja) | Ｒｏｍ バツクアツプソウチ | |
| JPH10240629A (ja) | メモリ内情報更新方法 | |
| JPS6019538B2 (ja) | プログラム書込み方式 | |
| JPH0784894A (ja) | 不揮発性メモリの書き込み方法 | |
| JPH06180674A (ja) | データ記憶装置 | |
| JP2000235483A (ja) | 情報処理装置 | |
| JP3480957B2 (ja) | メモリのプログラミング装置 | |
| JP2001092713A (ja) | データ書き込み装置とその書き込み方法 | |
| JPH0728707A (ja) | 不揮発性メモリのデ−タ保護方法 | |
| JP2961781B2 (ja) | データ処理装置 | |
| JPS6027035B2 (ja) | キヤラクタ・ジエネレ−タのイニシヤル・ロ−デイング制御方式 | |
| US6338100B1 (en) | Microcontroller having SRAM for storing program instructions and program interface for obtaining the program instructions from an external source | |
| JPS62229598A (ja) | 不揮発性メモリを用いるデ−タ記憶方式 | |
| JPH01207841A (ja) | 状態履歴記憶装置 | |
| JP2648493B2 (ja) | データ入出力方法 | |
| JPS59168528A (ja) | イニシヤル・プログラム・ロ−ド方式 | |
| JPS63123136A (ja) | 論理シミユレ−タ | |
| JPH0325544A (ja) | メモリ制御回路 | |
| JPH0273420A (ja) | 半導体ディスク装置 | |
| JPH0321922B2 (ja) | ||
| JPS58201162A (ja) | デ−タ入力装置 | |
| JPH0635691A (ja) | プログラムデータ書き込み制御装置 |