JPH0321922B2 - - Google Patents
Info
- Publication number
- JPH0321922B2 JPH0321922B2 JP5078781A JP5078781A JPH0321922B2 JP H0321922 B2 JPH0321922 B2 JP H0321922B2 JP 5078781 A JP5078781 A JP 5078781A JP 5078781 A JP5078781 A JP 5078781A JP H0321922 B2 JPH0321922 B2 JP H0321922B2
- Authority
- JP
- Japan
- Prior art keywords
- sequence
- sequence control
- data
- prom
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 5
- 239000000872 buffer Substances 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/10—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using selector switches
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Read Only Memory (AREA)
- Programmable Controllers (AREA)
Description
【発明の詳細な説明】
本発明はシーケンス制御用PROMのデータ作
成書込方法に関するものであり、その目的とする
ところはシーケンス制御回路の等価回路における
構成部品の接続関係をそれぞれ所定のシンボルコ
ードにてキー入力すれば、自動的にシーケンスデ
ータが形成されてPROMに書込まれるようにす
ることにより書込みが簡便にでき、省人化が計れ
るシーケンス制御用PROMのデータ作成書込方
法を提供することにある。
成書込方法に関するものであり、その目的とする
ところはシーケンス制御回路の等価回路における
構成部品の接続関係をそれぞれ所定のシンボルコ
ードにてキー入力すれば、自動的にシーケンスデ
ータが形成されてPROMに書込まれるようにす
ることにより書込みが簡便にでき、省人化が計れ
るシーケンス制御用PROMのデータ作成書込方
法を提供することにある。
一般に、機器を自動制御するシーケンス制御回
路は第１図に示す（要部のみ図示）ようにセンサ
の出力接点あるいはリレー接点などの入力スイツ
チX0，X1，X2…と、出力リレーY0，Y1，Y7…
のリレー接点y0，y1，y7…と、内部リレーCR0…
のリレー接点cr0…とでいわゆるリレーシーケン
スを形成している。従来、このようなシーケンス
制御回路のリレーシーケンスをPROM（プログラ
マブル・リードオンリーメモリー）に書込んでシ
ーケンス制御回路を簡略化するようにしたものが
あつた。すなわち複数個の入力スイツチX0，X1，
X2…の出力をアドレスデータとしてシーケンス
制御用PROMに記憶されている入力スイツチX0，
X1，X2…出力の状態に対応する出力要素（出力
リレーY0，Y1，Y2…）の制御状態を示すシーケ
ンスデータ（シーケンス制御データ）を読み出し
て出力リレーY0，Y1，Y7…を制御するようにし
たものである。しかしながら、このような従来例
においてPROMにシーケンスデータを書込むデ
ータ書込み作業が面倒であつた。すなわち、従来
におけるPROMのデータ作成書込方法はシーケ
ンス制御回路の回路図に基づいてシーケンス制御
時における各入力スイツチX0，X1，X7…のとり
得る全ての状態について出力リレーY0，Y1，Y7
…の制御データであるシーケンスデータを作成
し、このシーケンスデータをPROMに書込むよ
うになつており、シーケンス制御回路が複雑にな
ると、シーケンスデータの作成作業が非常に面倒
であつた。本発明は上記の点に鑑みて為されたも
のである。
路は第１図に示す（要部のみ図示）ようにセンサ
の出力接点あるいはリレー接点などの入力スイツ
チX0，X1，X2…と、出力リレーY0，Y1，Y7…
のリレー接点y0，y1，y7…と、内部リレーCR0…
のリレー接点cr0…とでいわゆるリレーシーケン
スを形成している。従来、このようなシーケンス
制御回路のリレーシーケンスをPROM（プログラ
マブル・リードオンリーメモリー）に書込んでシ
ーケンス制御回路を簡略化するようにしたものが
あつた。すなわち複数個の入力スイツチX0，X1，
X2…の出力をアドレスデータとしてシーケンス
制御用PROMに記憶されている入力スイツチX0，
X1，X2…出力の状態に対応する出力要素（出力
リレーY0，Y1，Y2…）の制御状態を示すシーケ
ンスデータ（シーケンス制御データ）を読み出し
て出力リレーY0，Y1，Y7…を制御するようにし
たものである。しかしながら、このような従来例
においてPROMにシーケンスデータを書込むデ
ータ書込み作業が面倒であつた。すなわち、従来
におけるPROMのデータ作成書込方法はシーケ
ンス制御回路の回路図に基づいてシーケンス制御
時における各入力スイツチX0，X1，X7…のとり
得る全ての状態について出力リレーY0，Y1，Y7
…の制御データであるシーケンスデータを作成
し、このシーケンスデータをPROMに書込むよ
うになつており、シーケンス制御回路が複雑にな
ると、シーケンスデータの作成作業が非常に面倒
であつた。本発明は上記の点に鑑みて為されたも
のである。
以下、実施例について説明する。第２図は本発
明方法によるPROMのデータ作成書込装置の外
観斜視図を示すもので、１は演算部２０およびシ
ーケンスチエツク部２９を収納するケース、２は
シンボルコードを入力する入力キーであり、入力
キー２のうち“Ｘ”，“Ｙ”，“OR”，“NOT”，
“START”…はシンボルコードを入力するため
の命令キー、“０”…“９”は数字入力キーであ
る。３ａ，３ｂはキー入力表示あるいは模擬結果
表示用文字表示器、４はメモリユニツト挿入部、
５はメモリユニツト接続用雄コネクタ、６は電源
ソケツト、７は演算部で演算されたシーケンスデ
ータに誤りがないかどうかをチエツクするシーケ
ンスチエツク用スイツチであり、このシーケンス
制御状態を模擬するためのシーケンスチエツク用
スイツチ７の各スイツチはそれぞれ入力スイツチ
X0，X1，X2…に対応するものである。８は動作
表示用LEDである。９はメモリユニツトであり、
シーケンスデータの書込まれるシーケンス制御用
（別のシーケンス制御装置に用いられる）の
PROM２８がメモリ収納ケース１０に収納され、
PROM２８に接続された雌コネクタ１１が突設
されている。１２はPROM２８に紫外線を照射
して記憶内容を消去するための透孔である。この
メモリユニツト９は雌コネクタ１１が雄コネクタ
５に接続されるようにしてメモリユニツト挿入部
４に挿入され、演算部２０から出力されるシーケ
ンスデータがPROM２８に書込まれる。
明方法によるPROMのデータ作成書込装置の外
観斜視図を示すもので、１は演算部２０およびシ
ーケンスチエツク部２９を収納するケース、２は
シンボルコードを入力する入力キーであり、入力
キー２のうち“Ｘ”，“Ｙ”，“OR”，“NOT”，
“START”…はシンボルコードを入力するため
の命令キー、“０”…“９”は数字入力キーであ
る。３ａ，３ｂはキー入力表示あるいは模擬結果
表示用文字表示器、４はメモリユニツト挿入部、
５はメモリユニツト接続用雄コネクタ、６は電源
ソケツト、７は演算部で演算されたシーケンスデ
ータに誤りがないかどうかをチエツクするシーケ
ンスチエツク用スイツチであり、このシーケンス
制御状態を模擬するためのシーケンスチエツク用
スイツチ７の各スイツチはそれぞれ入力スイツチ
X0，X1，X2…に対応するものである。８は動作
表示用LEDである。９はメモリユニツトであり、
シーケンスデータの書込まれるシーケンス制御用
（別のシーケンス制御装置に用いられる）の
PROM２８がメモリ収納ケース１０に収納され、
PROM２８に接続された雌コネクタ１１が突設
されている。１２はPROM２８に紫外線を照射
して記憶内容を消去するための透孔である。この
メモリユニツト９は雌コネクタ１１が雄コネクタ
５に接続されるようにしてメモリユニツト挿入部
４に挿入され、演算部２０から出力されるシーケ
ンスデータがPROM２８に書込まれる。
第３図は回路構成を示すブロツク図であり、演
算部２０はマイクロコンピユータよりなる中央処
理装置２１（以下CPUと略称する）と、CPU駆
動用モニタメモリ２２と、キー入力回路２３と、
キー入力されたシンボルコードによるプログラム
を表示するプログラム表示回路２４と、上記プロ
グラムを記憶するプログラムメモリ２５と、プロ
グラムメモリ２５のプログラムに基づいてCPU
２１にてシーケンス制御回路をシミユレートした
演算結果すなわちシーケンスデータを記憶するシ
ーケンスメモリ２６とで構成されている。２７は
シーケンスメモリ２６に記憶されているシーケン
スデータをPROM２８に書込む書込回路である。
２９はシーケンスチエツク部であり、シーケンス
チエツク用スイツチ７にて入力される模擬データ
の入力部３０と、模擬結果表示回路３１とで構成
され、シーケンスメモリ２６に記憶されたシーケ
ンスデータに誤りがないかどうかをチエツクす
る。３２ａ，３２ｂは切換回路である。
算部２０はマイクロコンピユータよりなる中央処
理装置２１（以下CPUと略称する）と、CPU駆
動用モニタメモリ２２と、キー入力回路２３と、
キー入力されたシンボルコードによるプログラム
を表示するプログラム表示回路２４と、上記プロ
グラムを記憶するプログラムメモリ２５と、プロ
グラムメモリ２５のプログラムに基づいてCPU
２１にてシーケンス制御回路をシミユレートした
演算結果すなわちシーケンスデータを記憶するシ
ーケンスメモリ２６とで構成されている。２７は
シーケンスメモリ２６に記憶されているシーケン
スデータをPROM２８に書込む書込回路である。
２９はシーケンスチエツク部であり、シーケンス
チエツク用スイツチ７にて入力される模擬データ
の入力部３０と、模擬結果表示回路３１とで構成
され、シーケンスメモリ２６に記憶されたシーケ
ンスデータに誤りがないかどうかをチエツクす
る。３２ａ，３２ｂは切換回路である。
いま、シンボルコードとシーケンス制御回路の
構成部品およびその接続関係との対応は例えば以
下のようになつている。シンボルコードＸ０，Ｘ
１…→入力スイツチX0X1…、シンボルコードＹ
０，Ｙ１…→出力リレーY0，Y1…、シンボルコ
ードCR０…→内部リレーOR0…シンボルコード
STRT→シーケンス制御回路を区分する１つの
シーケンスの始りを表すコード、シンボルコード
（AND）→構成部品を直列接続したことを表すコ
ード、シンボルコードOR→構成部品を並列接続
したことを表すコード、シンボルコードOUTは
出力を表すコードである。なお各リレーとリレー
接点とは同一のシンボルコードで表すものとして
いるので、第１図に示すシーケンス制御回路は第
４図のような等価回路として考えて、この等価回
路をシンボルコードを用いて演算部２０に入力す
る。シンボルコードの入力順序は第４図の右方に
記入した通りである。
構成部品およびその接続関係との対応は例えば以
下のようになつている。シンボルコードＸ０，Ｘ
１…→入力スイツチX0X1…、シンボルコードＹ
０，Ｙ１…→出力リレーY0，Y1…、シンボルコ
ードCR０…→内部リレーOR0…シンボルコード
STRT→シーケンス制御回路を区分する１つの
シーケンスの始りを表すコード、シンボルコード
（AND）→構成部品を直列接続したことを表すコ
ード、シンボルコードOR→構成部品を並列接続
したことを表すコード、シンボルコードOUTは
出力を表すコードである。なお各リレーとリレー
接点とは同一のシンボルコードで表すものとして
いるので、第１図に示すシーケンス制御回路は第
４図のような等価回路として考えて、この等価回
路をシンボルコードを用いて演算部２０に入力す
る。シンボルコードの入力順序は第４図の右方に
記入した通りである。
いま、シーケンス制御回路の等価回路における
構成部品の接続関係は入力キー２にて所定のシン
ボルコードSTRT，Ｘ０…，Ｙ０…AND…を用
いて演算部２０に入力され、演算部２０にて構成
部品の接続関係を論理回路に置換して論理演算す
ることにより、シーケンス制御回路をシミユレー
トする。このとき演算部２０ではシーケンス制御
時に入力スイツチX0，X1…のとり得る全ての状
態をシミユレート入力とし、各状態におけるシー
ケンスデータをシミユレート出力として順次出力
するようになつている。この入力スイツチX1，
X2…の状態（シミユレート入力）をメモリアド
レスとして上記シミユレート出力が出力要素の制
御値（“０”，“１”）としてシーケンスメモリ２６
に書き込まれる。このシーケンスメモリ２６に書
込まれたシミユレート出力すなわちシーケンスデ
ータはシーケンスチエツク部２９にて誤りがない
かどうかをチエツクされる。シーケンスデータに
誤りがなければシーケンスメモリ２６の内容が書
込み回路２７を介してPROM２８に書込まれる。
構成部品の接続関係は入力キー２にて所定のシン
ボルコードSTRT，Ｘ０…，Ｙ０…AND…を用
いて演算部２０に入力され、演算部２０にて構成
部品の接続関係を論理回路に置換して論理演算す
ることにより、シーケンス制御回路をシミユレー
トする。このとき演算部２０ではシーケンス制御
時に入力スイツチX0，X1…のとり得る全ての状
態をシミユレート入力とし、各状態におけるシー
ケンスデータをシミユレート出力として順次出力
するようになつている。この入力スイツチX1，
X2…の状態（シミユレート入力）をメモリアド
レスとして上記シミユレート出力が出力要素の制
御値（“０”，“１”）としてシーケンスメモリ２６
に書き込まれる。このシーケンスメモリ２６に書
込まれたシミユレート出力すなわちシーケンスデ
ータはシーケンスチエツク部２９にて誤りがない
かどうかをチエツクされる。シーケンスデータに
誤りがなければシーケンスメモリ２６の内容が書
込み回路２７を介してPROM２８に書込まれる。
第５図は演算部２０の演算動作を示すメインフ
ローチヤートであり、演算部２０の動作は以下の
通りである。
ローチヤートであり、演算部２０の動作は以下の
通りである。
シーケンスメモリ２６を全てクリアする。
シーケンスメモリ２６のアドレス容量DE（シ
ーケンス制御状態の数）をセツトする。
ーケンス制御状態の数）をセツトする。
内部リレーCR0…、出力リレーY0，Y1…の
バツフア（CROUT）（RYOUT）をクリアす
る。
バツフア（CROUT）（RYOUT）をクリアす
る。
プログラムメモリ２５からシーケンスプログ
ラムを読出す番地HLをシーケンスプログラム
が格納されている先頭番地にセツトする。
ラムを読出す番地HLをシーケンスプログラム
が格納されている先頭番地にセツトする。
演算結果を入れるレジスタＢをクリアする。
内部リレーCR0…の状態を入れるバツフア
CRSAMをクリアする。
CRSAMをクリアする。
HL番地のシーケンスプログラムの内容を読
む。
む。
シーケンスプログラムはスタート命令
STRTかどうかを判別して、スタート命令で
あればSTRT演算部にて第６図に示すフロ
ーチヤートに従つて演算処理する。
STRTかどうかを判別して、スタート命令で
あればSTRT演算部にて第６図に示すフロ
ーチヤートに従つて演算処理する。
シーケンスプログラムはAND命令（AND）
かどうかを判別して、AND命令であればAND
演算部にて第７図に示すフローチヤートに従
つて演算処理する。第８図はサブルーチン
SUBRIのフローチヤートである。
かどうかを判別して、AND命令であればAND
演算部にて第７図に示すフローチヤートに従
つて演算処理する。第８図はサブルーチン
SUBRIのフローチヤートである。
シーケンスプログラムはOR命令（OR）か
どうかを判別して、OR命令であればOR演算
部にて第７図に示すフローチヤートに従つて
演算処理する。
どうかを判別して、OR命令であればOR演算
部にて第７図に示すフローチヤートに従つて
演算処理する。
シーケンスプログラムがOUT命令であれば
OUT演算部にて第９図に示すフローチヤー
トに従つて演算処理する。
OUT演算部にて第９図に示すフローチヤー
トに従つて演算処理する。
シーケンスプログラムを読出す番地HLを＋
２する。〔最初の番地に接続関係を表わす命令
（シンボルコード）が入り、次の番地に入力ま
たは出力番号（シンボルコード）が入つてい
る。〕 シーケンスプログラムの読出し番地HLが最
終番地でないなら次のシーケンスプログラムの
内容を読むためにに飛ぶ。（ループL3） CRSAMあるいはRYSAMが変わつた場合
（CRSAM≠０、RYSAM≠０）、に飛ぶ。
（ループL4） CRSAMあるいはRYSAMが変わらなかつた
場合（CRSAM＝０、RYSAM＝０）、DEを−
１して次ステツプに進む。
２する。〔最初の番地に接続関係を表わす命令
（シンボルコード）が入り、次の番地に入力ま
たは出力番号（シンボルコード）が入つてい
る。〕 シーケンスプログラムの読出し番地HLが最
終番地でないなら次のシーケンスプログラムの
内容を読むためにに飛ぶ。（ループL3） CRSAMあるいはRYSAMが変わつた場合
（CRSAM≠０、RYSAM≠０）、に飛ぶ。
（ループL4） CRSAMあるいはRYSAMが変わらなかつた
場合（CRSAM＝０、RYSAM＝０）、DEを−
１して次ステツプに進む。
シーケンスメモリ２６のアドレス容量DEが
０でない場合はに飛ぶ。（ループL5） なお、図中、Ａレジはアキユムレータ、Ｂレジ
は演算結果（CY）を入れるレジスタ、Ｃレジは
Ｉ／０番号を入れるレジスタ、ＤレジはＹシミユ
レート入力（出力リレーY0，Y1…の状態）を入
れるレジスタ、ＥレジはＸシミユレート入力（入
力スイツチX0，X1…の状態）を入れるレジスタ、
TABLEはシーケンスメモリ２６の先頭番地、
PRGRMはプログラムメモリの先頭番地、
LSTPJ、LSTPKはプログラムメモリ２５の最終
番地である。
０でない場合はに飛ぶ。（ループL5） なお、図中、Ａレジはアキユムレータ、Ｂレジ
は演算結果（CY）を入れるレジスタ、Ｃレジは
Ｉ／０番号を入れるレジスタ、ＤレジはＹシミユ
レート入力（出力リレーY0，Y1…の状態）を入
れるレジスタ、ＥレジはＸシミユレート入力（入
力スイツチX0，X1…の状態）を入れるレジスタ、
TABLEはシーケンスメモリ２６の先頭番地、
PRGRMはプログラムメモリの先頭番地、
LSTPJ、LSTPKはプログラムメモリ２５の最終
番地である。
本発明は上述のように、複数個の入力スイツチ
出力をメモリアドレスとして該入力スイツチ出力
の状態に対応する出力要素の制御状態を示すシー
ケンスデータが書き込まれたシーケンス制御用
PROMを具備し、上記シーケンス制御用PROM
から適宜読出したデータに基づいて出力要素を制
御するようにしたシーケンス制御装置のシーケン
ス制御用PROMのデータ作成書込方法であつて、
シーケンス制御回路の等価回路における入力スイ
ツチ、内部リレーおよび出力リレーのような構成
部品の接続をそれぞれ所定のシンボルコードにて
マイクロコンピユータよりなる演算部にキー入力
し、該演算部にて構成部品の接続関係を論理回路
に置換して論理演算することにより、シーケンス
制御回路をシミユレートせしめてシーケンス制御
時に入力スイツチのとり得る全ての状態のシミユ
レート入力とし各状態におけるシーケンスデータ
をシミユレート出力として順次出力させ、入力ス
イツチの状態をメモリアドレスとして上記シミユ
レート出力を出力要素の制御値（“０”，“１”）と
してシーケンスメモリに書き込むようになつてい
るので、従来例のように、各構成部品の動作を考
慮しながらシーケンスデータを作成すという面倒
な作業を必要とせず、シーケンスデータの作成を
容易に行うことができるという効果がある。ま
た、上記シーケンスメモリのデータをシーケンス
制御用PROMに書込むようになつているので、
シーケンスデータのPROMへの書き込み作業も
簡略化されるという効果がある。
出力をメモリアドレスとして該入力スイツチ出力
の状態に対応する出力要素の制御状態を示すシー
ケンスデータが書き込まれたシーケンス制御用
PROMを具備し、上記シーケンス制御用PROM
から適宜読出したデータに基づいて出力要素を制
御するようにしたシーケンス制御装置のシーケン
ス制御用PROMのデータ作成書込方法であつて、
シーケンス制御回路の等価回路における入力スイ
ツチ、内部リレーおよび出力リレーのような構成
部品の接続をそれぞれ所定のシンボルコードにて
マイクロコンピユータよりなる演算部にキー入力
し、該演算部にて構成部品の接続関係を論理回路
に置換して論理演算することにより、シーケンス
制御回路をシミユレートせしめてシーケンス制御
時に入力スイツチのとり得る全ての状態のシミユ
レート入力とし各状態におけるシーケンスデータ
をシミユレート出力として順次出力させ、入力ス
イツチの状態をメモリアドレスとして上記シミユ
レート出力を出力要素の制御値（“０”，“１”）と
してシーケンスメモリに書き込むようになつてい
るので、従来例のように、各構成部品の動作を考
慮しながらシーケンスデータを作成すという面倒
な作業を必要とせず、シーケンスデータの作成を
容易に行うことができるという効果がある。ま
た、上記シーケンスメモリのデータをシーケンス
制御用PROMに書込むようになつているので、
シーケンスデータのPROMへの書き込み作業も
簡略化されるという効果がある。
第１図はシーケンス制御回路の要部回路図、第
２図は本発明一実施例によるシーケンス制御用
PROMのデータ書込装置の外観斜視図、第３図
は同上のブロツク回路図、第４図はシーケンス制
御回路の要部等価回路、第５図〜第９図は本発明
一実施例のフローチヤートである。 X0，X1…は入力スイツチ、CR0…は内部リレ
ー、Y0，Y1…は出力リレー、２０は演算部、２
８はPROMである。
２図は本発明一実施例によるシーケンス制御用
PROMのデータ書込装置の外観斜視図、第３図
は同上のブロツク回路図、第４図はシーケンス制
御回路の要部等価回路、第５図〜第９図は本発明
一実施例のフローチヤートである。 X0，X1…は入力スイツチ、CR0…は内部リレ
ー、Y0，Y1…は出力リレー、２０は演算部、２
８はPROMである。
Claims (1)
- １ 複数個の入力スイツチ出力をメモリアドレス
として該入力スイツチ出力の状態に対応する出力
要素の制御状態を示すシーケンスデータが書き込
まれたシーケンス制御用PROMを具備し、上記
シーケンス制御用PROMから適宜読出したデー
タに基づいて出力要素を制御するようにしたシー
ケンス制御装置のシーケンス制御用PROMのデ
ータ作成書込方法であつて、シーケンス制御回路
の等価回路における入力スイツチ、内部リレーお
よび出力リレーのような構成部品の接続をそれぞ
れ所定のシンボルコードにてマイクロコンピユー
タよりなる演算部にキー入力し、該演算部にて構
成部品の接続関係を論理回路に置換して論理演算
することにより、シーケンス制御回路をシミユレ
ートせしめてシーケンス制御時に入力スイツチの
とり得る全ての状態のシミユレート入力とし各状
態におけるシーケンスデータをシミユレート出力
として順次出力せしめ、入力スイツチの状態をメ
モリアドレスとして上記シミユレート出力を出力
要素の制御値（“０”，“１”）としてシーケンスメ
モリに書き込み、該シーケンスメモリのデータを
シーケンス制御用PROMに書込むようにしたこ
とを特徴とするシーケンス制御用PROMのデー
タ作成書込方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5078781A JPS57166604A (en) | 1981-04-03 | 1981-04-03 | Data writing method of sequence controlling p-rom |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5078781A JPS57166604A (en) | 1981-04-03 | 1981-04-03 | Data writing method of sequence controlling p-rom |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57166604A JPS57166604A (en) | 1982-10-14 |
| JPH0321922B2 true JPH0321922B2 (ja) | 1991-03-25 |
Family
ID=12868519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5078781A Granted JPS57166604A (en) | 1981-04-03 | 1981-04-03 | Data writing method of sequence controlling p-rom |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57166604A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5261767A (en) * | 1989-06-26 | 1993-11-16 | Mitsubishi Metal Corporation | Boring bar tool |
-
1981
- 1981-04-03 JP JP5078781A patent/JPS57166604A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57166604A (en) | 1982-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4445169A (en) | Sequence display apparatus and method | |
| US3686639A (en) | Digital computer-industrial controller system and apparatus | |
| US4792918A (en) | Programmable controller monitoring system for simultaneous multiple line display of original and updated data program execution | |
| JPH0321922B2 (ja) | ||
| JPS58178408A (ja) | 模擬実行機能を備えたプログラマブル・コントロ−ラ | |
| JPS6019538B2 (ja) | プログラム書込み方式 | |
| JPS6236563B2 (ja) | ||
| JPS5860361A (ja) | オンラインデバッグ方法 | |
| JPS6041102A (ja) | シ−ケンス制御装置 | |
| JPS6211369B2 (ja) | ||
| JPS5937879Y2 (ja) | マイコン使用電子機器 | |
| JPS5875203A (ja) | 二重化シ−ケンス制御装置 | |
| JPS5818719B2 (ja) | Ｒｏｍ バツクアツプソウチ | |
| JPH0117165B2 (ja) | ||
| JPH0547842B2 (ja) | ||
| JPS61105606A (ja) | シーケンスコントローラ | |
| JPS6236569B2 (ja) | ||
| JPH02213965A (ja) | メモリ素子およびメモリ装置 | |
| JPS58221405A (ja) | プログラマブル・コントロ−ラ | |
| JPH0575305B2 (ja) | ||
| JPH0226252B2 (ja) | ||
| JPS6118206B2 (ja) | ||
| JPH057722B2 (ja) | ||
| JPS5856123B2 (ja) | シ−ケンス制御装置 | |
| JPH02254502A (ja) | ラダー図表示方式 |