JPS6236563B2 - - Google Patents

Info

Publication number
JPS6236563B2
JPS6236563B2 JP55072407A JP7240780A JPS6236563B2 JP S6236563 B2 JPS6236563 B2 JP S6236563B2 JP 55072407 A JP55072407 A JP 55072407A JP 7240780 A JP7240780 A JP 7240780A JP S6236563 B2 JPS6236563 B2 JP S6236563B2
Authority
JP
Japan
Prior art keywords
program
block
reset
key
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55072407A
Other languages
English (en)
Other versions
JPS56168214A (en
Inventor
Masayuki Furukawa
Shigeru Toyoda
Hirosada Mikasa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idec Corp
Original Assignee
Idec Izumi Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idec Izumi Corp filed Critical Idec Izumi Corp
Priority to JP7240780A priority Critical patent/JPS56168214A/ja
Publication of JPS56168214A publication Critical patent/JPS56168214A/ja
Publication of JPS6236563B2 publication Critical patent/JPS6236563B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Program-control systems
    • G05B19/02Program-control systems electric
    • G05B19/04Program control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042Program control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0426Programming the control sequence

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Testing And Monitoring For Control Systems (AREA)
  • Programmable Controllers (AREA)

Description

【発明の詳細な説明】 本発明はシーケンスコントローラに関し、さら
に詳述すると、マイクロプロセツサとメモリとキ
ーボードを備え、キーボードによりメモリにプロ
グラムを設定し、歩進条件が成立したときにプロ
グラムが次のステツプへ進む方式、いわゆるスト
ワード・プログラム方式の工程歩進型シーケンス
コントローラに関する。
従来のシーケンスコントローラは、1個のステ
ツピングリレー又はステツプカウンタを備え、順
次直列にプログラムを進めてゆくものであつたか
ら、複数な装置を制御する場合に、複数個のシー
ケンスコントローラを設備し、各シーケンスコン
トローラを相互に連係動作させるために煩雑な装
置を必要とするなどの欠点があつた。
本発明の目的は、工程歩進型シーケンスコント
ローラにおいて、複数系列のプログラムを並列に
設定し実行すると共に、ある一つの系列の所定ス
テツプと他の系列の所定ステツプとを内部フラツ
グを媒体としてリンクさせることにより異るプロ
グラム相互間のプログラムの移行を任意且つ現象
の進行に合わせて制御し得るシーケンスコントロ
ーラを提供することにある。
以下、3ブロツク並列プログラムの本発明実施
例を図面に基いて説明する。
第1図に本発明実施例のコンソール前面パネル
の構成を示す。
左上段には入力信号及び内部フラツグのいずれ
かをランプ表示する入力兼内部フラツグ表示器1
が設けられ、右上段には出力信号をランプ表示す
る出力表示器2が設けられている。なお入力及び
出力は01番から32番までの各32個があり、内部フ
ラツグは33番から48番までの16個があり、内部フ
ラツグ表示は入力表示の01番から16番までのラン
プと兼用している。
中段には左から順に、W、X、Yの各ブロツク
をランプ表示するブロツク表示器3、ステツプ番
号を数字表示するステツプ表示器4、TIM(時
間)、CNT(計数)、AND、OR、JMP(ジヤン
プ)、RPT(繰返し)SET、2−OR/ANDなど
のオペレーシヨンの種類をランプ表示するオペレ
ーシヨン表示器5並びに各オペレーシヨンごとの
3種のデータA、B、Cの意味を教示する教示板
6、オペレーシヨンのデータA、B、Cの内容を
表示する2桁の数字表示器から成るデータ表示器
7,8,9、POWER、RUNなどの機械の運転状
態を表示する運転状態表示ランプ10がそれぞれ
並設されている。なお、データ表示器7,8,9
の小数点表示が内部フラツグのリセツト状態
(NOT)を表示するようになつている。
下段中央部にはキーボード11が設けられてい
る。キーの種類として、数字キー0〜9、タイマ
ーを指示するキー「TIM」、カウンタを指示する
キー「CNT」、AND論理を指示するキー
「AND」、OR論理を指示するキー「OR」、ジヤン
プを指示するキー「JMP」、繰返しを指示するキ
ー「RPT」、内部フラツグのセツト又はリセツト
を指示するキー「SET」、2−AND又は2−OR
を指示するキー「2AND/OR」、プログラムの終
了を指示するキー「END」、外部割込み発生時の
運転停止等を指示するキー「RET」、オペレーシ
ヨンのないことを指示するキー「NOP」、反転を
指示するキー「NOT」、データの書き込みを指示
するキー「W」、出力を指示するキー「OUT」、
プロセスセツトを指示するキー「PSET」、出力
ONを指示するキー「ON」、出力OFFを指示する
キー「OFF」、内部フラツグの状態を確認するキ
ー「IR」、ブロツクの切換えを指示するキー
「BLC−INC」がある。なお、上記「ON」
「OFF」「IR」の各キーは外部接続されるカセツ
トテープレコーダの操作キー「VERI」「REC」
「PLAY」を兼用している。
下段右端部にはモード切換スイツチ12が設け
られている。このスイツチ12により選択される
モードは「プログラムモード」「ロツクモード」
「モニタモード」の3種類である。プログラムモ
ードは、キーボード11から内蔵メモリ内へプロ
グラムを設定するときに用いられる。ロツクモー
ドはシーケンスコントローラとして制御を実行す
るときに用いられるモードで、キーボードのキー
は「IR」キーのみ有効に機能する。モニタモー
ドは制御の実行中にプログラムの内容をモニタす
るとき用いられるモードで、キーボードのキーは
「IR」及び「BLC−INC」キーのみ有効に機能す
る。
なお図において、13は外部制御入力の選択ス
イツチで、通常は中央位置にあり指で押している
間だけ上又は下へ投入できるリターン型であつ
て、スタート又はステツプ、リセツト又は出力
ON−OFFを選択することができる。また14は
カセツト型デジタル磁気テープデツキを外部接続
する端子である。
第2図に本発明実施例の電気的構成を示す。装
置全体はマイクロプロセツサ21及びマイクロプ
ロセツサに接続されたバスライン22に各種モジ
ユール回路部、及び各種メモリを接続した形で構
成されている。
キーボード11の各入力信号はコード信号に変
換されてからキー入力インターフエイス24内に
一時記憶され、「W」キーの操作によりデータバ
ス221に送り込まれる。表示装置25は、第1
図とともに説明した通り、入力兼内部フラツグ表
示器1、出力表示器2、ブロツク表示器3、ステ
ツプ表示器4、オペレーシヨン表示器5、データ
表示器7,8,9から構成されており、これらの
各表示器はアドレスバス222の制御信号に従い
データバス221のデータを取り込む表示用イン
ターフエイス26により駆動制御される。
32個の入力端子I1〜I32は入力用モジユール27
に接続され、入力用モジユール27に内蔵された
データセレクタにより順次走査され、選択された
信号はデータバス221に送り込まれてCPU2
1に取り込まれる。データセレクタはアドレスバ
ス222により制御されている。
当該シーケンスコントローラから制御対象に送
り出される出力信号は、出力用モジユール28を
介して32個の出力端子O1〜O32に出力される。出
力用モジユール28には、各出力端子線に対応す
る32ビツト容量のラツチ回路を内蔵しており、歩
進条件が成立するまでの間その出力状態を保持し
つづける。出力用モジユール28はアドレスバス
222により制御され、データバス221の信号
を取り込んで作動する。
また、バスライン22にはオーデイオ用カセツ
ト型磁気テープを外部接続するためのテープデツ
キ用インターフエイス34が接続され、操作パネ
ル上にREC端子とPLAY端子を備えたコネクタ1
4が設けられている。このインターフエイス34
にはデジタル信号とオーデイオ信号変換装置が内
蔵されており、デジタル信号「1」に対応する周
波数と「0」に対応する周波数のオーデ
イオ信号発生器を備え、アドレスバス222に指
示に従いデータバス221のデジタル信号を周波
又はのオーデイオ信号に変換して出力
し、逆に、周波数又はのオーデイオ信号
をデジタル信号に変換してデータバス221に入
力する。
メモリは、システムプログラムエリア29、ユ
ーザプログラムエリア30、及びワーキングエリ
ア31から構成されている。システムプログラム
エリア29はリードオンリーメモリから成り、
CPU21と協同して実行する各種のルーチンプ
ログラムを固定的に記憶している。ユーザプログ
ラムエリア30はランダムアクセスメモリから成
り、キーボード11から書き込み或いは変更でき
るエリアであつて、後述するW,X,Yの3ブロ
ツクのプログラムエリアから構成されている。ワ
ーキングエリア31もランダムアクセスメモリか
ら成り、ユーザプログラムエリア30からW,
X,Y各ブロツクの実行中のステツプのプログラ
ム内容だけを取り出して一時記憶するエリア、並
びに33番乃至48番の内部フラツグから構成され、
これらの内容に基いてCPU21が出力制御を行
う。なお、内部フラツグはプログラミングにより
制御され、入力I1〜I32と同様に歩進条件として用
いられる。
ユーザプログラムエリア30に記憶されるプロ
グラム命令語の構成を第3図に示す。これはオペ
レーシヨンの種類を示す8ビツト構成の命令コー
ド301、歩進条件を示すSET−A、SET−
B、SET−Cからなる3×8ビツト構成のコー
ド302及び、32個の出力端子について、歩進条
件成立後に出力されるべき制御命令が“ON”で
あるか“OFF”であるかを示す32ビツト構成の
出力設定コード303から構成されている。
SET−A、SET−B、SET−Cの内容はオペレ
ーシヨンの種類により後述するようにそれぞれ予
め定められており、オペレーシヨンの種類によつ
ては一部又は全部が不要になる場合がある。従つ
て8ビツト構成のメモリを用いる場合、所要番地
数がオペレーシヨンの種類に応じて変化する。
ユーザプログラムエリア30は第3図に示した
プログラム命令語を複数個記憶するエリアから構
成されており、これの全体構成例を第4図に示
す。すなわち、W,X,Y3ブロツクから構成さ
れ、各ブロツクはステツプ01からステツプ85
までの85ステツプから構成されている。
外部制御入力33はブロツク選択入力と制御入
力から構成され、両入力を組合わせて各ブロツク
別に外部から運転できるようにしている。ブロツ
ク選択入力として「ブロツクW」「ブロツクX」
「ブロツクY」があり、制御入力として「リセツ
ト」「ストツプ」「ステツプ」「スタート」「プロセ
スストツプ」がある。選択された信号はデータバ
ス221に送り込まれてCPU21に取り込まれ
る。コントローラの背面に配設されている接続端
子図に外部接続接点34…34として併記した図
を第7図に示す。以下、各入力の機能を説明す
る。
「リセツト」入力がONになると運転が停止し
出力はすべてOFFになり、表示装置はステツプ
0番の内容を表示し、各種カウンタの内容は0に
復帰し、内部フラツグの状態はすべてリセツトさ
れる。
「ストツプ」入力がONになると、実行中のス
テツプで運転が停止し、出力はすべてOFFにな
る。しかし内部状態はそのまま保存される。「ス
タート」入力がONになると、表示中のステツプ
からプログラムに従い運転が開始され、各ブロツ
クごとにステツプが異る場合はそれぞれの異るス
テツプから運転が開始される。「プロセスストツ
プ」入力がONになると、実行中のステツプで工
程カウンタの歩進が停止し、出力状態、計数タイ
マ等の状態を保持する。「ステツプ」入力がONに
なると、その都度、工程カウンタが1ステツプづ
つ歩進されそれに従つて表示内容、出力状態等が
変化してゆく。ただし、計数中のタイマ、カウン
タの内容は次のステツプに移ると同時にクリアさ
れる。
このような機能を用いて、例えば自動運転の途
中から特定のブロツクを手動歩進させたい場合、
そのブロツク入力と「プロセスストツプ」入力を
ともにONにすることによつてそのブロツクの歩
進を停止させ、次に「ステツプ」入力のON−
OFFを繰り返すことにより任意のタイミングで
手動運転することができる。
CPU21の構成の概要を第5図に示す。これ
は、市販のマイクロプロセツサを使用することが
できる。
CPU21は、クロツク発生器を内蔵したタイ
ミングおよび制御部211、命令デコーダ21
2、命令レジスタ213、演算部214、アキユ
ムレータ215、アドレスバス222に対しアド
レス信号を送り出すためのプログラムカウンタ2
16、及びアドレスバツフア217、その他の各
種レジスタ群218、データバス221に対しデ
ータの授受を行うためのデータバツフア219な
どを有し、各種レジスタ群218の中に、当該シ
ーケンスコントローラのプログラムステツプを各
ブロツクごとに規定する工程ステツプカウンタ2
24、各ブロツクごとの時計用カウンタ225、
各ブロツクごとに入力パルス信号数を計数する計
数用カウンタ226、WXYのブロツク制御信号
を出力する3進リングからなるブロツクカウンタ
227が含まれている。データバス221は8本
のラインから成り、アドレスバス222は16本の
ラインから成つている。
次に、第3図に示したユーザプログラムの命令
語の内容がオペレーシヨンの種類によつてどのよ
うに定められているかについて第6図を参照しつ
つ説明する。
時間を設定する「TIM」命令の場合、第6図
Aに示すように、SET−Aに分、SET−Bに
秒、SET−Cに1/10秒が設定される。従つ
て、0から99分59秒9までの時間を自在に設定す
ることができる。
計数値を設定する「CNT」命令の場合、第6
図Bに示すように、SET−Aに入力端子番号を
指定し、SET−B乃至SET−Cの4桁に計数値
が設定される。従つて、最大9999個まで設定する
ことができる。
論理演算「AND」命令の場合、第6図Cに示
すように、SET−A、SET−B、SET−Cにそ
れぞれ入力端子番号を指定し、いずれの入力端子
にも信号「1」が到来したとき歩進条件が成立す
る。
論理演算「OR」命令の場合は、SET−A、
SET−B、SET−Cにそれぞれ入力端子番号を
指定し、いずれか1つの入力端子に信号「1」が
到来したとき歩進条件が成立する。
ジヤンプ「JMP」命令の場合は、第6図Dに示
すように、SET−Aに指定した入力端子番号の
入力信号が「1」になつたとき歩進条件が成立
し、次にSET−Bに指定されているステツプへ
ジヤンプする。この命令において、SET−C及
び出力設定エリアは使用されない。
繰返し「RPT」命令の場合、第6図Eに示す
ようにSET−Aにはじめ繰返すべき回数を設定
し、SET−Bに繰返し中に次にジヤンプすべき
ステツプ番号を設定する。また実行中CPU21
の制御により1回繰返すごとにSET−Aの内容
が−1づつ減算される。この命令において、
SET−C及び出力設定エリアは使用されない。
プログラムの終了を示す「END」命令の場合
は、第6図Fに示すように、SET−Aに指定さ
れたステツプへ直ちにジヤンプする。特に、
SET−Aの指定ステツプが0番又は1番の場合
は継続してプログラムがスタートする。この命令
において、SET−B、SET−C、出力設定エリ
アは使用されない。
リターンを指定する「RET」命令の場合は、
外部割込み発生直前に実行中であつた元のステツ
プへジヤンプする。この命令において、第6図G
に示すように、SET−A,B,C及び出力設定
エリアはいずれも使用されない。
ノン・オペレーシヨンを指示する「NOP」命
令の場合、当該ステツプにおいては何も実行せず
に直ちに次のステツプへ進む。これはプログラム
変更により不要になつたステツプに使用して便利
である。従つて、この命令の場合、第6図Hに示
すように、SET−A,B,C及び出力設定エリ
アはいずれも使用されない。
不定論理演算「NOT」命令は、単独では使用
されず、「AND」「OR」「CNT」「JMP」「SET」
等の入力に関する他の命令と併用され、その入力
信号を修飾する形で使用される。すなわち、第6
図Iに示すように、SET−A,B,Cに指定さ
れた入力端子番号の入力状態「1」又は「0」を
反転して論理演算する。
入力条件に応じて内部フラツグを設定する
「SET」命令の場合は、第6図Jに示すように、
SET−Aに入力端子番号を指定し、SET−B、
SET−Cに内部フラツグ番号を指定する。この
とき「NOT」と併用したときは当該内部フラツ
グのリセツト命令となり、データ表示器8又は9
の小数点が点灯してこれを表示する。SET−A
の入力端子番号が00番の場合は無条件に指定され
た内部フラツグがセツト又はリセツトされる。
割込の受付処理は、特に割込入力端子を設け
ず、入力端子I1〜I32のいずれかとジヤンプ先のス
テツプを指定することにより行われる。
すなわち、各ブロツクのステツプ00番に第6図
Dに示す「JMP」を設定すると、SET−Aに指
定された入力に信号が来たときSET−Bに指定
されたステツプへジヤンプし、そのジヤンプ先の
ステツプ以降に予め組まれている割込みプログラ
ムを優先的に実行する。
第8図に上記実施例によりWXY、3ブロツク
を並列運転させる場合のプログラムシートの要部
抜粋を示し、第9図にその作用説明図を示す。
各ブロツク間のリンク動作は、内部フラツグの
状態を各ブロツクの歩進条件に使用することによ
り行つている。「SET」命令においてSET−Aの
入力条件が00のとき、無条件にSET−B、SET
−Cに指定されている内部フラツグがセツト又は
リセツトされる。従つて、ブロツクWのステツプ
aにおいて内部フラツグ33番と34番がセツトされ
ると、直ちにブロツクXのステツプ1のAND論
理及びブロツクYのステツプ1のAND論理が成
立して両ブロツクともステツプ2以後へ歩進し、
3ブロツクが並列に進行する。ブロツクXのステ
ツプcにおいて「SET」命令により内部フラツ
グ33番がリセツトされると、ブロツクWのステツ
プbにおけるAND論理が成立してプログラムは
ブロツクW,XのものがWに統合された形とな
り、同様にブロツクYのステツプdにおいて
「SET」命令により内部フラツグ34番がリセツト
されると、ブロツクWのステツプeにおける
AND論理が成立してブロツクYのプログラムが
Wに統合される。
この間の表示は、運転中のロツクモードにおい
てはWXYのうちいずれかのブロツクが作動して
いるかぎりランプ表示器10の「RUN」が点灯
しており、運転中にモード切換スイツチ12をモ
ニターモードに切換えたときは選択されているブ
ロツク、すなわちブロツク表示器3のランプ点灯
しているブロツクが作動しているときだけランプ
「RUN」が点灯するから、キー「BLC−INC」を
順次操作してブロツク選択を切換えてみれば、い
ずれの動作中のブロツクを個別に認識することが
できる。また、運転中のロツクモードにおいて、
データ表示器7,8,9はそれぞれブロツクW,
X,Yの実行中のステツプ番号を表示するから、
実行ステツプを3ブロツクとも同時に認識するこ
とができる。
このようなリンク機能を利用して3ブロツクを
縦続接続して直列運転をすることができる。この
場合のデータ表示器7,8,9の表示内容は、例
えばWX両ブロツクが全プログラムが終了して丁
度Yブロツクの第10ステツプにあるものとすれ
ば、「85,85,10」となり、この表示からYブロ
ツクの実行中であることを認識することができ
る。
また、各ブロツクW,X,Yを同時にスタート
させたい場合は、外部制御入力を利用し、ブロツ
クW、ブロツクX、ブロツクY、スタートの各入
力をONにすればよい。
プログラム・モードにおけるキー操作は、主と
してブロツク設定、ステツプ設定、オペレーシヨ
ン設定、出力設定、書き込み操作から成る。ブロ
ツク設定はブロツク表示器3が所望のブロツクを
表示するまでキー「BLC−INC」を押すことによ
り行われる。ステツプ設定はキー「PSET」を押
したのち数字キーを2桁置数することにより所望
のステツプが呼び出される。オペレーシヨン設定
は第6図とともに説明した通り、オペレーシヨン
キーを操作したのち、数字キーからSET−A、
SET−B、SET−Cを各2桁づつ置数すること
により行われ、必要により「NOT」キーが併合
される。出力設定は「OUT」キーを操作したの
ち、ON設定したい出力番号を数字キーから置数
しその後「ON」キーを押すことにより行われ
る。また反対に、すでにON設定されている出力
番号をOFFに戻したい場合は、「OUT」キー、
「数字」キーののち「OFF」キーを押すことによ
り行われる。特にこの実施例においては、「ON」
「OFF」キーを操作したときその直前に置数され
た出力番号が+1歩進するようシステムプログラ
ムが構成されており、従つて、例えば第10図A
図に示すように、出力番号03,04,06,07をON
に設定したい場合、同図B図に示すように、
「OUT」キー「03」キーののち、「ON」「ON」
「OFF」「ON」「ON」と順次03,04,05,06,07
番の出力設定内容をキー操作するだけで、その都
度数字キーを置数することなく出力設定を行うこ
とができる。
このようにして設定されたプログラムを表示装
置25で確認したのち、所望通りのものであれば
「W」キーを押すことによりその内容がユーザプ
ログラムエリアに書き込まれる。この操作を繰り
返すことにより順次ステツプ順にユーザプログラ
ムが作成される。
ロツク・モードにおいては、ユーザプログラム
エリアから次に実行すべきブロツクごとのステツ
プの内容がワーキングエリアに転送され貯蔵され
る。スタート入力があるとプログラムが開始さ
れ、ワーキングエリアへ転送された命令が解読さ
れ、歩進条件に従いブロツクごとの演算が実行さ
れる。各ブロツクごとの演算はCPUに内蔵され
ているブロツクカウンタ227を歩進させてブロ
ツクW→ブロツクX→ブロツクY→ブロツクWの
順序で繰返し実行され、いずれかのブロツクで歩
進条件が成立するとそのブロツクのプログラム内
容が次のステツプのものに入れ替えられ、当該ブ
ロツクに係る工程カウンタが+1歩進する。ただ
し、「JMP」「RET」「RPT」のような非順序ステ
ツプの場合は工程カウンタの内容が命令で指定さ
れた次に進むべきステツプ番号に置換されてその
ステツプへジヤンプする。
モニタ・モードが選択されているときは、モニ
タルーチンプログラムに入る。モニタ操作は「P
−SET」キーにつづいて所望のステツプ番号を
入力することにより開始され、モード選択スイツ
チ12をロツク・モードに戻すことにより終る。
「P−SET」キーが押されると表示装置25が一
且消去されてキー入力に備えるとともに、表示用
インターフエイス26がバスライン22から切り
離される。この状態でモニタの入力操作を行うと
順次その内容が表示され、それに対応するプログ
ラム内容が表示される。このようにしてモニタ・
モードが選択されていて各種の操作がなされてい
る間も、シーケンスコントローラの演算は継続し
て実行されている。なおモード選択スイツチ12
がロツク・モードに戻される迄モニタ表示は保持
される。
内部フラツグの状態を表示させたいときはキー
ボード内のキー「IR」を用いる。このキー
「IR」はプログラムモードにおいて内部フラツグ
のセツトを指示する機能を有し、モニタモードに
おいてこのキーを押すときは入力表示器1の下段
のランプ16個が33番から48番までの内部フラツグ
の状態を表示する。キー「IR」を押していない
ときは入力表示器1のすべてのランプが入力条件
を表示する。
本発明によれば、シーケンスコントローラ1台
で複数の制御対象を互に関連させながら制御する
ことができる。
【図面の簡単な説明】
第1図乃至第10図はいずれも本発明実施例に
係る図面であつて、第1図はその外観正面図、第
2図は電気回路のブロツク図、第3図はユーザプ
ログラムエリア30に記憶されるプログラム命令
語の構成を示す図、第4図はユーザプログラムエ
リア30のステツプ構成を示す図、第5図は
CPU21の構成を示すブロツク図、第6図は第
3図に示した命令語の使用状態における内容例を
示す図、第7図は外部制御入力33の端子とその
選択スイツチを示す図、第8図は複数ブロツクを
並列運転させる場合のプログラムシートの要部抜
粋図、第9図は第8図に示すプログラムの作用説
明図、第10図は出力設定の作用説明図である。 1……入力兼内部フラツグ表示器、2……出力
表示器、3……ブロツク表示器、11……キーボ
ード、21……CPU、29……システムプログ
ラムエリア、30……ユーザプログラムエリア、
31……ワーキングエリア。

Claims (1)

    【特許請求の範囲】
  1. 1 複数個の入力信号端子と、複数個の出力信号
    端子と、オペレーシヨンの種類、歩進条件を指定
    するデータ及び出力指令データを工程ステツプご
    とに貯蔵するプログラムメモリと、上記プログラ
    ムメモリにオペレーシヨンの種類、データ数値等
    を書き込むためのキーボードと、中央処理ユニツ
    トとを備え、歩進条件が成立したときプログラム
    が次のステツプへ進む方式のシーケンスコントロ
    ーラにおいて、複数ブロツクごとの工程ステツプ
    を計数する複数個の工程カウンタと、上記複数ブ
    ロツクの工程ステツプごとに上記プログラム内容
    を書き込むユーザプログラムメモリ・エリアと、
    上記プログラムにより状態が制御され、且つその
    状態がプログラムの歩進条件になる複数個の内部
    フラツグとを設け、ある一つのブロツクの第1の
    ステツプである特定の内部フラツグをセツト(又
    はリセツト)し他のブロツクの第2のステツプで
    上記特定の内部フラツグのセツト(又はリセツ
    ト)状態を歩進条件としたとき上記ある一つのブ
    ロツクのプログラムが上記第1のステツプ以後に
    おいて上記他のブロツクの第2のステツプ以後の
    プログラムと並列に進行し、上記他のブロツクの
    第3のステツプで上記特定の内部フラツグをリセ
    ツト(又はセツト)し上記ある一つのブロツクの
    第4のステツプで上記特定の内部フラツグのリセ
    ツト(又はセツト)状態を歩進条件としたとき上
    記並列に進行していたプログラムが上記ある一つ
    のブロツクのプログラムに統合し得るよう構成さ
    れた工程歩進型シーケンスコントローラ。
JP7240780A 1980-05-29 1980-05-29 Process step-forward type sequence controller Granted JPS56168214A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7240780A JPS56168214A (en) 1980-05-29 1980-05-29 Process step-forward type sequence controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7240780A JPS56168214A (en) 1980-05-29 1980-05-29 Process step-forward type sequence controller

Related Child Applications (8)

Application Number Title Priority Date Filing Date
JP18076080A Division JPS56168219A (en) 1980-12-19 1980-12-19 Process step-forward type sequence controller
JP18076280A Division JPS56168221A (en) 1980-12-19 1980-12-19 Process step-forward type sequence controller
JP18076180A Division JPS56168220A (en) 1980-12-19 1980-12-19 Process step-forward type sequence controller
JP18075980A Division JPS56168218A (en) 1980-12-19 1980-12-19 Process step-forward type sequence controller
JP18075680A Division JPS56168215A (en) 1980-12-19 1980-12-19 Process step-forward type sequence controller
JP18076380A Division JPS56168222A (en) 1980-12-19 1980-12-19 Process step-forward type sequence controller
JP18075780A Division JPS56168216A (en) 1980-12-19 1980-12-19 Process step-forward type sequence controller
JP18075880A Division JPS56168217A (en) 1980-12-19 1980-12-19 Process step-forward type sequence controller

Publications (2)

Publication Number Publication Date
JPS56168214A JPS56168214A (en) 1981-12-24
JPS6236563B2 true JPS6236563B2 (ja) 1987-08-07

Family

ID=13488393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7240780A Granted JPS56168214A (en) 1980-05-29 1980-05-29 Process step-forward type sequence controller

Country Status (1)

Country Link
JP (1) JPS56168214A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61204704A (ja) * 1985-03-06 1986-09-10 Toshiba Mach Co Ltd シ−ケンス制御及びサ−ボ制御に適したコンピユ−タシステム
JPS62121506A (ja) * 1985-11-22 1987-06-02 Kikuchi Goro 直接教示再生式シ−ケンス制御装置
JP2523191B2 (ja) * 1989-09-01 1996-08-07 富士機械製造株式会社 シ―ケンス制御装置
EP0509092A4 (en) * 1990-11-06 1993-01-20 Koyo Electronics Industries Co., Ltd. Programmable controller

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2642481C3 (de) * 1976-09-17 1984-04-05 Mannesmann AG, 4000 Düsseldorf Verfahren und Vorrichtung zur Ausrichtung einer US-Prüfeinrichtung
JPS592923B2 (ja) * 1978-08-23 1984-01-21 オムロン株式会社 シ−ケンスプログラマ
JPS603208B2 (ja) * 1978-09-06 1985-01-26 オムロン株式会社 プログラマブル・コントロ−ラ

Also Published As

Publication number Publication date
JPS56168214A (en) 1981-12-24

Similar Documents

Publication Publication Date Title
CA1085058A (en) Jump structure for a digital control system
JPS6112282B2 (ja)
US3938104A (en) System for modifying a logic controller instruction set
JPS6236563B2 (ja)
US4792918A (en) Programmable controller monitoring system for simultaneous multiple line display of original and updated data program execution
JPS6236569B2 (ja)
JPS6236568B2 (ja)
JPS592923B2 (ja) シ−ケンスプログラマ
JPS6236565B2 (ja)
JPS6236564B2 (ja)
JPS6236566B2 (ja)
JPS6236567B2 (ja)
JPS6236570B2 (ja)
JPS5952303A (ja) 入出力デ−タの強制操作機能を備えたプログラマブル・コントロ−ラ
JPS6112281B2 (ja)
JP2731166B2 (ja) プログラマブルコントローラ
JPH07120182B2 (ja) 数値制御システム
JPS6326889B2 (ja)
JPS5856121B2 (ja) シ−ケンスプログラマ
JPS6041102A (ja) シ−ケンス制御装置
JPS6295603A (ja) プログラマブル・コントロ−ラ
JPS62224805A (ja) シ−ケンスプログラマブルコントロ−ラのプログラムのラダ−ダイヤグラム表示方式
JPH0337024Y2 (ja)
JPH0610403Y2 (ja) プログラマブル・コントロ−ラの音声出力ユニツト
JPS6122312Y2 (ja)