JPS62121506A - 直接教示再生式シ−ケンス制御装置 - Google Patents

直接教示再生式シ−ケンス制御装置

Info

Publication number
JPS62121506A
JPS62121506A JP26318585A JP26318585A JPS62121506A JP S62121506 A JPS62121506 A JP S62121506A JP 26318585 A JP26318585 A JP 26318585A JP 26318585 A JP26318585 A JP 26318585A JP S62121506 A JPS62121506 A JP S62121506A
Authority
JP
Japan
Prior art keywords
data
input
output
teaching
output port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26318585A
Other languages
English (en)
Inventor
Tatsuki Kiyono
清野 達己
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP26318585A priority Critical patent/JPS62121506A/ja
Publication of JPS62121506A publication Critical patent/JPS62121506A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Programmable Controllers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、工場等に於ける自動生産ラインを構成する際
に制御の中枢となるシーケンス制御装置に係り、中でも
特にシーケンス回路の設計作業及び特別の専門知識を全
く必要としない直接教示再生式シーケンス制御装置に関
するものである。
〔従来の技術〕
シーケンス制御装置(シーケンサ)は、一般に工場の自
動生産ラインのような予め設計された工程プログラム通
り順次動作をする制御に通し、且つそのプログラム方法
はコンピュータ等に対して比較的簡便であることから、
近年急激に普及してきたもので、その種類はリレー回路
によるものからマイクロブセッサを用いたものまで多様
な構成様式を有している。
そして、それらのシーケンス制御装置のプログラム方法
は、通常リレーシーケンス回路図を設計してその回路の
流れに従って特定の(多くは開発製造業者毎に異なる)
記述様式によるシーケンスプログラムをキースイッチ等
の手動入力機構によって順次入力設定する方法が殆どで
あった。
このようなシーケンス制御装置は、工場の現場に於いて
も比較的簡便に利用できるとはいえ、操作するに当たっ
てはある程度の専門的な知識例えばANDやOR等の論
理回路を記述する用語やその使用方法を習得する必要が
有り、またその記述様式も製造者あるいは機種によって
各々まちまちであったため、特に導入する機械装置に予
めシーケンス制御装置が装備されている場合には機械毎
に異なった方式でプログラムを作成しなければならない
事態が多々生じ、必ずしも使いやすいものとは言えなか
った。
そしてこれらの問題を解決せんがために、リレーシーケ
ンス回路を設計せずに、タイムチャート等を基に手動ス
イッチ(キーボード)により各負荷動作ステップに於け
る負荷即ち出力ポート及び前記負荷の駆動により動作す
るリミットスイッチ等の検出装置からのステップ更新条
件となる帰還信号を受は入れる入力ポートを指定し、必
要に応じてタイマをも利用して出力持続時間を設定して
1ステッププログラムを形成し、順次このニステッププ
ログラムを積み重ねることにより一連のシーケンス制御
プログラムを作成する方式によるものが案出されている
〔発明が解決しようとする問題点〕
上述の如き構成及び操作方法を有して成るシーケンス制
御装置(以下、単に制御装置ともいう)は、主にその構
成上の要因から以下に述べる如き問題を有していた。
即ち、各々の被制御物を駆動する各制御ステップに於い
て設定される駆動期間(制御時間)は、全て制御装置が
内蔵するタイマ装置(タイマ機能)にプログラム時に予
め設定された値により決定され、外部の状況例えば被制
御物の動作経過状態には全く無関係に実行していたため
、被制御物がソレノイドバルブやシリンダ等の如く単に
ONかOFFの二値選択的な動作をするものではそれほ
ど問題とはならないが、例えば被制御物がモータのよう
な回転動作を行うものにあっては、モータの負荷の大き
さにもよるが起動から停止までの動作完了時間にばらつ
きを生じることがあるため、通常は負荷側から何等かの
停止信号(一つの動作ステップに於ける動作完了信号)
を取り出さなければならず、ギヤ機構等で回転が減速さ
れて負荷に伝達される場合(実際にはこのような場合が
多い)には例えリミットスイッチを用いて停止信号を帰
還させたとしても往々にしてオーバーランを生じてしま
い、厳密な精度管理を要求される用途にはあまり適して
いなかった。このことは、タイムチャートを基にタイマ
に設定された時間が、結果的にあくまでも机上で設計し
た値に過ぎず、負荷を実稼働して実測定して得られる値
とは常に異なることを意味している訳で、タイムチャー
トの設計値は単に暫定値に過ぎないと言っても過言では
なく、動作ステップ間の無効時間をできるだけ削減しよ
うとするならば、最終的にはどうしても負荷を作動させ
ながらの補正作業が必要となった。
そして加えるに、従来のプログラム方法では入力ポート
を各ステップ毎に指定しなければならずステップ数及び
入力ポート数が多い場合にはタイムチャート作成及びプ
ログラム時の指定作業だけでも非常に煩雑デであり、一
度出来上がったプログラムを修正する作業も殆ど新規の
プログラムを作成するのと同程度の手間が必要となって
いた。
そして又、一般の制御装置法尻に於いて、非常停止をか
けて負荷が中途停止した後に各負荷を物理的な初期状態
に復帰させる場合は、各出力ポートの制御を単独に切り
離せないため、各負荷の電気系統を全て遮断した後に人
力で原位置復帰させなければならなかった。
本発明は、前述の如き問題を解消するために案出された
もので、被制御対象物からの検出信号を受は入れる入力
チャンネルを逐一指定することなく、被制御対象物を直
接動作させながらリミットスイッチ等の位置検出装置か
らの検出信号を、またモータ等の回転駆動源となる被制
御機器を、精度の低い余分な伝達機構を制御ループに介
しての遅延時間を有する帰還制御によらず、被制御機器
のみの段階で回転検出装置により検出した信号を直接帰
還させ、その帰還信号データ即ちリアルタイムデータを
そのままプログラムデータとして記憶させ、逐次再生出
力することのできる直接教示再生式シーケンス制御装置
を提供することを目的とするものである。
〔問題を解決するための手段〕
以上に述べた如き問題は、複数のレジスタを有するマイ
クロプロセッサ(MPU>、メモリ、出力ポート開閉ゲ
ートを接続してなる出力レジスタ。
及び入出力制御装置等をバス結合して成るマイクロコン
ピュータ回路の、前記メモリの一部には予めタイマ機能
とカウンタ機能を果たすプログラムを納めてファームウ
ェアと成し、前記入出力制御装置にはリミットスイッチ
用入力ポート、カウンタ用入力ポート、数値キー及び各
出力ポートに対応する出力ポート指定キー及び複数の命
令キーを備えるキーボード、再生開始及び終了指示入力
非常停止入力及び出力、前記出力ポート開閉ゲートを開
閉するテスト及び再生切換入力、外部記憶入力及び出力
等の入出力手段を接続して成るハードウェア及びファー
ムウェアより成る基本構成を有し、この基本構成が、 直接教示機能を形成する、前記出力ポート指定キーによ
るポート指定データを前記出力レジスタに送出すると共
に前記MPUの所定レジスタに保持する出力ポート指定
手段、該出力ポート指定手段で選択駆動される負荷から
の帰還信号を前記リミットスイッチ用入力ポート及びカ
ウンタ用入力ポートから取り込み前記MPUの所定レジ
スタに保持する帰還データ入力手段、前記タイマ機能に
前記数値キーを用いて必要時間をセットするタイマ設定
手段、前記カウンタ機能に前記数値キーを用いて目標カ
ウント数をセットするカウンタ設定手段、前記出力ポー
ト指定手段、帰還データ入力手段、タイマ設定手段、カ
ウンタ設定手段にて与えた或いは得られた各データを1
ステップ教示データとしてそれぞれ前記メモリの所定ア
ドレスに格納する教示データ書込手段なるそれぞれの機
能要素、 そして、再生機能を形成する、前記メモリから格納した
1ステップ分の教示データを読dしてボ−ト指定データ
部分を前記出力レジスタに送出し他の各データは前記M
PUの所定レジスタに再配置する教示データ続出し手段
、所定の前記入力ポートから取込む再生駆動負荷からの
帰還信号及びタイマの時間計数データを前記MPUの所
定レジスタ内の1ステップ教示データ各部分と対比する
データ比較手段、該データ比較手段が比較する各データ
が全て一致した時に現ステップ再生を終了する再生ステ
ップ更新手段なるそれぞれの機能要素を有することを特
徴とする直接教示再生式シーケンス制御装置によって解
決することができる。
〔実施例〕
以下、図面に基づいて本発明の一実施例に関し説明する
まず本発明に係る直接教示再生式シーケンス制御装置1
 (以下、単に装置1とも称す)は第1図のブロックダ
イアグラムに示す如きマイクロコンピュータとしての基
本構成を有し、その外観は第7図に示す如くである。(
尚、説明中の数値例えば12本、8本・・・等は本実施
例に於いてあくまでも参考的に用いたものである)即ち
、複数のレジスタを有するマイクロプロセッサ(MPU
:汎用仕様でも専用仕様でもよい)2と、予めシステム
モニタプログラム及びタイマ機能とカウンタ機能を果た
すプログラムを格納してファームウェア化するROM 
(読出し専用メモリ) 3a及び主にシーケンス制御プ
ログラムを随時格納するRAM (随時書込み読出しメ
モリ) 3bを混成して成るメモリ3と、テスト及び再
生切換入力(スイッチ)4により動作する出力ポート開
閉ゲート5を接続してなる出力レジスタ6と、各入出力
ポートに本例では12本のりミツトスイッチ用入力ポー
トCil〜C112,2本のカウンタ用入力ポートCc
L Ca2、そして第2図に示す如きキー(スイッチ)
配列即ち、0〜9の数値キーKnl =KnlO及び8
本の各出力ポートCol〜Co8に対応する出力ポート
指定キーKol〜Ko8及び教示キーKtc 、再生キ
ーKpb、再生スタートキーK p s +カウンタ指
定キーKcl及びKc2 + タイマ指定キーKt、プ
ラスステップキーKsp、マイナスステップキーXsm
、テープ出カキ−Kts、テープ入カキ−Ktl、書込
みキーKw、修正キーKm、ステップ追加キーKa、ス
テップ削除キーKel、教示終了キーKte等の複数の
命令キーを備えるキーボードK(本例では数値キーと命
令キーは重複使用している)と、再生開始指示入力1p
b及び再生終了指示人力Ipeと、非常停止人力1ei
及び非常停止出力Ieoと、前記出力ポート開閉ゲート
5を開閉するするテスト及び再生切換人力4゜本例では
テープレコーダによる外部記憶入力+ti及び外部記憶
出力Its等の外部の入出力手段と各データの送受を行
う入出力制御装置(PIO)7等をバス(データバス)
8により結合して構成される。
尚、両図中9はプログラムステップ前進後退再生を手動
で操作するキーボードにのプラスステップキーKsp及
びマイナスステップキーKsmを有効にするための一時
停止機能を兼ねたワンステップ入力、10は外部にW報
(Beep)信号を送出するBeep出力、11及び1
2はそれぞれ増設される入出力ポートを制御するための
外部ポート制御出力及び応答入力、13は各キー人力信
号にP 107が同期をとるキーエンコーダ14からの
キーストローブ信号入力、15はカウンタ及びタイマ設
定時に設定データを表示する液晶(LCD)表示装置、
16はMPU2をリセッットして装置1を初期化させる
リセットスイッチ、17は電源表示ランプ、18は入力
名表示ラベル、19は出力負荷名表示ラベル、Li1〜
Li12はリミットスイッチ用入力ポートCil〜C1
12の状態表示用ランプ、Lol〜Lo8は出力ポート
co1〜Co8の状態表示用ランプである。
そして前記の各機構的構成要素が、前記ROM3aに納
められるシステムモニタプログラムによって、それぞれ
以下の如き教示及び再生のための機能的要素を形成する
つまり第3図に示す如く、出力ポート指定キーKol〜
Ko8の操作によるポート指定データをPIO7により
取り込んで出力レジスタ6に送出する(この時、出力ポ
ート開閉ゲートは開いた状態)と共にM P tJ 2
の所定レジスタに保持する出力ポート指定手段■と、該
出力ポート指定手段■で選択駆動される負荷からリミッ
トスイッチあるいは光センサ等により得られる帰還信号
を前記リミットスイッチ用入力ポートCil〜C112
及びカウンタ用入力ポートCcL Cc2から取り込み
カウンタ入力はカウンタプログラム(サブルーチン)に
より計数処理して全入力ポート情報を前記MPU2の所
定レジスタに保持する帰還データ人力手段■と、前記タ
イマ機能(タイマプログラム:サブルーチン)に数値キ
ーKnl〜KnlOを用いて必要時間をセットするタイ
マ設定手段■と、前記カウンタ機能に前記数値キーKn
を用いて目標カウント数をセットするカウンタ設定手段
■と、前記出力ポート指定手段■8帰還データ入力手段
■、タイマ設定手段■、カウンタ設定手段■にて与えた
或いは得られた各データを1ステップ教示データとして
それぞれメモリ3のRAM3bの所定アドレスに格納す
る教示データ書込手段■なる主たる教示機能要素を、 そして、第4図に示す如く、前記RAM3bから格納し
た1ステップ分の教示データを読出してポート指定デー
タ部分を出力レジスタ6に送出し他の各データはMPU
2の所定レジスタに再配置する教示データ読出し手段■
と、所定の入力ポートCil〜C112及びCcl+ 
CC2から取込む再生駆動負荷からの帰還信号及びタイ
マの時間計数データをMPU2の所定レジスタ内の1ス
テップ教示データ各部分と対比するデータ比較手段■と
、該データ比較手段■が比較する各データが全て一致し
た時に現ステップ再生を終了して次のステップデータの
読出しに移行する再生ステップ更新手段■なる主たる再
生機能要素を備えてなるものである。
〔作用〕
以下、本考案による直接教示再生式シーケンス制御装置
の操作手順に従ってその動作及び作用を説明する。
第5図は上述の直接教示再生式シーケンス制御装置の直
接教示方法を操作手順を追って示す流れ図で、 ステ・ノブI: 教示キーにtcを操作して装置1を教示モードとする。
ステップ■: テスト及び再生切換人力4(スイッチ)を再生に設定し
出力ポート開閉ゲート5を開いた状態とする。
ステップ■: 出力ポート指定手段■により出力ポート指定キーKol
〜Ko8を操作して制御信号を出力すべき負荷が接続さ
れている出力ポートを活性化する。(この時、負荷は駆
動し所定の入力ポートcil =C112及びCcl+
 Cc2の何れか或いは全部に帰還信号が入力し帰還デ
ータ人力手段■はレジスタの格納データをリアルタイム
で逐次更新する) ステップ■: 出力信号の送出時間を限定する場合はタイマ設定手段■
により即ちタイマキーKtによりタイマ機能を選択し、
表示装置15により数値を目視確認しながら数値キーK
nl〜KnlOによりタイマ時間を入力設定する。
ステップ■: カウンタ設定手段■により即ちカウンタキーにCにより
カウンタ機能を選択し、表示装置15により数値を目視
確認しながら数値キーKnl〜KnlOにより目標カウ
ント数を入力設定する。(カウンタ用入力ポートCc1
. Cc2に所要数のパルスを入力して設定することも
できる) 尚、前記のステップ■及びステップ■は順序を入れ換え
ても差支えない。
ステップ■: 教示データ書込手段■により即ち書込みキーに−を操作
して前記ステップ■、ステップ■、ステップ■に於ける
出力ポート指定手段■、帰還データ入力手段■、タイマ
設定手段■、カウンタ設定手段■にて与えた或いは得ら
れた各データを1ステップ教示データとしてRA M3
bに記憶する。
ステップ■: 次の教示ステップが有る場合には教示ステップを更新し
てステップ■へ戻り、次の被制御負荷が無い場合にはス
テップ■へ進ム。
ステップ■: 終了キーKeを操作して教示操作を完了する。
そして再生方法を示す第6図に基づいて説明する。
ステップビ : テスト/再生切換入力(スイッチ)4を“テスト”側に
セットする。
ステップ■° : 再生キーKrを操作して装置1を再生モードにする。
ステップ■” : PI07の再生開始指示入力起動用の入力端子対を短絡
して、あるいは再生スタートキーKrを操作して教示デ
ータ読出し手段■により教示記憶内容を再生し、その再
生内容を出力表示ランプで確認する。
ステップ■゛: テスト/再生切換入力(スイッチ)4を“再生”側にセ
ットし出力ポート開閉ゲート5を開いた状態にする。
ステップV゛ : PI07の再生開始指示人力1pb起動用の入力端子対
を短絡して、あるいは再生スタートキーKrを操作して
教示データ読出し手段■により教示記憶内容を再生し、
負荷に信号を出力する。(この時容入カポートCil 
〜C112及びCcl、 Cc2にはリミットスイッチ
や回転検出装置等から帰還信号が入力され、タイマは時
間を計数し、これらのリアルタイムデータをデータ比較
手段■が記憶データと比較し全データが一致した時に再
生ステップ更新手段■が作用して現ステップの再生から
次ステップの再生へと移行する。) ステップ■l : 負荷に異常動作が認められた場合は即座に非常停止人力
1eiを操作して非常停止をかける。
ステップ■゛ : 再生終了人力rpeに信号を与えて再生動作を終了する
尚、前述の第5図の如き手順に従って書込まれた一連の
記憶ステップデータの後に、修正キーKmによりステッ
プデータの部分修正をしたり、ステップ追加キーKaを
操作して更に同様の手順により新規のステップを追加記
憶したり、ステップ削除キーKelを操作して不要なス
テップを削除することも可能である。
尚、装置1が何等かの理由で非常停止した場合には教示
操作時と同様に前記の出力ポート指定キーKo] 〜K
o8を順次手動操作することにより負荷を一つずつ負荷
同志が干渉することなく安全に原位置に復帰させること
ができる。
〔発明の効果〕
以上詳述の如く本発明によって、従来からのタイマ機能
に加えて、特に回転動作ををする被制御負荷からの動作
検出信号(動作量に比例した数の連続的パルス信号)を
計数して、負荷に対し瞬時に停止信号を与えることので
きる帰還信号に殆ど遅延が生じない即ち制御精度が非常
に高く、また専門的な用語及び特別の操作知識を要する
熟練を全く必要とすることなく、カウンタ及びタイマに
目的とする具体的な数値データを与えてゆく極めて哨純
な手順の繰り返しによって、全てのシーケンス動作ステ
ップを教示(記憶)することができ、且つ簡単に正確に
再生することができ、更に入力ポートを各ステップ毎に
指定する必要がないので各ステップに於ける記憶操作も
負荷名を表示するラベルで負荷を確認できるので、この
種の装置にあっては極めて簡単であると共にステップの
追加や削除も非常に簡単であり、そして更に装置の非常
停止から各負荷を原位置復帰させる操作も極めて簡便に
できる等、正に産業に多大な貢献をすることのできる直
接教示再生式シーケンス制御装置の提供が可能となった
のである。
【図面の簡単な説明】
第1図は本発明の一実施例に係る直接教示再生式シーケ
ンス制御装置の電気的構成を示すブロックダイアグラム
、第2図は第1図のキーボードに部分のキー配列の一例
を示す配置図、第3図(A)〜第3図(E)は本発明の
一実施例に係る直接教示再生式シーケンス制御装置の教
示機能を形成する機能手段の機能作用の流れ図5、第4
図(A)〜第4図(C)は第3図の手順に従って教示さ
れた記憶内容の再生機能を形成する機能手段の機能作用
の流れ図、第5図は装置の教示方法を示す操作手順の流
れ図、第6図は装置の再生方法を示す操作手順の流れ図
、第7図は装置の外観を示す工面図、そして第8図は第
7図の平面図である。 1・・・直接教示再生式シーケンス制御装置、2・・・
マイクロプロセッサ(MPU)、 3・・・メモリ、 
4・・・テスト及び再生切換入力、5・・・出力ポート
開閉ゲート、 6・・・出力レジスタ、 7・・・入出
力制御装置(PIO)、8・・・バス、 Cil〜C1
12・・・リミットスイッチ用入力ポート、 Ccl、
 Ca2・・・カウンタ用入力ポート、 Cal〜Co
8  ・・・出力ポート、Kn1〜Kn10・・・数値
キー、 KO1〜に08・・・出力ポート指定キー、 
Ktc  ・・・教示キー、Kpb  ・・・再生キー
、 Kps  ・・・再生スタートキー、 KCI、 
KO2・・・カウンタ指定キー、 Kt・・・タイマ指
定キー、 Ksp ・・・プラスステップキー、 Ks
m  ・・・マイナスステップキー、K−・・・書込み
キー、 Kte ・・・教示終了キー、 Ipb  ・
・・再生開始指示入力、 Ipe  ・・・再生終了指
示入力、 ■・・・出力ポート指定手段、 ■・・・帰
還データ入力手段、 ■・・・タイマ設定手段、 ■・
・・カウンタ設定手段、■・・・教示データ書込み手段
、 ■・・・教示データ読出し手段、 ■・・・データ
比較手段、■・・・再生ステップ更新手段。

Claims (3)

    【特許請求の範囲】
  1. (1)複数のレジスタを有するマイクロプロセッサ(M
    PU)、メモリ、出力ポート開閉ゲートを接続してなる
    出力レジスタ、及び入出力制御装置等をバス結合して成
    るマイクロコンピュータ回路の、前記メモリの一部には
    予めタイマ機能とカウンタ機能を果たすプログラムを納
    めてファームウェアと成し、前記入出力制御装置にはリ
    ミットスイッチ用入力ポート、カウンタ用入力ポート、
    数値キー及び各出力ポートに対応する出力ポート指定キ
    ー及び複数の命令キーを備えるキーボード、再生開始及
    び終了指示入力、非常停止入力及び出力、前記出力ポー
    ト開閉ゲートを開閉するテスト及び再生切換入力、外部
    記憶入力及び出力等の入出力手段を接続して成るハード
    ウェア及びファームウェアより成る基本構成を有し、こ
    の基本構成が、直接教示機能を形成する、前記出力ポー
    ト指定キーによるポート指定データを前記出力レジスタ
    に送出すると共に前記MPUの所定レジスタに保持する
    出力ポート指定手段、該出力ポート指定手段で選択駆動
    される負荷からの帰還信号を前記リミットスイッチ用入
    力ポート及びカウンタ用入力ポートから取り込み前記M
    PUの所定レジスタに保持する帰還データ入力手段、前
    記タイマ機能に前記数値キーを用いて必要時間をセット
    するタイマ設定手段、前記カウンタ機能に前記数値キー
    を用いて目標カウント数をセットするカウンタ設定手段
    、前記出力ポート指定手段、帰還データ入力手段、タイ
    マ設定手段、カウンタ設定手段にて与えた或いは得られ
    た各データを1ステップ教示データとしてそれぞれ前記
    メモリの所定アドレスに格納する教示データ書込手段な
    るそれぞれの機能要素、 そして、再生機能を形成する、前記メモリから格納した
    1ステップ分の教示データを読出してポート指定データ
    部分を前記出力レジスタに送出し他の各データは前記M
    PUの所定レジスタに再配置する教示データ読出し手段
    、所定の前記入力ポートから取込む再生駆動負荷からの
    帰還信号及びタイマの時間計数データを前記MPUの所
    定レジスタ内の1ステップ教示データ各部分と対比する
    データ比較手段、該データ比較手段が比較する各データ
    が全て一致した時に現ステップ再生を終了する再生ステ
    ップ更新手段なるそれぞれの機能要素を有することを特
    徴とする直接教示再生式シーケンス制御装置。
  2. (2)非常停止入力により停止した場合、MPUをリセ
    ットするまでは出力ポート指定手段のみが動作可能状態
    となることを特徴とする特許請求の範囲第1項に記載の
    直接教示再生式シーケンス制御装置。
  3. (3)出力ポート指定手段の出力ポート指定キー或いは
    出力ポート指定キー近傍に対応する負荷名表示手段を備
    えて成ることを特徴とする特許請求の範囲第1項又は第
    2項に記載の直接教示再生式シーケンス制御装置。
JP26318585A 1985-11-22 1985-11-22 直接教示再生式シ−ケンス制御装置 Pending JPS62121506A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26318585A JPS62121506A (ja) 1985-11-22 1985-11-22 直接教示再生式シ−ケンス制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26318585A JPS62121506A (ja) 1985-11-22 1985-11-22 直接教示再生式シ−ケンス制御装置

Publications (1)

Publication Number Publication Date
JPS62121506A true JPS62121506A (ja) 1987-06-02

Family

ID=17385948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26318585A Pending JPS62121506A (ja) 1985-11-22 1985-11-22 直接教示再生式シ−ケンス制御装置

Country Status (1)

Country Link
JP (1) JPS62121506A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5557905A (en) * 1978-10-24 1980-04-30 Tadao Totsuka Program controller
JPS56168214A (en) * 1980-05-29 1981-12-24 Idec Izumi Corp Process step-forward type sequence controller

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5557905A (en) * 1978-10-24 1980-04-30 Tadao Totsuka Program controller
JPS56168214A (en) * 1980-05-29 1981-12-24 Idec Izumi Corp Process step-forward type sequence controller

Similar Documents

Publication Publication Date Title
US4025838A (en) Signal modification device for memory controlled manipulator apparatus
US9348329B2 (en) Multiple Boolean inputs and outputs for device function blocks
US5644487A (en) Monitoring and control system and method
KR900006298B1 (ko) 사출 성형기의 동작 조건 설정 방법
KR900016845A (ko) 교육기능을 가지는 수치제어장치 및 가공프로그램의 교육방법
US5784621A (en) Sequence program display apparatus
US4748552A (en) Sequence control system
JPS62121506A (ja) 直接教示再生式シ−ケンス制御装置
JP2740525B2 (ja) シーケンスコントローラ用ラダーソフトの作成装置
JPS6336522B2 (ja)
JPH07120168B2 (ja) Pc装置の制御方式
JPH04335404A (ja) シーケンス・プログラムのデバッグ方式
JPS6279945A (ja) 送り速度補正制御装置
JP2003122408A (ja) 制御システム用のデータ作成方法。
JPH04177511A (ja) サーボモータ制御装置
JPH0353964A (ja) プリンタ
JP2666312B2 (ja) プログラマブルコントローラ
JP3442437B2 (ja) 手動操作部汎用操作盤
JPS6115445B2 (ja)
JPH11194816A (ja) プログラマブル表示装置及びこれを用いたシステム
JPS6039203A (ja) プログラマブルコントロ−ラ
KR880000948A (ko) 직접 교시식 시이퀀스 콘트로울러
JPS6217782B2 (ja)
JPH0217504A (ja) シーケンサの接点の模擬動作方法
JPS58221405A (ja) プログラマブル・コントロ−ラ