JPS6236567B2 - - Google Patents
Info
- Publication number
- JPS6236567B2 JPS6236567B2 JP55180759A JP18075980A JPS6236567B2 JP S6236567 B2 JPS6236567 B2 JP S6236567B2 JP 55180759 A JP55180759 A JP 55180759A JP 18075980 A JP18075980 A JP 18075980A JP S6236567 B2 JPS6236567 B2 JP S6236567B2
- Authority
- JP
- Japan
- Prior art keywords
- program
- mode
- block
- blocks
- indicator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Program-control systems
- G05B19/02—Program-control systems electric
- G05B19/04—Program control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Program control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0426—Programming the control sequence
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Testing And Monitoring For Control Systems (AREA)
- Programmable Controllers (AREA)
Description
【発明の詳細な説明】
本発明はシーケンスコントローラに関し、さら
に詳述すると、マイクロプロセツサとメモリとキ
ーボードを備え、キーボードによりメモリにプロ
グラムを設定し、歩進条件が成立したときにプロ
グラムが次のステツプへ進む方式、いわゆるスト
ワード・プログラム方式の工程歩進型シーケンス
コントローラに関する。
に詳述すると、マイクロプロセツサとメモリとキ
ーボードを備え、キーボードによりメモリにプロ
グラムを設定し、歩進条件が成立したときにプロ
グラムが次のステツプへ進む方式、いわゆるスト
ワード・プログラム方式の工程歩進型シーケンス
コントローラに関する。
本発明者らは、複数系列のプログラムを並列に
設定し実行するとともに、ある一つの系列の所定
ステツプと他の系列の所定ステツプとを内部フラ
ツグを媒体としてリンクさせることによる異なる
プログラム相互間のプログラムの移行を任意且つ
現象の進行に合わせて制御し得るシーケンスコン
トローラを提案している。本発明はこれに関連し
てなされたものである。
設定し実行するとともに、ある一つの系列の所定
ステツプと他の系列の所定ステツプとを内部フラ
ツグを媒体としてリンクさせることによる異なる
プログラム相互間のプログラムの移行を任意且つ
現象の進行に合わせて制御し得るシーケンスコン
トローラを提案している。本発明はこれに関連し
てなされたものである。
本発明の目的は、複数系列（ブロツク）のプロ
グラムを並列に設定し実行する工程歩進型シーケ
ンスコントローラにおいて、ロツクモードとモニ
タモードに対応して機械の運転状態を運転状態表
示ランプによつて表示するシーケンスコントロー
ラを提供することにある。
グラムを並列に設定し実行する工程歩進型シーケ
ンスコントローラにおいて、ロツクモードとモニ
タモードに対応して機械の運転状態を運転状態表
示ランプによつて表示するシーケンスコントロー
ラを提供することにある。
以下、３ブロツク並列プログラムの本発明実施
例を図面に基いて説明する。
例を図面に基いて説明する。
第１図に本発明実施例のコンソール前面パネル
の構成を示す。
の構成を示す。
左上段には入力信号及び内部フラツグのいずれ
かをランプ表示する入力兼内部フラツグ表示器１
が設けられ、右上段には出力信号をランプ表示す
る出力表示器２が設けられている。なお入力及び
出力は01番から32番までの各32個があり、内部フ
ラツグは33番から48番までの16個があり、内部フ
ラツグ表示は入力表示の01番から16番までのラン
プと兼用している。
かをランプ表示する入力兼内部フラツグ表示器１
が設けられ、右上段には出力信号をランプ表示す
る出力表示器２が設けられている。なお入力及び
出力は01番から32番までの各32個があり、内部フ
ラツグは33番から48番までの16個があり、内部フ
ラツグ表示は入力表示の01番から16番までのラン
プと兼用している。
中段には左から順に、Ｗ，Ｘ，Ｙの各ブロツク
をランプ表示するブロツク表示器３、ステツプ番
号を数字表示するステツプ表示器４、TIM（時
間）、CNT（計数）、AND，OR，JMP（ジヤン
プ）、RPT（繰返し）SET、２−OR／ANDなど
のオペレーシヨンの種類をランプ表示するオペレ
ーシヨン表示器５並びに各オペレーシヨンごとの
３種のデータＡ，Ｂ，Ｃの意味を教示する教示板
６、オペレーシヨンのデータＡ，Ｂ，Ｃの内容を
表示する２桁の数字表示器から成るデータ表示器
７，８，９、POWER、RUNなどの機械の運転状
態を表示する運転状態表示ランプ１０がそれぞれ
並設されている。なお、データ表示器７，８，９
の小数点表示が内部フラツグのリセツト状態
（NOT）を表示するようになつている。
をランプ表示するブロツク表示器３、ステツプ番
号を数字表示するステツプ表示器４、TIM（時
間）、CNT（計数）、AND，OR，JMP（ジヤン
プ）、RPT（繰返し）SET、２−OR／ANDなど
のオペレーシヨンの種類をランプ表示するオペレ
ーシヨン表示器５並びに各オペレーシヨンごとの
３種のデータＡ，Ｂ，Ｃの意味を教示する教示板
６、オペレーシヨンのデータＡ，Ｂ，Ｃの内容を
表示する２桁の数字表示器から成るデータ表示器
７，８，９、POWER、RUNなどの機械の運転状
態を表示する運転状態表示ランプ１０がそれぞれ
並設されている。なお、データ表示器７，８，９
の小数点表示が内部フラツグのリセツト状態
（NOT）を表示するようになつている。
下段中央部にはキーボード１１が設けられてい
る。キーの種類として、数字キー０〜９、タイマ
ーを指示するキー「TIM」、カウンタを指示する
キー「CNT」、AND論理を指示するキー
「AND」、OR論理を指示するキー「OR」、ジヤン
プを指示するキー「JMP」、繰返しを指示するキ
ー「RPT」、内部フラツグのセツト又はリセツト
を指示するキー「SET」、２−AND又は２−OR
を指示するキー「2AND／OR」、プログラムの終
了を指示するキー「END」、外部割込み発生時の
運転停止等を指示するキー「RET」、オペレーシ
ヨンのないことを指示するキー「NOP」、反転を
指示するキー「NOT」、データの書き込みを指示
するキー「Ｗ」、出力を指示するキー「OUT」、
プロセスセツトを指示するキー「PSET」、出力
ONを指示するキー「ON」、出力OFFを指示する
キー「OFF」、内部フラツグの状態を確認するキ
ー「IR」、ブロツクの切換えを指示するキー
「BLC−INC」がある。なお、上記「ON」
「OFF」「IR」の各キーは外部接続されるカセツ
トテープレコーダの操作キー「VER」「REC」
「PLAY」を兼用している。
る。キーの種類として、数字キー０〜９、タイマ
ーを指示するキー「TIM」、カウンタを指示する
キー「CNT」、AND論理を指示するキー
「AND」、OR論理を指示するキー「OR」、ジヤン
プを指示するキー「JMP」、繰返しを指示するキ
ー「RPT」、内部フラツグのセツト又はリセツト
を指示するキー「SET」、２−AND又は２−OR
を指示するキー「2AND／OR」、プログラムの終
了を指示するキー「END」、外部割込み発生時の
運転停止等を指示するキー「RET」、オペレーシ
ヨンのないことを指示するキー「NOP」、反転を
指示するキー「NOT」、データの書き込みを指示
するキー「Ｗ」、出力を指示するキー「OUT」、
プロセスセツトを指示するキー「PSET」、出力
ONを指示するキー「ON」、出力OFFを指示する
キー「OFF」、内部フラツグの状態を確認するキ
ー「IR」、ブロツクの切換えを指示するキー
「BLC−INC」がある。なお、上記「ON」
「OFF」「IR」の各キーは外部接続されるカセツ
トテープレコーダの操作キー「VER」「REC」
「PLAY」を兼用している。
下段右端部にはモード切換スイツチ１２が設け
られている。このスイツチ１２により選択される
モードは「プログラムモード」「ロツクモード」
「モニタモード」の３種類である。プログラムモ
ードは、キーボード１１から内蔵メモリ内へプロ
グラムを設定するときに用いられる。ロツクモー
ドはシーケンスコントローラとして制御を実行す
るときに用いられれるモードで、キーボードのキ
ーは「IR」キーのみ有効に機能する。モニタモ
ードは制御の実行中にプログラムの内容をモニタ
するとき用いられるモードで、キーボードのキー
は「IR」及び「BLC−INC」キーのみ有効に機能
する。
られている。このスイツチ１２により選択される
モードは「プログラムモード」「ロツクモード」
「モニタモード」の３種類である。プログラムモ
ードは、キーボード１１から内蔵メモリ内へプロ
グラムを設定するときに用いられる。ロツクモー
ドはシーケンスコントローラとして制御を実行す
るときに用いられれるモードで、キーボードのキ
ーは「IR」キーのみ有効に機能する。モニタモ
ードは制御の実行中にプログラムの内容をモニタ
するとき用いられるモードで、キーボードのキー
は「IR」及び「BLC−INC」キーのみ有効に機能
する。
なお図において、外部制御入力の選択スイツチ
１３は、通常は中央位置にあり指で押している間
だけ上又は下へ投入できるリターン型スイツチで
あり、スタート又はステツプ、リセツト又は出力
ON−OFFを選択することができる。また端子１
４はカセツト型デジタル磁気テープデツキを外部
接続する端子である。
１３は、通常は中央位置にあり指で押している間
だけ上又は下へ投入できるリターン型スイツチで
あり、スタート又はステツプ、リセツト又は出力
ON−OFFを選択することができる。また端子１
４はカセツト型デジタル磁気テープデツキを外部
接続する端子である。
第２図に本発明実施例の電気的構成を示す。装
置全体はマイクロプロセツサ２１及びマイクロプ
ロセツサに接続されたバスライン２２に各種モジ
ユール回路部、及び各種メモリを接続した形で構
成されている。
置全体はマイクロプロセツサ２１及びマイクロプ
ロセツサに接続されたバスライン２２に各種モジ
ユール回路部、及び各種メモリを接続した形で構
成されている。
キーボード１１の各入力信号はコード信号に変
換されてからキー入力インターフエイス２４内に
一時記憶され、「Ｗ」キーの操作によりデータバ
ス２２１に送り込まれる。表示装置２５は、第１
図とともに説明した通り、入力兼内部フラツグ表
示器１、出力表示器２、ブロツク表示器３、ステ
ツプ表示器４、オペレーシヨン表示器５、データ
表示器７，８，９から構成されており、これらの
各表示器はアドレスバス２２２の制御信号に従い
データバス２２１のデータを取り込む表示用イン
ターフエイス２６により駆動制御される。
換されてからキー入力インターフエイス２４内に
一時記憶され、「Ｗ」キーの操作によりデータバ
ス２２１に送り込まれる。表示装置２５は、第１
図とともに説明した通り、入力兼内部フラツグ表
示器１、出力表示器２、ブロツク表示器３、ステ
ツプ表示器４、オペレーシヨン表示器５、データ
表示器７，８，９から構成されており、これらの
各表示器はアドレスバス２２２の制御信号に従い
データバス２２１のデータを取り込む表示用イン
ターフエイス２６により駆動制御される。
32個の入力端子I1〜I32は入力用モジユール２７
に接続され、入力用モジユール２７に内蔵された
データセレクタにより順次走査され、選択された
信号はデータバス２２１に送り込まれてCPU２
１に取り込まれる。データセレクタはアドレスバ
ス２２２により制御されている。
に接続され、入力用モジユール２７に内蔵された
データセレクタにより順次走査され、選択された
信号はデータバス２２１に送り込まれてCPU２
１に取り込まれる。データセレクタはアドレスバ
ス２２２により制御されている。
当該シーケンスコントローラから制御対象に送
り出される出力信号は、出力用モジユール２８を
介して32個の出力端子O1〜O32に出力される。出
力用モジユール２８には、各出力端子線に対応す
る32ビツト容量のラツチ回路を内蔵しており、歩
進条件が成立するまでの間その出力状態を保持し
つづける。出力用モジユール２８はアドレスバス
２２２により制御され、データバス２２１の信号
を取り込んで作動する。
り出される出力信号は、出力用モジユール２８を
介して32個の出力端子O1〜O32に出力される。出
力用モジユール２８には、各出力端子線に対応す
る32ビツト容量のラツチ回路を内蔵しており、歩
進条件が成立するまでの間その出力状態を保持し
つづける。出力用モジユール２８はアドレスバス
２２２により制御され、データバス２２１の信号
を取り込んで作動する。
また、バスライン２２にはオーデイオ用カセツ
ト型磁気テープを外部接続するためのテープデツ
キ用インターフエイス３４が接続され、操作パネ
ル上にREC端子とPLAY端子を備えたコネクタ１
４が設けられている。このインターフエイス３４
にはデイジタル信号とオーデイオ信号変換装置が
内蔵されており、デイジタル信号「１」に対応す
る周波数１と「０」に対応する周波数２のオ
ーデイオ信号発生器を備え、アドレスバス２２２
の指示に従いデータバス２２１のデジタル信号を
周波数１又は２のオーデイオ信号に変換して
出力し、逆に、周波数１又は２のオーデイオ
信号をデジタル信号に変換してデータバス２２１
に入力する。
ト型磁気テープを外部接続するためのテープデツ
キ用インターフエイス３４が接続され、操作パネ
ル上にREC端子とPLAY端子を備えたコネクタ１
４が設けられている。このインターフエイス３４
にはデイジタル信号とオーデイオ信号変換装置が
内蔵されており、デイジタル信号「１」に対応す
る周波数１と「０」に対応する周波数２のオ
ーデイオ信号発生器を備え、アドレスバス２２２
の指示に従いデータバス２２１のデジタル信号を
周波数１又は２のオーデイオ信号に変換して
出力し、逆に、周波数１又は２のオーデイオ
信号をデジタル信号に変換してデータバス２２１
に入力する。
メモリは、システムプログラムエリア２９、ユ
ーザプログラムエリア３０、及びワーキングエリ
ア３１から構成されている。システムプログラム
エリア２９はリードオンリーメモリから成り、
CPU２１と協同して実行する各種のルーチンプ
ログラムを固定的に記憶している。ユーザプログ
ラムエリア３０はランダムアクセスメモリから成
り、キーボード１１から書き込み或いは変更でき
るエリアであつて、後述するＷ，Ｘ，Ｙの３ブロ
ツクのプログラムエリアから構成されている。ワ
ーキングエリア３１もランダムアクセスメモリか
ら成り、ユーザプログラムエリア３０からＷ，
Ｘ，Ｙ各ブロツクの実行中のステツプのプログラ
ム内容だけを取り出して一時記憶するエリア、並
びに33番乃至48番の内部フラツグから構成され、
これらの内容に基いてCPU２１が出力制御を行
う。なお、内部フラツグはプログラミングにより
制御され、入力I1〜I32と同様に歩進条件として用
いられる。
ーザプログラムエリア３０、及びワーキングエリ
ア３１から構成されている。システムプログラム
エリア２９はリードオンリーメモリから成り、
CPU２１と協同して実行する各種のルーチンプ
ログラムを固定的に記憶している。ユーザプログ
ラムエリア３０はランダムアクセスメモリから成
り、キーボード１１から書き込み或いは変更でき
るエリアであつて、後述するＷ，Ｘ，Ｙの３ブロ
ツクのプログラムエリアから構成されている。ワ
ーキングエリア３１もランダムアクセスメモリか
ら成り、ユーザプログラムエリア３０からＷ，
Ｘ，Ｙ各ブロツクの実行中のステツプのプログラ
ム内容だけを取り出して一時記憶するエリア、並
びに33番乃至48番の内部フラツグから構成され、
これらの内容に基いてCPU２１が出力制御を行
う。なお、内部フラツグはプログラミングにより
制御され、入力I1〜I32と同様に歩進条件として用
いられる。
ユーザプログラムエリア３０に記憶されるプロ
グラム命令語の構成を第３図に示す。これはオペ
レーシヨンの種類を示す８ビツト構成の命令コー
ド３０１、歩進条件を示すSET−Ａ，SET−
Ｂ，SET−Ｃからなる３×８ビツト構成のコー
ド３０２及び、32個の出力端子について、歩進条
件成立後に出力されるべき制御命令が“ON”で
あるか“OFF”であるかを示す32ビツト構成の
出力設定コード３０３から構成されている。
SET−Ａ，SET−Ｂ，SET−Ｃの内容はオペレ
ーシヨンの種類によりそれぞれ予め定められてい
る。
グラム命令語の構成を第３図に示す。これはオペ
レーシヨンの種類を示す８ビツト構成の命令コー
ド３０１、歩進条件を示すSET−Ａ，SET−
Ｂ，SET−Ｃからなる３×８ビツト構成のコー
ド３０２及び、32個の出力端子について、歩進条
件成立後に出力されるべき制御命令が“ON”で
あるか“OFF”であるかを示す32ビツト構成の
出力設定コード３０３から構成されている。
SET−Ａ，SET−Ｂ，SET−Ｃの内容はオペレ
ーシヨンの種類によりそれぞれ予め定められてい
る。
ユーザプログラムエリア３０は第３図に示した
プログラム命令語を複数個記憶するエリアから構
成されており、これの全体構成例を第４図に示
す。すなわち、Ｗ，Ｘ，Y3ブロツクから構成さ
れ、各ブロツクはステツプ01からステツプ85まで
の85ステツプから構成されている。
プログラム命令語を複数個記憶するエリアから構
成されており、これの全体構成例を第４図に示
す。すなわち、Ｗ，Ｘ，Y3ブロツクから構成さ
れ、各ブロツクはステツプ01からステツプ85まで
の85ステツプから構成されている。
CPU２１の構成の概要を第５図に示す。これ
は、市販のマイクロプロセツサを使用することが
できる。
は、市販のマイクロプロセツサを使用することが
できる。
CPU２１は、クロツク発生器を内蔵したタイ
ミングおよび制御部２１１、命令デコーダ２１
２、命令レジスタ２１３、演算部２１４、アキユ
ムレータ２１５、アドレスバス２２２に対しアド
レス信号を送り出すためのプログラムカウンタ２
１６、及びアドレスバツフア２１７、その他の各
種レジスタ群２１８、データバス２２１に対しデ
ータの授受を行うためのデータバツフア２１９な
どを有し、各種レジスタ群２１８の中に、当該シ
ーケンスコントローラのプログラムステツプを各
ブロツクごとに規定する工程ステツプカウンタ２
２４、各ブロツクごとの時計用カウンタ２２５、
各ブロツクごとに入力パルス信号数を計数する計
数用カウンタ２２６、WXYのブロツク制御信号
を出力する３進リングからなるブロツクカウンタ
２２７が含まれている。データバス２２１は８本
のラインから成り、アドレスバス２２２は16本の
ラインから成つている。
ミングおよび制御部２１１、命令デコーダ２１
２、命令レジスタ２１３、演算部２１４、アキユ
ムレータ２１５、アドレスバス２２２に対しアド
レス信号を送り出すためのプログラムカウンタ２
１６、及びアドレスバツフア２１７、その他の各
種レジスタ群２１８、データバス２２１に対しデ
ータの授受を行うためのデータバツフア２１９な
どを有し、各種レジスタ群２１８の中に、当該シ
ーケンスコントローラのプログラムステツプを各
ブロツクごとに規定する工程ステツプカウンタ２
２４、各ブロツクごとの時計用カウンタ２２５、
各ブロツクごとに入力パルス信号数を計数する計
数用カウンタ２２６、WXYのブロツク制御信号
を出力する３進リングからなるブロツクカウンタ
２２７が含まれている。データバス２２１は８本
のラインから成り、アドレスバス２２２は16本の
ラインから成つている。
第７図に上記実施例によりWXY、３ブロツク
を並列運転させる場合のプログラムシートの要部
抜粋を示し、第８図にその作用説明図を示す。
を並列運転させる場合のプログラムシートの要部
抜粋を示し、第８図にその作用説明図を示す。
各ブロツク間のリンク動作は、内部フラツグの
状態を各ブロツクの歩進条件に使用することによ
り行つている。「SET」命令においてSET−Ａの
入力条件が00のとき、無条件にSET−Ｂ，SET
−Ｃに指定されている内部フラツグがセツト又は
リセツトされる。従つて、ブロツクＷのステツプ
ａにおいて内部フラツグ33番と34番がセツトされ
ると、直ちにブロツクＸのステツプ１のAND論
理及びブロツクＹのステツプ１のAND論理が成
立して両ブロツクともステツプ２以後へ歩進し、
３ブロツクが並列に進行する。ブロツクＸのステ
ツプｃにおいて「SET」命令により内部フラツ
グ33番がリセツトされると、ブロツクＷのステツ
プｂにおけるAND論理が成立してプログラムは
ブロツクＷ，ＸのものがＷに統合された形とな
り、同様にブロツクＹのステツプｄにおいて
「SET」命令により内部フラツグ34番がリセツト
されると、ブロツクＷのステツプｅにおける
AND論理が成立してブロツクＹのプログラムが
Ｗに統合される。
状態を各ブロツクの歩進条件に使用することによ
り行つている。「SET」命令においてSET−Ａの
入力条件が00のとき、無条件にSET−Ｂ，SET
−Ｃに指定されている内部フラツグがセツト又は
リセツトされる。従つて、ブロツクＷのステツプ
ａにおいて内部フラツグ33番と34番がセツトされ
ると、直ちにブロツクＸのステツプ１のAND論
理及びブロツクＹのステツプ１のAND論理が成
立して両ブロツクともステツプ２以後へ歩進し、
３ブロツクが並列に進行する。ブロツクＸのステ
ツプｃにおいて「SET」命令により内部フラツ
グ33番がリセツトされると、ブロツクＷのステツ
プｂにおけるAND論理が成立してプログラムは
ブロツクＷ，ＸのものがＷに統合された形とな
り、同様にブロツクＹのステツプｄにおいて
「SET」命令により内部フラツグ34番がリセツト
されると、ブロツクＷのステツプｅにおける
AND論理が成立してブロツクＹのプログラムが
Ｗに統合される。
この間の表示は、運転中のロツクモードにおい
てはWXYのうちいずれかのブロツクが作動して
いるかぎりランプ表示器１０の「RUN」が点灯
しており、運転中にモード切換スイツチ１２をモ
ニタモードに切換えたときは選択されているブロ
ツク、すなわちブロツク表示器３のランプ点灯し
ているブロツクが作動しているときだけランプ
「RUN」が点灯するから、キー「BLC−INC」を
順次操作してブロツク選択を切換えてみれば、動
作中のブロツクを個別に認識することができる。
また、運転中のロツクモードにおいて、データ表
示器７，８，９はそれぞれブロツクＷ，Ｘ，Ｙの
実行中のステツプ番号を表示するから、実行ステ
ツプを３ブロツクとも同時に認識することができ
る。
てはWXYのうちいずれかのブロツクが作動して
いるかぎりランプ表示器１０の「RUN」が点灯
しており、運転中にモード切換スイツチ１２をモ
ニタモードに切換えたときは選択されているブロ
ツク、すなわちブロツク表示器３のランプ点灯し
ているブロツクが作動しているときだけランプ
「RUN」が点灯するから、キー「BLC−INC」を
順次操作してブロツク選択を切換えてみれば、動
作中のブロツクを個別に認識することができる。
また、運転中のロツクモードにおいて、データ表
示器７，８，９はそれぞれブロツクＷ，Ｘ，Ｙの
実行中のステツプ番号を表示するから、実行ステ
ツプを３ブロツクとも同時に認識することができ
る。
このようなリンク機能を利用して３ブロツクを
継続接続して直列運転をすることができる。この
場合のデータ表示器７，８，９の表示内容は、例
えばWX両ブロツクが全プログラムが終了して丁
度Ｙブロツクの第10ステツプにあるものとすれ
ば、「85，85，10」となり、この表示からＹブロ
ツクの実行中であることを認識することができ
る。
継続接続して直列運転をすることができる。この
場合のデータ表示器７，８，９の表示内容は、例
えばWX両ブロツクが全プログラムが終了して丁
度Ｙブロツクの第10ステツプにあるものとすれ
ば、「85，85，10」となり、この表示からＹブロ
ツクの実行中であることを認識することができ
る。
また、各ブロツクＷ，Ｘ，Ｙを同時にスタート
させたい場合は、外部制御入力を利用し、ブロツ
クＷ、ブロツクＸ、ブロツクＹ、スタートの各入
力をONにすればよい。
させたい場合は、外部制御入力を利用し、ブロツ
クＷ、ブロツクＸ、ブロツクＹ、スタートの各入
力をONにすればよい。
ロツク・モードにおいては、ユーザプログラム
エリアから次に実行すべきブロツクごとのステツ
プの内容がワーキングエリアに転送され貯蔵され
る。スタート入力があるとプログラムが開始さ
れ、ワーキングエリアへ転送された命令が解読さ
れ、歩進条件に従いブロツクごとの演算が実行さ
れる。各ブロツクごとの演算はCPU２１に内蔵
されているブロツクカウンタ２２７を歩進させて
ブロツクＷ→ブロツクＸ→ブロツクＹ→ブロツク
Ｗの順序で繰返し実行され、いずれかのブロツク
で歩進条件が成立するとそのブロツクのプログラ
ム内容が次のステツプのものに入れ替えられ、当
該ブロツクに係る工程カウンタが＋１歩進する。
ただし、「JMP」「RET」「RPT」のような非順序
ステツプの場合は工程カウンタの内容が命令で指
定された次に進むべきステツプ番号に置換されて
そのステツプへジヤンプする。
エリアから次に実行すべきブロツクごとのステツ
プの内容がワーキングエリアに転送され貯蔵され
る。スタート入力があるとプログラムが開始さ
れ、ワーキングエリアへ転送された命令が解読さ
れ、歩進条件に従いブロツクごとの演算が実行さ
れる。各ブロツクごとの演算はCPU２１に内蔵
されているブロツクカウンタ２２７を歩進させて
ブロツクＷ→ブロツクＸ→ブロツクＹ→ブロツク
Ｗの順序で繰返し実行され、いずれかのブロツク
で歩進条件が成立するとそのブロツクのプログラ
ム内容が次のステツプのものに入れ替えられ、当
該ブロツクに係る工程カウンタが＋１歩進する。
ただし、「JMP」「RET」「RPT」のような非順序
ステツプの場合は工程カウンタの内容が命令で指
定された次に進むべきステツプ番号に置換されて
そのステツプへジヤンプする。
モニタ・モードが選択されているときは、モニ
タルーチンプログラムに入る。モニタ操作は「Ｐ
−SET」キーにつづいて所望のステツプ番号を
入力することにより開始され、モード選択スイツ
チ１２をロツク・モードに戻すことにより終る。
「Ｐ−SET」キーが押されると表示装置２５が一
旦消去されてキー入力に備えるとともに、表示用
インターフエイス２６がバスライン２２から切り
離される。この状態でモニタの入力操作を行うと
順次その内容が表示され、それに対応するプログ
ラム内容が表示される。このようにしてモニタ・
モードが選択されていて各種の操作がなされてい
る間も、シーケンスコントローラの演算は継続し
て実行されている。なおモード選択スイツチ１２
がロツク・モードに戻される迄モニタ表示は保持
される。
タルーチンプログラムに入る。モニタ操作は「Ｐ
−SET」キーにつづいて所望のステツプ番号を
入力することにより開始され、モード選択スイツ
チ１２をロツク・モードに戻すことにより終る。
「Ｐ−SET」キーが押されると表示装置２５が一
旦消去されてキー入力に備えるとともに、表示用
インターフエイス２６がバスライン２２から切り
離される。この状態でモニタの入力操作を行うと
順次その内容が表示され、それに対応するプログ
ラム内容が表示される。このようにしてモニタ・
モードが選択されていて各種の操作がなされてい
る間も、シーケンスコントローラの演算は継続し
て実行されている。なおモード選択スイツチ１２
がロツク・モードに戻される迄モニタ表示は保持
される。
本発明によれば、シーケンスコントローラ１台
で複数の制御対象を互に関連させながら制御する
ことができる。
で複数の制御対象を互に関連させながら制御する
ことができる。
第１図乃至第８図はいずれも本発明実施例に係
る図面であつて、第１図はその外観正面図、第２
図は電気回路のブロツク図、第３図はユーザプロ
グラムエリア３０に記憶されるプログラム命令語
の構成を示す図、第４図はユーザプログラムエリ
ア３０のステツプ構成を示す図、第５図はCPU
２１の構成を示すブロツク図、第６図は第３図に
示した命令語の使用状態における内容例を示す
図、第７図は複数ブロツクを並列運転させる場合
のプログラムシートの要部抜粋図、第８図は第７
図に示すプログラムの作用説明図である。 １……入力兼内部フラツグ表示器、２……出力
表示器、３……ブロツク表示器、１１……キーボ
ード、２１……CPU、２９……システムプログ
ラムエリア、３０……ユーザプログラムエリア、
３１……ワーキングエリア。
る図面であつて、第１図はその外観正面図、第２
図は電気回路のブロツク図、第３図はユーザプロ
グラムエリア３０に記憶されるプログラム命令語
の構成を示す図、第４図はユーザプログラムエリ
ア３０のステツプ構成を示す図、第５図はCPU
２１の構成を示すブロツク図、第６図は第３図に
示した命令語の使用状態における内容例を示す
図、第７図は複数ブロツクを並列運転させる場合
のプログラムシートの要部抜粋図、第８図は第７
図に示すプログラムの作用説明図である。 １……入力兼内部フラツグ表示器、２……出力
表示器、３……ブロツク表示器、１１……キーボ
ード、２１……CPU、２９……システムプログ
ラムエリア、３０……ユーザプログラムエリア、
３１……ワーキングエリア。
Claims (1)
- １ 複数個の入力信号端子と、複数個の出力信号
端子と、オペレーシヨンの種類、歩進条件を指定
するデータ及び出力指令データを工程ステツプご
とに貯蔵するプログラムメモリと、上記プログラ
ムメモリにオペレーシヨンの種類、データ数値等
を書き込むためのキーボードと、中央処理ユニツ
トとを備え、歩進条件が成立したときプログラム
が次のステツプへ進む方式のシーケンスコントロ
ーラにおいて、複数ブロツクごとの工程ステツプ
を計数する複数個の工程カウンタと、上記複数ブ
ロツクの工程ステツプごとに上記プログラム内容
を書き込むユーザプログラムメモリ・エリアと、
設定されたプログラム内容を実行する第１のモー
ド（ロツク・モード）と、プログラムの実行と関
係なくキーボードから呼び出したプログラム内容
を表示する第２のモード（モニタ・モード）とを
切換えるモード切換えスイツチと、運転状態にあ
ることを表示する運転状態表示器と、上記複数ブ
ロツクを個別に表示するブロツク表示器を設け、
上記第１のモードにおいては複数個のブロツクの
うちいずれか一つが運転状態にあれば上記運転表
示器を点灯させ、上記第２のモードにおいては上
記ブロツク表示器の表示しているブロツクが運転
状態にあるときのみ上記運転表示器を点灯させる
よう構成したことを特徴とする工程歩進型シーケ
ンスコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18075980A JPS56168218A (en) | 1980-12-19 | 1980-12-19 | Process step-forward type sequence controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18075980A JPS56168218A (en) | 1980-12-19 | 1980-12-19 | Process step-forward type sequence controller |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7240780A Division JPS56168214A (en) | 1980-05-29 | 1980-05-29 | Process step-forward type sequence controller |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56168218A JPS56168218A (en) | 1981-12-24 |
| JPS6236567B2 true JPS6236567B2 (ja) | 1987-08-07 |
Family
ID=16088814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18075980A Granted JPS56168218A (en) | 1980-12-19 | 1980-12-19 | Process step-forward type sequence controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56168218A (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2642481C3 (de) * | 1976-09-17 | 1984-04-05 | Mannesmann AG, 4000 Düsseldorf | Verfahren und Vorrichtung zur Ausrichtung einer US-Prüfeinrichtung |
| JPS5528114A (en) * | 1978-08-15 | 1980-02-28 | Panafacom Ltd | Display system of program execution level |
| JPS592923B2 (ja) * | 1978-08-23 | 1984-01-21 | オムロン株式会社 | シ−ケンスプログラマ |
| JPS603208B2 (ja) * | 1978-09-06 | 1985-01-26 | オムロン株式会社 | プログラマブル・コントロ−ラ |
-
1980
- 1980-12-19 JP JP18075980A patent/JPS56168218A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56168218A (en) | 1981-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6112282B2 (ja) | ||
| US4030080A (en) | Variable module memory | |
| US3938104A (en) | System for modifying a logic controller instruction set | |
| US4792918A (en) | Programmable controller monitoring system for simultaneous multiple line display of original and updated data program execution | |
| JPS6236563B2 (ja) | ||
| JPS6236569B2 (ja) | ||
| JPS6236567B2 (ja) | ||
| JPS6236568B2 (ja) | ||
| JPS6236570B2 (ja) | ||
| US4092730A (en) | Data processor with read-only-memory processor and partial solution push-down stack | |
| JPS627592B2 (ja) | ||
| JPS6236565B2 (ja) | ||
| JPS6236566B2 (ja) | ||
| JPS6236564B2 (ja) | ||
| JPS6114524B2 (ja) | ||
| JPS6227404B2 (ja) | ||
| JP2731166B2 (ja) | プログラマブルコントローラ | |
| JP2526894B2 (ja) | プログラマブル・コントロ−ラの演算装置 | |
| JPS6326889B2 (ja) | ||
| JPS6041102A (ja) | シ−ケンス制御装置 | |
| JPS5856121B2 (ja) | シ−ケンスプログラマ | |
| KR920005228B1 (ko) | 프로그래머블 콘트롤러의 비트연산 처리회로 | |
| JPS5894011A (ja) | プログラマブル・コントロ−ラ | |
| JPS6033475Y2 (ja) | プログラム付小型電子式計算機 | |
| JPS63187309A (ja) | 数値制御システム |