JPS5894011A - プログラマブル・コントロ−ラ - Google Patents

プログラマブル・コントロ−ラ

Info

Publication number
JPS5894011A
JPS5894011A JP56191935A JP19193581A JPS5894011A JP S5894011 A JPS5894011 A JP S5894011A JP 56191935 A JP56191935 A JP 56191935A JP 19193581 A JP19193581 A JP 19193581A JP S5894011 A JPS5894011 A JP S5894011A
Authority
JP
Japan
Prior art keywords
input
output
data
monitor
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56191935A
Other languages
English (en)
Other versions
JPH0377522B2 (ja
Inventor
Minoru Ogawa
実 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Tateisi Electronics Co
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tateisi Electronics Co, Omron Tateisi Electronics Co filed Critical Tateisi Electronics Co
Priority to JP56191935A priority Critical patent/JPS5894011A/ja
Publication of JPS5894011A publication Critical patent/JPS5894011A/ja
Publication of JPH0377522B2 publication Critical patent/JPH0377522B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/054Input/output
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/10Plc systems
    • G05B2219/11Plc I-O input output
    • G05B2219/1159Image table, memory
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/10Plc systems
    • G05B2219/14Plc safety
    • G05B2219/14089Display of control states on cards, by leds
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/10Plc systems
    • G05B2219/14Plc safety
    • G05B2219/14098Displaying instructions for monitoring state of machine

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Debugging And Monitoring (AREA)
  • Programmable Controllers (AREA)
  • Testing And Monitoring For Control Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はプログラマブル・コントローラに閤し、特に
動作チェックに便利な入出力データのモニタ表示技術に
関する。
周知のように、一般の多くのプログラマブル・コントロ
ーラでは外部入出力機器を接続する入出力装置の端子盤
面に、各端子に表示ランプを1対1に対応させた入出力
状態表示器が設けられており、実際の使用状態において
、各端子に入力または”出力される入出力信号の論理状
態がそれぞれ対応した表示ランプの点滅によって表示さ
れるようになっている。これで、使用者はプログラマブ
ル・コントローラの運転状態にて時々刻々変化する入出
力信号状態を上記表示器から一応目視確認でさるように
なっている。
しかし」:記入出力状態表示器は、例えば64点とか1
28点という多数の入出力端子に対応する多数の表示ラ
ンプをすべて端子盤面に集中して配設したものである関
係上、次のような動作確認を目視にて行なおうとする場
合に極めて不便なものであった。
」−ザブログラムによって密接に関係付けられた2〜3
点の入出力信号について、そのオン、オフのタイミング
の相互関係を上記入出力状態表示器から確認しようとす
るとき、それら数点の入出力信号の表示ランプが表示器
中で互いに隣合うものである場合はそれ程問題はない。
しかし、目視確認しようとする数点の表示ランプが表示
器中の多数のランプの中に散在していて、互いに離れた
位置にある場合、他の多数のランプの点滅に影響をされ
ずに、目的とする数点の表示ランプの点滅状態を目視確
認するというのは甚だ困難なことであった。
また、最近のプログラマブル・コントローラにおいては
1ビツトの入出力データの論理演算だ()Cなく、タイ
マ命令やカウンタ命令等で代表されるように、入出力デ
ータとして数値データを取扱い、ビット入出力データと
数値データとの関連演算や、数値データ同士の演算、数
値データの大小比較等による外部機器制御をユーザプロ
グラム中に盛り込めるようになっている。この種の数値
データを取扱うプログラマブル・コントローラでは、入
出カメモリ中のデータはビット入出力データと数値を表
すバイト入出力データとに分かれる。そして、上述した
ような動作確認のためのモニタは、ビット入出力データ
が対象になるだけではなく、当然バイト入出力データも
モニタの対象となる。
特に、単に1つのバイト入出力データの変化をモニタす
るだ番ノでなくそのバイト入出力データと係ね−り合う
他の入出力データとともにその相互関係が分るようにモ
ニタできれば実使用上極めて便利なものである。例えば
、カウンタ命令におけるカウント値であるバイト入出力
データと、そのカウンタ命令の入力信号となるビット入
力データと、そのカウンタ命令のカウントアツプ出力信
号となるビット入出力データ等を一纏めにしてモニタ表
示できれば好都合である。
上述の如き数値データを含んだ複数の入出力データを集
中的にモニタ表示することは(これを多点モニタと称す
)、ニー男プログラムをシーケンス制御回路図の形でC
RT画面等にモニタ表示できるようにしたいわゆるCR
Tプログラミングパネル付きのプログラマブル・コント
ローラでは従来から行なえる。しかし、シーケンス制御
回路図の形でモニタ表示が行なえる装置は極めて複雑で
^度なものであり、非常に高価な装置である。従って中
規模以下のプログラマブル・コントローラにはこのよう
なプログラミングパネルはついておらず、その場合は上
記の多点モニタは行なえなかった。
この発明は上述した従来の問題点に鑑みなされたもので
あり、その目的は、ハードウェア、ソフトウェアともに
簡単な構成で、任意に選択した複数点の入出力データ(
ビットおよびバイトを含むの変化およびその関連性を容
易に確認することができる多点モニタ表示機能を備えた
プログラマブル・コントローラを提供することにある。
上記の目的を達成するために、この発明は、任意に複数
個のビット入出力アドレスおよびバイ]−人出力アドレ
スをモニタ対象アドレスとして設定可能なモニタ入力手
段と、このモニタ入力手段にて設定された各入出力アド
レスのビット入出力データまたはバイト入出力データを
ユーザプログラムの実行サイクル毎に読取るモニタデー
タ読取手段と、このモニタデータ読取手段にて読取られ
た各入出力データの論理状態を、複数個の表示素子を近
接して整列配置してなる表示器の各表示素子にて表示す
る表示制御手段とを備えたことを特徴とする。
以下、この発明の実施例を図面に基づいて訂細に説明す
る。
第1図はこの発明を適用したプログラマブル・コント・
ローラの全体の概略構成を示すブロック図である。この
プログラマブル・コントローラは、全体の制御の中枢と
なるCPUI (中央処理ユニット)と、CP、Ulに
よって実行されるシステムプログラムを格納したシステ
ムプログラムメモリ(ROM)2と、CPU1によって
各種可変データの一時格納エリアとして使われるワーキ
ングメモリ(RAM>3と、使用者が任意に設定したシ
ーケンス制卸プログラムが格納されるユーザプログラム
メモリ(RAM)4と、外部入力信号(ビットデータお
よびバイトデータを含む)が与えられる入力バッファお
よび外部出力信号(ビットデータおよびバイトデータを
含む)を送出する出カバソファを含んだ入出力装置15
(入力装置と出力装置の総称)と、入出力装置5に対応
した入出力データ(ビットデータおよびバイトデータを
含む)のバッファメモリとなる入出カメモリ(RAM)
6と、cpuiに各種の動作指令を与えたり、ユーザプ
ログラムの作成入力やモニタ指令入力を行なったり、そ
の入力時の表示やモニタ表示等がなされるプログラムコ
ンソール7とを備えてい為。
周知のように、この種のプログラマブル・コントローラ
にお番ノるユーザプログラムの実行動作は、ユーザプロ
グラムメモリ4からユーザ命令を順次読出し、各ユーザ
命令に従って入出カメモリ6に格納されている入出力デ
ータ間のビット演粋およびバイトデータの演算処理をし
、かつ、その演算処理対象によって指定のビット出力デ
ータおよびバイト出力データを更新することであり、ま
たこのユーザプログラムの実行と同期して入出力装置5
に与えられる入力データを入出カメモリの所定エリアに
書込むとともに(入力更新)、入出カメモリ6の所定エ
リアの出力データを入出力装置5に転送する(出力更新
)動作が行なわれ、これにより入出力装置5に与えられ
る入力データと入出力装置5から出力する出力データと
の関係において、ユーザプログラムにて指定されたシー
ケンス状態が作り出される訳である。なお、ユーザプロ
グラムでの演算処理対象となるのは入出力装H5の入出
力データだけではなく、いわゆる内部リレーや補助リレ
ーと呼ばれるメモリ3あるいはメモリ6に記憶するデー
タも含まれるのは周知のとうりである。また、メモリ3
またはメモリ6を使用していわゆるタイマ命令やカウン
タ命令を処理するようになっているのも周知のとうりで
ある。
上記入出力装置5は、制御対象機器に係わる外部入出力
機器が接続される端子盤5Aと、端子盤5Aの各端子に
1対1に対応した表示ランプを有する入出力状態表示器
5Bとを備えている。入出力状態表示器5Bは、前述し
たように、端子盤5Aの各−子に印加される入力信号(
入力データ)あるいは端子から送出される出力信号(出
力データ)の論理状態に応じて点灯あるいは消灯される
ように構成されている。
上記プログラムコンソール7は、テンキーや命令コード
キーやその他のファンクションキーを含むキーボード7
Aと−、アドレス表示やデータ表示がなされる数字表示
器7Bと、各種のエラー状態を表示するとともにユーザ
命令”め−命令語を表示するドツト表示器7Cとを備え
ている。ドツト表示器7Cは32個の表示ランプを1行
8個で4行のマトリクス状に配設したもので、各表示ラ
ンプにはrANDJ、 r○RJ、rNOTJ、rOU
TJ・・・・・・といったユーザ命令の命令語(命令コ
ード)の各二一モニックが1対1に対応して表記されて
いるとともに、「パリティ−エラーJ、rcPUエラー
J、ll10エラー」・・・・・・といった各種エラー
状態の説明表記が対応している。
周知のように、ユーザプログラムメモリ4に任意のユー
ザ命令を書込む入力操作はプログラムコンソール7によ
って行なわれるようになっており、その際に、入力中の
ユーザ命令の命令語はドツト表示器7Cに表示され、ア
ドレ、スやデータは数字表示器7Bに表示される。同様
に、ユーザプログラムメモリ4に設定されたユーザ命令
を読出て表示するユーザ命令のモニタ機能も通常備わっ
てJ3す、その場合のモニタ表示はドツト表示器7Cと
数字表示器7Bによってなされる。これらのプログラム
コンソール7に係わる基本機能およびその制御動作は従
来から鼻く知られているう本発明に係る入出力状態のモ
ニタ機能は、任意に複数個のビット入出力アドレスおよ
びバイト入出力アドレスをモニタ対象アドレスとして設
定すると、その設定された各入出力アドレスのビット入
出力データまたはバイト入出力データがユーザプログラ
ムの実行サイクル毎に読取られ、その読取られた各入出
力データの論理状態が、複数個の表示素子?近接して整
列配置して−なる表示器の各表示素子に表示されるとい
うものである。この場合の表示器は、この実施例におい
ては、上記プログラムコンソール7におけるドツト表示
器7Cが兼用される。また、モニタ対象アドレスを入力
するための入力手段としては、プログラムコンソール7
のキーボード7Aが兼用され、これにより・モニタ対象
アドレスを入力する際に数字表示器7Bにそのアドレス
が表示されるようになる。
なお、一般のプログラマブル・コントローラでは、プロ
グラムコンソール7からの入力をCPU1の割込処理に
よって受付けるようになっている。
この入力受付のための割込処理は従来からよく知られて
いるところである。
また、ワーキングメモリ3には上述の入出力状態のモニ
タ機能を実現するために、第2図に示すようにモニタ制
御エリアが設定されている。この実施例においては、モ
ニタ対象として4個の入出力アドレスを設定できるよう
にしており、第2図のMAO,MAl、MA2.MA3
はそれぞれモニタ対象アドレスが格納されるエリアであ
る。また、各アドレスエリアMAO〜MA3に対応して
設定に一フラグMFO−MF3が設定されている。
これら設定布フラグMFO−MF3は、それぞれ対応す
るアドレスエリアMAO〜MA3にモニタ対象アドレス
が格納されたときにセットされる。
また、設定布フラグMFO−MF3のいずれが1つでも
セットされたとき、多点モニタフラグMFがセットされ
る。
更に、アドレスエリアMAO−MA3に格納されるモニ
タ対象アドレスがビット入出力アドレスかバイト入出力
アドレス(一般にチャンネルと称されている)かを特定
するために各アドレスエリアMAO−MA3に対応して
チャンネルフラグCHF0−CHF3が設定されており
、アドレスエリアMAO〜MA3に格納するモニタ対象
アドレスがバイト入出力アドレスである場合に対応する
チャンネルフラグCHF0〜CHF3をセットする。な
お、アドレスエリアMAO〜MA3(チャンネルフラグ
CHF0〜CHF3を含む)に任意のモニタ対象アドレ
スを格納する操作は前述したようにプログラムコンソー
ル7のキーボード7Aを操作することによって行なわれ
る。また、アドレスエリアMAO〜MA3に一旦格納し
たモニタ対象アドレスを消去する操作もキーボード7A
によって行なわれる。
また、上記モニタi制御エリアのアドレスエリアMAO
は上記ドツト表示器7Cにおける最上行の8個の表示ラ
ンプに対応付けられており、後述するように、エリアM
AOに格納された入出力アドレスがビット入出力アドレ
スである場合、そのアドレスの1ビツトの信号の論理状
態はドツト表示器7Cの最上行の最上位桁の表示ランプ
(左端の表示ランプ)の点滅によって表示されるととも
に、エリアMAOに格納された入出力アドレスがバイト
入出力アドレスである場合、そのアドレスのバイトデー
タは最上行の8個の表示ランプにて表示されるようにな
っている。以下同様にアドレスエリアMA1はドツト表
示器7Cの2行目に対応付けられ、アドレスエリアMA
2は3行目に対応付けられアドレスエリアMA3は4行
目に対応付けられている。このように極く近2接して8
個×4行に配列された表示ランプによって本発明に係る
モニタ表示がなされる。
第3図はCPU1によって実行されるシステムプログラ
ムの概要を本発明の要旨となる部分を中心にして表した
フローチャートである。以下、このフローチャートに従
って順次説明する。最初のルーチン100はユーザプロ
グラムの実行ルーチンであり、ここにおいてユーザプロ
グラムメモリ4の各ユーザ命令を順次実行し、入出カメ
モリ6の出力データを書換えていく。ユーザプログラム
をEND命令まで実行し終わると、次のルーチン101
に進み、入出力装置5と入出カメモリ6との間で入出力
データの高速交換を行なう前述した入出力更新処理を実
行する。
次のステップ102以降が本発明に係るモニタの処理で
ある。まずステップ102では、ワーキングメモリ3に
設定された上記多点モニタフラグMFがセットされてい
るか否か、すなわち本発明に係るモニタの指定があるか
否か′を判断する。モニタの指定がなければステップ1
03側の他の処理に進み、モニタ指定があるときステッ
プ104側に進む。ステップ104では、ワーキングメ
モリ3に設定された上記設定布フラグMFOがセットさ
れているか否か、すなわちアドレスエリアMAOにモニ
タ対象アドレスが設定されているか否かをチェックする
。設定布フラグMFOがリセットされている場合(モニ
タ対象アドレスが設定されていない)ステップ105に
進み、上記ドツト表示器7Cにおける1行目の8個の表
示ランプを消灯する。
また、設定布フラグMFOがセットされている場合はス
テップ105に進み、チャンネルフラグCHF0がセッ
トされているか否か、すなわちアドレスエリアMAOに
設定されているモニタ対象アドレスがピッ]・入出力ア
ドレスかバイト入出力アドレスかを判断する。C)−I
FO=’“○”でビット入出力アドレスがモニタ対象と
なっている場合はステップ107に進み、アドレスエリ
アMAO1に格納されているビット入出力アドレスの1
ビツトの入出力データを入出カメモリ6から読出し、次
のステップ108でその1ビツトのデータが1”か否か
を判定し、111 I+である場合にはドツト表示器7
Cにおける1行目左端の1個の表示ランプを点灯する。
ステップ106にてCHF0=’“1”であった場合は
ステップ109に進み、アドレスエリアMAOに格納さ
れたバイト入出力アドレスの入出力データを入出カメモ
リ6から読出し、次のステップ110でその読出した1
バイトの入出力データをドツト表示器7Cにおける1行
目の8個の表示ランプでもって表示yる。
上述のステップ、105または108または110の実
行後ステップ111に進む。ステップ111から117
までの処理は設定布フラグMF1゜チャンネルフラグC
HF1およびアドレスエリアMAIについて上記ステッ
プ104から110までと同様な処理を行なうものであ
る。すなわち、アドレスエリアMA1にビット入出力ア
ドレスが設定されている場合、このアドレ、スの1ビツ
トデータが入出カメモリ6から読出され、そのデータの
論理状態に応じてドツト表示器7Cにおける2行目の左
端の表示ランプが点灯または消灯され、またアドレスエ
リアMAIにバイト入出力アドレスが設定されている場
合、そのアドレスの1バイトのデータが入出カメモリ6
から読出され、そのデータがドツト表示器7Cの2行目
の8個の表示ランプでもって表示される。続いてMF2
.MF3についても同様な処理を行ない、その後最初の
ユーザプログラム実行ルーチン100戻る。
以上の処理動作を高速で繰り返し実行することによりユ
ーザプログラムの実行動作(プログラマブル・コントロ
ーラめ運転中)において、時々刻々と変化する多数の入
出力データ(入出力信号)の内、任意の4点までの入出
力アドレスを所定の設定入力操作によってワーキングメ
モリ3のアドレスエリアMAO〜MA3 (CHFO−
CHF3を含む)に書込めば、その各入出力アドレスの
ビットデータおよびバイトデータの最新の状態が読出さ
れてドツト表示器7Cにおける8個×4行のランプにて
表示される。従って、多数の入出力データの必要な数点
の信号変化タイミングおよび数値データの変化の相互関
係を、近接して配列された表示ランプから極めて容易に
目視確認することができるようになる。
ここでキー人力処理について一応説明する。プログラマ
ブル・コントローラには各種のモードがあり、第4図は
図示しないモード設定手段によってプログラムモードに
設定されているときにユーザプログラムの書込、挿入、
削除、検索等の処理を示すフローチャートである。第5
A、B図は第3図に示すランモードの実行中にキー割込
が有った場合の処理を示すものである。第4図のフロー
チャートに示されているように、プログラムを書込む場
合には、アドレス、シンボル、データの各データをキー
人力していく。上記データは補助メモリにストアされ、
るとともに、それぞれ数字表示器7B中のアドレス表示
器にアドレスが、データ表示器にデータが、またドツト
表示器7C中の選択されたシンボルランプが点灯表示さ
れる。そして、書込Φキーが操作されたときに補助メモ
リのシンボル、データが指定されたユーザプログラムア
ドレスに書込まれる。そして、次々とアドレスを指定(
このときシンボルランプ消灯)、あるいは↑キー、↓キ
ーを使用してアドレスを−1,+1させながら、プログ
ラムを書込んで行くのである。なお、挿入、削除はそれ
ぞれシンボル、データを指定してそのユーザプログラム
中のアドレスを検索させるものである。また、読出しは
アドレスを指定してシンボルおよびデータを読出すもの
であり、各々の場合に対応するシンボルランプが選択点
灯される。
この実施例においては、クリアキーに引続いてモニタキ
ーが操作されたとき、多点モニタフラグを設定して多点
モニタを実行するようにしている。
多点モニタの際のモニタ対°象入出力アドレスの0録は
、クリアキー、モニターキーを連続操作した後、MAO
から順に数値キーでアドレスを入力し、セットキーを操
作することにより、MAOから順にアドレスがストアさ
れるとともに対応づるM「iフラグがセットされる。な
お、バイト入出力アドレスの登録時にはアドレスの入力
とともにチャンネルキーを操作することにより、対応す
るチャンネルフラグCHF1がセットされる。削除につ
いても同様に°リセットキーを操作して対応するMF1
フラグをリセットする。なお、8/セツト。
9/リセツトは多点モニタ以外に数値キー、およびモニ
タ時の強制セット、リセットキーに共用されている。強
制セット、リセットキーはタイマ等を強Ij的にセット
、リセットするものである。
なお、上記実施例においては本発明に係るモニタ表示を
命令語およびエラー表示用のドツト表示器7C上に行な
うようにしたが、この発明はこれに限定されるものでは
なく、別個にモニタ表示用のランープを設けてもよい。
また、以上の説明では、入出力装置5の入出力データの
みをモニタ表示するようにしていたが、この発明のモニ
タ表示は、いわゆる内部リレーやタイマカウンタ素子の
出力につ、いても適用することができる。
以上詳細に説明したように、こ・の発明に係るプログラ
マブル・コントローラによれば、数点の入出り信号およ
び数値データ間の相互の変化タイミング等を確認するこ
とが、極めて見やすいモニタ表示によって正確に行なえ
るようになる。しかも、CRTプログラミングパネルの
ような極めて高度な装置は不必要である。
【図面の簡単な説明】
第1図はこの発明に係るプログラマブル・コントローラ
の全体の構成を示すブロック図、第2図はワーキングメ
モリ中のモニタ制御エリアの構成を示す図、第3図、第
4図、第5A図、第5B図はCPUによって実行される
システムプログラムの内容を本発明の要旨となる部分を
中心に表したフローチャートである。 1・・・・・・・・・CPtJ 3・・・・・・・・・ワーキングメモリ4・・・・・・
・・・ユーザプログラムメモリ5・・・・・・・・・入
出力装置 5A・・・・・・端子盤 5B・・・・・・入出力状態表示器 6・・・・・・・・・入出カメモリ 7・・・・・・・・・プログラムコンソール7A・・・
・・・キーボード 7C・・・・・・ドツト表示器 特許出願人 立石電機株式会社 代理人 弁理士 和 1)成 則

Claims (2)

    【特許請求の範囲】
  1. (1) 使用者が任意に設定したシーケンス制御ブUグ
    ラムをユーザプログラムメモリから順次読出し1、各ユ
    ーザ命令に従って指定入出力アドレスの入出力データ閤
    のピット演算およびバイトデータの演算処理をし、かつ
    その演算処理結果によって指定のビット出力データおよ
    びバイト出力データを更新するプログラマブル・コント
    ローラにおいて、任意に複数個のビット入出力アドレス
    およびバイト入出力アドレスをモニタ対象アドレスとし
    て設定可能なモニタ入力手段と、このモニタ入力手段に
    て設定された各入出力アドレスのピット入出力データま
    たはバイト入出力データをユーザプログラムの実行サイ
    クル毎に読取るモニタデータ読取手段と、このモニタデ
    ータ読取手段にて読取られた各入出力データの論理状態
    を、複数個の表示素子を近接して整列配冒してなる表示
    器の各表示素子にて表示する表示制御手段とを備えたこ
    とを特徴とするプログラマブル・コントローラ。
  2. (2) 上記表示器は各表示素子にそれぞれ命令語シン
    ボルを対応させて表記した命令語表示器である特許請求
    の範囲第1項に記載のブOグラマプルφコントローラ。
JP56191935A 1981-11-30 1981-11-30 プログラマブル・コントロ−ラ Granted JPS5894011A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56191935A JPS5894011A (ja) 1981-11-30 1981-11-30 プログラマブル・コントロ−ラ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56191935A JPS5894011A (ja) 1981-11-30 1981-11-30 プログラマブル・コントロ−ラ

Publications (2)

Publication Number Publication Date
JPS5894011A true JPS5894011A (ja) 1983-06-04
JPH0377522B2 JPH0377522B2 (ja) 1991-12-10

Family

ID=16282893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56191935A Granted JPS5894011A (ja) 1981-11-30 1981-11-30 プログラマブル・コントロ−ラ

Country Status (1)

Country Link
JP (1) JPS5894011A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6151202A (ja) * 1984-08-21 1986-03-13 Omron Tateisi Electronics Co プログラム制御装置
JPS62163111A (ja) * 1986-01-13 1987-07-18 Omron Tateisi Electronics Co 制御機器のグル−プ出力設定装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5645906U (ja) * 1979-09-17 1981-04-24

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5368741A (en) * 1976-12-02 1978-06-19 Teikoku Hormone Mfg Co Ltd Preparation of substd. diphenylamine derivative

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5645906U (ja) * 1979-09-17 1981-04-24

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6151202A (ja) * 1984-08-21 1986-03-13 Omron Tateisi Electronics Co プログラム制御装置
JPS62163111A (ja) * 1986-01-13 1987-07-18 Omron Tateisi Electronics Co 制御機器のグル−プ出力設定装置

Also Published As

Publication number Publication date
JPH0377522B2 (ja) 1991-12-10

Similar Documents

Publication Publication Date Title
GB2140942A (en) Sequence control method and apparatus
JPS58222310A (ja) 状態パタ−ン比較機能を備えたプログラマブル・コントロ−ラ
JPS60262204A (ja) プログラマブル・コントロ−ラ
US4839852A (en) Programmable controller with self testing I/O structure
JPS5894011A (ja) プログラマブル・コントロ−ラ
JPH0728509A (ja) プログラマブル・コントローラ
US4761750A (en) Electronic calculator with a program calculation function
JP3167245B2 (ja) プログラマブルコントローラ動作状態監視装置
JPS58132809A (ja) プログラマブル・コントロ−ラ
JP2606382B2 (ja) 操作表示パネル
JPS58163036A (ja) 文書作成装置
JPS58105304A (ja) プログラマブル・コントロ−ラのモニタ表示方式
JPH01116706A (ja) 制御装置用表示装置の画面表示方法
EP0216336B1 (en) Programmable controller with self testing i/o structure
JP3392663B2 (ja) プログラム式表示装置
GB2112974A (en) Monitoring interlock instructions for programmable controller
JPH08286734A (ja) プログラマブル表示器
JPH0411881B2 (ja)
JPH0635906A (ja) 表計算処理装置
JPH0443281B2 (ja)
JPH01277904A (ja) Pcのプログラム表示方式
JPS5856121B2 (ja) シ−ケンスプログラマ
JP2507371Y2 (ja) 射出成形機の設定値入力表示装置
JPS6334604A (ja) プログラマブルコントロ−ラ
JP2965410B2 (ja) 表示制御装置