JPS5875203A - 二重化シ−ケンス制御装置 - Google Patents
二重化シ−ケンス制御装置Info
- Publication number
- JPS5875203A JPS5875203A JP17207081A JP17207081A JPS5875203A JP S5875203 A JPS5875203 A JP S5875203A JP 17207081 A JP17207081 A JP 17207081A JP 17207081 A JP17207081 A JP 17207081A JP S5875203 A JPS5875203 A JP S5875203A
- Authority
- JP
- Japan
- Prior art keywords
- control device
- sequence control
- output
- control
- sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B9/00—Safety arrangements
- G05B9/02—Safety arrangements electric
- G05B9/03—Safety arrangements electric with multiple-channel loop, i.e. redundant control systems
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は機能が正常か否かを自己診断することの出来
る二重化シーケンス制御装置に関するものである。
る二重化シーケンス制御装置に関するものである。
現在、高炉の制御などにおいて、マイクロプロセッサを
応用した高度のシーケンス制御を行うシーケンス制御装
置が盛んに使用されている〃；、誤制御に対する信頼性
を上げるために、多くのものは同一のシーケンス制御装
置を２台並列に設けた所謂二重化構成を採っている。
応用した高度のシーケンス制御を行うシーケンス制御装
置が盛んに使用されている〃；、誤制御に対する信頼性
を上げるために、多くのものは同一のシーケンス制御装
置を２台並列に設けた所謂二重化構成を採っている。
第１図はその構成を示すもので、入力装置１から出力さ
れる入力信号２は２台のシーケンス制御装置３，４にそ
れぞれ入力され、そのシーケンス制御装置３，４の出力
信号５，６は論理積回路７に入力され、論理積回路７の
出力信号８１を出力装置９に与えるように構成されてい
る。
れる入力信号２は２台のシーケンス制御装置３，４にそ
れぞれ入力され、そのシーケンス制御装置３，４の出力
信号５，６は論理積回路７に入力され、論理積回路７の
出力信号８１を出力装置９に与えるように構成されてい
る。
従って、何れか一方のシーケンス制御装置が故障した時
は出力信号８が送出されず、誤制御は回避されるもので
ある。
は出力信号８が送出されず、誤制御は回避されるもので
ある。
このような二重化ノーケンス１ム１」御装置を使って例
えば高炉制御のような複雑なシークンス制御を行う場合
、その試運転に数ケ月かかる。
えば高炉制御のような複雑なシークンス制御を行う場合
、その試運転に数ケ月かかる。
そこで、最近は複雑なシーケンスの場合、７−り／ス制
御装置の機能が正常か否かの判定を第１図に示すように
外部１て模擬回路１０を接続して擬似運転を行ない、シ
ーケンス制御装置の試験を行なっている。
御装置の機能が正常か否かの判定を第１図に示すように
外部１て模擬回路１０を接続して擬似運転を行ない、シ
ーケンス制御装置の試験を行なっている。
しかしながら、この模擬回路１０を外部に接続する方式
は、試験を行なう都度模擬回路を接続しなければならな
いので、面倒であると共に次のような問題がある。即ち
、 （１）広い試験スペースを必要とするので、現場での試
験には向かない。
は、試験を行なう都度模擬回路を接続しなければならな
いので、面倒であると共に次のような問題がある。即ち
、 （１）広い試験スペースを必要とするので、現場での試
験には向かない。
（２）試験装置（模擬回路）のプログラミング方法、プ
ログラミング言語、インターフェース等が被検査シーク
７ス制御装置のそれとは異なることが多いので、試験装
置と被試験装置のプログラミング方法とプログラミング
言語の習熟並びに入出力回路を試験の都度オプションと
して用意しなければならない。
ログラミング言語、インターフェース等が被検査シーク
７ス制御装置のそれとは異なることが多いので、試験装
置と被試験装置のプログラミング方法とプログラミング
言語の習熟並びに入出力回路を試験の都度オプションと
して用意しなければならない。
そこで、この発明はこのような問題のないものを提供し
ようとするものである。
ようとするものである。
即ち、この発明は、同一の機能を有するシーケンス制御
装置を２台並列に設けてなる二重化ジ−タンス制御装置
において、各ジ−タンス制御装置の出力を夫々他方のシ
ーケンス制御装置に入力させる回路構成とする切換装置
を設け、前記回路構成をとるとき、前記シーケンス制御
装置にそれぞれ異なるプログラムを実行させると共にそ
の出力を相互に他方のシーケンス制御装置に入力させる
ようにしたもので、その実施例について図面に基づき説
明すれば次の通シである。
装置を２台並列に設けてなる二重化ジ−タンス制御装置
において、各ジ−タンス制御装置の出力を夫々他方のシ
ーケンス制御装置に入力させる回路構成とする切換装置
を設け、前記回路構成をとるとき、前記シーケンス制御
装置にそれぞれ異なるプログラムを実行させると共にそ
の出力を相互に他方のシーケンス制御装置に入力させる
ようにしたもので、その実施例について図面に基づき説
明すれば次の通シである。
第２図はこの発明の実施例のブロック図で、１１゜１２
は同一の機能を有するシーケンス制御装置で ■
める。
は同一の機能を有するシーケンス制御装置で ■
める。
このシーケンス制御装置は、演算部１３と、基本プログ
ラム記憶部１４と、可変制御内容記憶部１５とがら成シ
立っておシ、夫々運転状態表示部１６（例えばタイムチ
ャート表示部）を備えたものである。基本プログラム記
憶部１４は通常ＲＯＭ（Ｒｅａｄ ０ｎｌｙ Ｍｅｍｏ
ｒｙ）で構成され、可変制御内容記憶部１５は通常ＲＡ
Ｍ （Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）で
構成される。
ラム記憶部１４と、可変制御内容記憶部１５とがら成シ
立っておシ、夫々運転状態表示部１６（例えばタイムチ
ャート表示部）を備えたものである。基本プログラム記
憶部１４は通常ＲＯＭ（Ｒｅａｄ ０ｎｌｙ Ｍｅｍｏ
ｒｙ）で構成され、可変制御内容記憶部１５は通常ＲＡ
Ｍ （Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）で
構成される。
そして２等２台のシーケンス制御装置１１．１２は入力
側を夫々切換装置１７．１８を介して入力装置（図示せ
ず）に接続され、出力側は論理積回路１９と戸換装置２
０を介して出力装置（図示せず）に接続し、各切換装置
１７．１８及び２０を夫々ａ、ｃ間導通とした時は二重
化接続となＦ） 、ｂｃ間導通とした時はルーズ形化回
路２１．２２によって、シーケンス制御装置１１と１２
はルーツ形に接続されるように構成されている。２３は
シーケンス制御装置１１又は１２に初期値信号指令装置
である。
側を夫々切換装置１７．１８を介して入力装置（図示せ
ず）に接続され、出力側は論理積回路１９と戸換装置２
０を介して出力装置（図示せず）に接続し、各切換装置
１７．１８及び２０を夫々ａ、ｃ間導通とした時は二重
化接続となＦ） 、ｂｃ間導通とした時はルーズ形化回
路２１．２２によって、シーケンス制御装置１１と１２
はルーツ形に接続されるように構成されている。２３は
シーケンス制御装置１１又は１２に初期値信号指令装置
である。
以上のように構成されるので、各切換装置１７゜１８及
び２０をａｃ間導通とすれば二重化構成となシ従来と同
様誤制御のない制御が行なわれることになる。
び２０をａｃ間導通とすれば二重化構成となシ従来と同
様誤制御のない制御が行なわれることになる。
次に、各切換装置１７．１８．２０ｔ−夫々ｂｃ間導通
に切換えると、各シーケンス制御装置１１゜１２は入力
装置と出力装置から切り離されると同時にルーズ形に接
続嘔れることになる。
に切換えると、各シーケンス制御装置１１゜１２は入力
装置と出力装置から切り離されると同時にルーズ形に接
続嘔れることになる。
従って１例えばシーケンス制御装置１１の可変制御内容
記憶部１５の制御内容はそのままとし、シーケンス制御
装置１２の可変制御内容記憶部１ｂの制御内′６を、ジ
−タンス制御装置付属のグログ２ミングバネルによる書
込又は補助記憶装置（７０ツビーデイスク等）を使用し
て、模擬運転プログラムに変更し、初期値信号指令装置
２３から初期値信号２４をジ−タンス制御装置１１に入
力させれば、シーケンス制御装置１１にプログラムした
アプリケーションプログラムの模擬動作試験を行うこと
が出来る。なお模擬運転の状況は運転状態表示部１６に
よって表示されるので、それによってシーケンス制御装
置１１が正常か異常かを目視することができる。
記憶部１５の制御内容はそのままとし、シーケンス制御
装置１２の可変制御内容記憶部１ｂの制御内′６を、ジ
−タンス制御装置付属のグログ２ミングバネルによる書
込又は補助記憶装置（７０ツビーデイスク等）を使用し
て、模擬運転プログラムに変更し、初期値信号指令装置
２３から初期値信号２４をジ−タンス制御装置１１に入
力させれば、シーケンス制御装置１１にプログラムした
アプリケーションプログラムの模擬動作試験を行うこと
が出来る。なお模擬運転の状況は運転状態表示部１６に
よって表示されるので、それによってシーケンス制御装
置１１が正常か異常かを目視することができる。
以上のように、この発明によれば、オーダグログラムの
試験を、従来のように外部に擬似回路（試験装置〕を接
続することなく、簡便に行うことができるもので、その
工業的価値は極めて大きい。
試験を、従来のように外部に擬似回路（試験装置〕を接
続することなく、簡便に行うことができるもので、その
工業的価値は極めて大きい。
ここではシーケンス制御装置に関連して説明したが、一
般の情報処理装置にも適用し得ることは勿論である。
般の情報処理装置にも適用し得ることは勿論である。
第１図は従来の二重系制御装置の一例を示すブロック図
、第２図はこの発明による二重系制御装置の一実施例を
示すブロック図である。 １１．１２・・・７−タンス制御装置、１３・・・演算
部％ １４・・・基本プログラム記憶部、１５・・・可
変制御内容記憶部、１６・・・運転状態表示部、 １
７．１８゜２０・・・切換装置、１９・・・論理積回路
、 ２１．２２・・・ルーツ形化回路、２３・・・初期
値信号指令装置特許出願人 株式会社安川電機裏作所
同 代理人 服 部 修 井！ｌ °Ｉ
、第２図はこの発明による二重系制御装置の一実施例を
示すブロック図である。 １１．１２・・・７−タンス制御装置、１３・・・演算
部％ １４・・・基本プログラム記憶部、１５・・・可
変制御内容記憶部、１６・・・運転状態表示部、 １
７．１８゜２０・・・切換装置、１９・・・論理積回路
、 ２１．２２・・・ルーツ形化回路、２３・・・初期
値信号指令装置特許出願人 株式会社安川電機裏作所
同 代理人 服 部 修 井！ｌ °Ｉ
Claims (1)
- 同一の機能を有するシーケンス制御装置を２台並列に設
けて々る二重化シーケンス制御装置において、各シーダ
ンス制御装置の出力を夫々他方のジ−タンス制御装置に
入力させる回路構成とする切換装置を設け、前記回路構
成をとるとき、前記ジ−タンス制御装置にそれぞれ異る
プログラムを実行させると共に、その出力を相互に他方
のシーケンス制御装置に入力させるようにしたことを特
徴とする二重化シーケンス制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17207081A JPS5875203A (ja) | 1981-10-29 | 1981-10-29 | 二重化シ−ケンス制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17207081A JPS5875203A (ja) | 1981-10-29 | 1981-10-29 | 二重化シ−ケンス制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5875203A true JPS5875203A (ja) | 1983-05-06 |
Family
ID=15934975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17207081A Pending JPS5875203A (ja) | 1981-10-29 | 1981-10-29 | 二重化シ−ケンス制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5875203A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6392215A (ja) * | 1986-10-03 | 1988-04-22 | 富士電機株式会社 | ディジタル形保護リレーにおける異常表示方法 |
| JPH01135289A (ja) * | 1987-11-20 | 1989-05-26 | Mitsubishi Electric Corp | 遠方監視制御装置親局の試験方法 |
| JP2013195026A (ja) * | 2012-03-22 | 2013-09-30 | Panasonic Corp | 加熱調理器 |
-
1981
- 1981-10-29 JP JP17207081A patent/JPS5875203A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6392215A (ja) * | 1986-10-03 | 1988-04-22 | 富士電機株式会社 | ディジタル形保護リレーにおける異常表示方法 |
| JPH01135289A (ja) * | 1987-11-20 | 1989-05-26 | Mitsubishi Electric Corp | 遠方監視制御装置親局の試験方法 |
| JP2013195026A (ja) * | 2012-03-22 | 2013-09-30 | Panasonic Corp | 加熱調理器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63236103A (ja) | プラント制御システム | |
| JPS5875203A (ja) | 二重化シ−ケンス制御装置 | |
| JPS5942884B2 (ja) | シ−ケンス制御プログラムのデバツギング装置 | |
| JP2939259B2 (ja) | プログラマブルコントローラ用操作盤 | |
| JPS62103738A (ja) | プログラマブルコントロ−ラ | |
| JPH08166815A (ja) | プラント監視制御システム | |
| JPS6151578A (ja) | 電子回路装置障害診断方式 | |
| JPS62202904A (ja) | ボイラ制御装置 | |
| JPS6336522B2 (ja) | ||
| JPH08286734A (ja) | プログラマブル表示器 | |
| JPH08106400A (ja) | プロセス入出力装置を二重化した二重化制御装置 | |
| JPS63293611A (ja) | シミュレ−ションテスト方法 | |
| JPH0895610A (ja) | プログラマブルコントローラ | |
| JPH057722B2 (ja) | ||
| JPS584458A (ja) | システム試験方式 | |
| JPH0883108A (ja) | プログラマブルコントローラのデバッグツール | |
| JPS58217003A (ja) | プロセス入出力装置 | |
| JPH0660087A (ja) | 生産管理装置 | |
| JPH0447405A (ja) | プログラマブルコントローラのプログラム装置 | |
| JPH0379738B2 (ja) | ||
| JPH01293444A (ja) | 模擬入力装置 | |
| WO1990001734A1 (en) | Trace control method for pc | |
| JPH031669B2 (ja) | ||
| JPH03214301A (ja) | 数値制御装置の故障診断方法 | |
| JPH07141267A (ja) | Ｓｃｓｉバス制御装置 |