JPS605024B2 - 情報処理方式 - Google Patents

Description

【発明の詳細な説明】 本発明は情報処理方式に係り、数値制御装置に使用する
不揮発性記憶装置の内容の記憶内容の変更処理に適用し
て好適な情報処理方式に関する。

コンピュータ数値制御情報（ＣＮＣ）においては、加工
プログラムをメモ川こ記憶させておき、該メモリから順
次、数値制御情報を読み出して指令通りの数値制御処理
を実行する。か）るメモリとしては、最近、磁気バブル
メモリが使用されるようになってきている。

この磁気バブルメモリは大容量で、かつ不揮発性で、し
かも低コストであるという利点があるが、アクセス時間
が比較的長い欠点がある。即ち、磁気バブルメモ川ま頁
単位例えば（６４ゞィト単位）で情報の読み／書きが行
われるが、そのアクセス時間は数ｍｓｅｃ／頁と比較的
長い。このため、磁気バブルメモ川こ記憶されている加
工プログラムの一部を削除し、訂正し、又新たな数値制
御情報を追加する編集処理に相当の時間を必要とする。
特に、一度に複数のアクセス単位（磁気バブルメモリで
は貢単位）にわたって数値制御情報を修正する場合には
可成り長い時間が必要になり、この間に停電が発生する
ことがある。さて、編集処理中に停電が発生した場合、
それがまたはメモリへの書込みの最中であるときは記憶
内容そのものが乱れるため、パリティビットを設ける等
の方法により、後で停電が発生したことを検出すること
ができる。

しかし、上記以外の場合、たとえばメモリにアクセスし
てこれから読み出した一部のデータを数値制御装置内で
修正・編集し、メモ川こアクセスしてこれをメモリに書
き込み、さらにメモリにアクセスしてこれから別の一部
のデータを読み出してこれを数値制御装置内で修正・編
集しメモリにアクセスしてこれをメモリに書き込む、と
いうような作業を繰り返し行っている途中であって、た
またま修正された書込みデータの準備中等メモ川こアク
セスしていないときに停電が発生した場合には、メモリ
の記憶内容の一部は編集後のデータ、一部は編集前のデ
ータとなり、全体として意味のないデータになっている
にもか）わらず、パリティチェック等の方法では停電が
発生したことを検出できない。このため、正しく修正さ
れていない加工プログラムにより加工を行う事態が生じ
、ワークが無駄になったり、加工能率を低下させる原因
となっている。

本発明はか）る従来の欠点を除去し、数値制御装置の外
部記憶装置としての磁気バブルメモ川こ記憶されている
情報の変更中に、停電が発生した場合には確実にこの停
電発生を認識できる情報処理方式を提供することを目的
とする。

以下、本発明の実施例を図面に従って詳細に説明する。

第１図は本発明の情報処理方式を説明するブロック図、
第２図は修正後のバブルメモリの記憶状況を説明する説
明図である。図中、１は数値制御装置の外部記憶装置と
しての磁気バブルメモリであり、数値制御用加工プログ
ラム等を記憶している。

１ａ′，ｌａ″，ｌａ川…は頁部であり、加工プログラ
ムは貢単位に分割されて該貢部ｌａ′，ｌａ″・・・に
記憶され、この貢単位でデータの読み書きが行われる。

尚、頁部１を，１ａ″…には次に読出すべき頁の頁アド
レス（ポインタ）が記憶されている。たとえば頁部ｌａ
′，ｌａ″，ｌ ａ′′′・・・の頁アドレスがＰｏ，
Ｐ，，Ｐ２…であり、又貢都ｌａ′，ｌａ″，ｌａ…・
・・の順序で加工データを読出すものとすれば、頁部ｌ
ａ′には貢アドレスＰ．が、貢部ｌａ″には頁アドレス
Ｐ２が・・・記憶されている。ｌｂはフラグ領域であり
、各貢嶺に１っのフラグを立てる領域を備え、書き換え
の必要な頁に対しては、これが修正・編集作業が開始さ
れる前に“１”がセットされてフラグが立てられ、該作
業終了後に“０”にＩＪセットされる。ｌｃは空頁情報
（頁アドレスＰｉと空頁の対応関係）を記憶する空頁記
憶領域であり、頁アドレスＰｉ（ｉ＝０，１，２，…）
の頁部に加工データ等の情報が書込まれていなければ“
０”、加工データ等の情報が書込まれていれば“１”が
書込まれる。ｌｄは貢アドレスと加工プログラムなどの
ブロックナンバを示すシーケンス・ナンバの対応関係を
記憶するシーケンスナンバ記憶領域である。尚、フラグ
領域、空貢記憶領域、シーケンス・ナンバ記憶領域の頁
アドレスはそれぞれＰｒ，Ｐｅ，Ｐｓである。２は数値
制御装置内に設けられたメモリであり、ランダムアクセ
スメモリ（ＲＡＭ）により構成された磁気バブルメモリ
１から読出した貢単位のデータ、修正情報、修正すべき
ブロックを指示するシーケンス・ナンバ等を記憶する。

３はコントロール・プログラムを記憶する議取り専用の
コントロール・プログラム・メモリである。

４はマイクロプロセッサ等の処理装置であり、コントロ
ールプログラム及び加工プログラムの指令に塞いて所定
の編集処理、数値制御処理を実行する。

５は数値制御装置の操作盤であり、該操作盤上に設けら
れたマニュアル・データ・インプットスイッチ（ＭＤＩ
）より修正情報が印加される。

即ち、該操作盤から修正すべきブロックを指示するシー
ケンス・ナン／ＳＮｉ：新教値制御データ：削除、追加
、訂正を指示する情報等が入力されメモリ２に転送記憶
される。６はバブル・コントローラであり、処理装置４
からの指令に基いてバブルメモリ１から頁毎データを議
出し、又は該バブルメモリ１へデータを書込む。

尚、処理装置４からバブル・コントローラ６への指令は
【ィ）読み／書きすべき頁部の先頭頁アドレス、‘ｏ｝
読み／書きすべき頁数、し一読み／書きの区別を示す情
報等から成っている。７はダイレクト・メモリ・アクセ
ス・コントローラ（ＤＭＡＣという）であり、処理装置
４からの指令に基いてメモリ２から議出したデータをバ
ブル・メモリ６へ、又バブルコントローラ６を介して読
出されたデ−夕をメモリ２へそれぞれ転送する。

即ち、メモリ２からデータを議出して、該データをバブ
ルメモリーへ転送する場合には処理装置４からＤＭＡＣ
へメモリ２から譲出すべきデータのバイト数、謙出すべ
きメモリ２の先頭番地が指令される。これによりＤＭＡ
Ｃはメモリ２の先頭番地から順次データを１バイトづつ
議出しバブル・コントローラ６へ転送し、バブルコント
ローラはＤＭＡＣから送られてきたデータをバブルメモ
リ１の所定の頁部に書込む。又、磁気バブルメモリーか
らバブル・コントローラ６により謙出されたデータを、
メモリ２へ転送、記憶させる場合には、処理装置４から
ＤＭＡＣへ、メモリ２へ書込むべきデータ■総バイト数
及び書込むべき先頭番地が指令される。これによりバブ
ル・コントローラ６から出力されたデータを１バイトづ
つメモリ２へ書込む。９は共通のバス線である。

次に本発明の作用について説明する。

尚、以下の説明では加工プログラムのうちシーケンス・
ナンバＳＭｉを有するブロックとシーケンス・ナンバＳ
ＮＭのブロック間に新ブロック情報を書込むものとする
。

操作盤５から修正情報（シーケンス・ナンバＳＮｉ、新
ブロック情報、追加指示等）を入力し、編集処理の開始
を指示すれば、処理装置（以後ＣＰＵという）４はコン
トロール・プログラム・メモリ３に記憶されている編集
処理プログラムの制御下におかれる。まず。

ＣＰＵ４はフラグ領域ｌｂの貢アドレス“Ｐｆ’’と議
出しバイト数をバブルコントローラ６に指令すると共に
、ＤＭＡＣ７に磁気バブルメモリ１から読出したデータ
を格納すべきメモリ２の先頭番地及び総バイト数を指令
する。これによりバフルコントローラ６は頁アドレスＰ
ｆが示すフラグ領域ｌｂからその記憶内容を貢単位で直
列的に読み出してバイト単位に区切ると共に、ＤＭＡＣ
７にリクヱストを出す。

これによりＤＭＡＣ７は、バブル・コントローラ６を介
して読出されたデータを指令されたメモリ２の先頭番地
から順次１バイトづつ記憶させる。ついで、ＣＰＵはフ
ラグ領域ｌｂから読出したデータのうち所定のフラグビ
ットすなわち修正・編集を行う頁に該当するフラグビッ
トに“１”に立てる。しかる後、再度バブル・コントロ
ーラ６に貢アドレス“Ｐｆ”と書込みバイト数を指令す
ると共に、ＤＭＡＣ７にメモリ２から読出すべきバイト
数及び先頭番地を指令する。これにより該当頁のフラグ
ビットに“１”を立てられたフラグ領域のデータがフラ
グ領域ｌｂに再度書込まれる。以後、疹正作業が完了し
ない限り、フラグ領域ｌｂの変更開始フラグビツトには
“１”が立ち続ける。次に、ＣＰＵ４はバブル・コント
ローラ６にシーケンスナンバ記憶領域ｌｄの先頭貢アド
レス“Ｐｓ’’と頁数を指令すると共に、ＤＭＡＣ７に
磁気バブルメモリ１から議出したデータを格納すべき先
頭番地と総バイト数を指令する。これによりシーケンス
・ナンバ記憶領域ｌｄの内容が謙出された以後フラグ領
域ｌｂ議出しの場合と同機にメモリ２へ書込まれる。つ
いで、ＣＰＵ４は該読出した頁アドレスとシーケンス・
ナンバの対応テーフルを用いて、操作盤５から入力され
ているシーケンスナンバＳＮｉが記憶されている頁アド
レスを検索する。貢アドレスが検索されれば、ＣＰＵ４
はバフル・コントローラ６に該貢アドレスと頁数を指令
すると共にＤＭＡＣ７に磁気バブルメモリ１から議出し
たデータを格納すべき先頭番地と総バイト数を指令する
。尚、シーケンス・ナンバＳＮｉとＳＮＭのブロック情
報が磁気バブルメモリ１の貢アドレスＰ。に記憶されて
いるものとする。以後、貢アドレスＰｏの貢部ｌａ′か
ら加工データが読出され、メモリ２へ書込まれる。つい
で、ＣＰＵ４は編集処理を行ない、くＳＮｉのブロック
情報＞、＜新ブロック情報＞、くＳＮｉ＋，のブロック
情報＞の順に編集して、加工データを並び換える。そし
て、これらの全情報が１頁に格納することができれば、
ＣＰＵ４はバフル・コント。ーラ６に頁アドレス“Ｐｏ
”と頁数１を指令すると共に、ＤＭＡＣ７に前記編集さ
れた加工データが記憶されている先頭番地と総バイト数
を指令し、該加工データを磁気バブルメモリ１の頁部ｌ
ａ′に書込む。しかし、もしくＳＮｉのブロック情報＞
とく新ブロック情報＞とＳＮ…のブロック情報＞の総情
報量が１頁の容量より大きい場合にはこれら情報をたと
えば２分割し、それぞれを頁部ｌａ′と空頁に書込まな
ければならない。

そこで、まずＣＰＵ４は空貢記憶領域ｌｃからバフルコ
ントローラ６及びＤＭＡＣ７を介して空頁情報をメモリ
２へ議出し、空頁を検索する（尚、空頁の貢アドレスを
“Ｐｘ’’とする）。ついで、編集処理を行ない、 ＜貢アドレス“Ｐ。

”＞、くＳＮｉのブロック情報＞、く新ブロック情報の
１部＞よりなる第１の加工データと、＜貢アドレス“Ｐ
ｘ”＞＜新ブ。

ツク情報の残部＞、〈ＳＮ…のブロック情報＞よりなる
第２の加工データを作成し、第１加工データを磁気バブ
ルメモリ１の貢部ｌａ′に書込み、ついで第２加工デー
タを貢アドレスＰｘの貢部に書込む（第２図参照）。し
かる後、空頁情報を更新し、該更新した新空貢情報を空
貢領域ｌｃに書込み、最後に前記と同様にフラグ領域ｌ
ｂの記憶内容を議出して修正・編集作業により“１”を
立てられていたフラグビットを“０”にリセット後、フ
ラグビツトデータを再書込みすれば新ブロック情報を追
加する修正処理が終了する。従って、編集処理中に停電
等が生じて修正が完了しなかった場合にはフラグ領域の
変更開始フラグビットには“１”が立ち続くので、停電
解除後、あるいは加工開始に先立って該フラグビットを
参照することにより容易に停電等が発生したことを検知
することができる。

尚、実施例では新ブロック情報を追加した場合について
説明したが、変更、削除の場合にも適用できることは勿
論である。

又、実施例では、書換が高々２頁（頁部ｌａ′と空貢ｌ
ｘ）にわたった場合について説明したが３頁以上にわた
る場合もある。又、変更フラグビットが１ビットの場合
について説明したが本発明はこれに限るものではない。

以上、本発明によれば、数値制御装置の外部記憶装置と
して備えられる磁気バブルメモリの特定の領域をフラグ
領域とし、記憶内容の変更に先立って該フラグ領域に該
当の変更開始情報を書込み、変更作業完了により変更終
了情報を書込むようにしたから、該磁気バブルメモリ‘
こ対する数値制御情報の書込み／議出しに長時間を要し
、この間に停電などの事故が発生したとしても該フラグ
領域の内容を監視することで確実に、しかも容易に記憶
内容の変更中に発生した停電等を検出できる。従って不
完全な加工プログラムにより加工が行われるということ
はない。

【図面の簡単な説明】

第１図は本発明の情報処理方式を説明するブロック図で
、第２図は変更後のバブルメモリの詑億状況を説明する
説明図である。 １・・・・・・磁気バブルメモリ、ｌａ′，ｌａ″，ｌ
ａ…・・・・・・頁部、ｌｂ・・・・・・フラグ領域、
ｌｃ・・・・・・空頁情報記憶領域、ｌｂ・・・・・・
シーケンス・ナンバ記憶領域、２……メモリ、３……コ
ントロール・プログラム記憶領域、４・・・・・・処理
装置、５・・・・・・操作盤、７……ダイレクト・メモ
リ・アクセス・コントローラ、６……バブルコントロー
フ。 髪ー図 豪２図

Claims (1)

【特許請求の範囲】
1. １ 外部記憶装置としての磁気バブルメモリを備えた数
   値制御システムにおいて、該磁気バブルメモリの内部に
   、数値制御情報を記憶する各頁の編集処理の有無を各頁
   毎に示すフラグ領域と、空頁情報を記憶する空頁記憶領
   域と、頁アドレスと記憶情報のシーケンスナンバとの対
   応関係を記憶するシーケンスナンバ記憶領域とを設け、
   磁気バブルメモリ中に記憶される数値制御情報を編集処
   理するに際し、フラグ領域にある編集処理を要する頁に
   該当する部分にフラグを立て、かつシーケンスナンバ記
   憶領域から該当するシーケンスナンバを含む頁情報を検
   索した後編集処理を行い、所定頁よりオーバーフローし
   たデータを空頁記憶領域を検索して得た空頁に格納しな
   がら新情報を編集して磁気バブルメモリに記憶させると
   ともにフラグ領域にある編集処理を要する頁に該当する
   部分に立てたフラグを消去するデータ処理手段を含み、
   前記フラグ領域の内容を監視することにより前記記憶内
   容の変更中に発生した停電等を検出し、誤動作を防止す
   ることを特徴とする情報処理方式。