JPS5952487A - 磁気バブル記憶素子の高速アクセス方法 - Google Patents
磁気バブル記憶素子の高速アクセス方法Info
- Publication number
- JPS5952487A JPS5952487A JP57159491A JP15949182A JPS5952487A JP S5952487 A JPS5952487 A JP S5952487A JP 57159491 A JP57159491 A JP 57159491A JP 15949182 A JP15949182 A JP 15949182A JP S5952487 A JPS5952487 A JP S5952487A
- Authority
- JP
- Japan
- Prior art keywords
- block
- storage
- magnetic bubble
- data
- chain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は磁気バブル記憶素子の高速アクセス方法に関す
るものであり、更に詳しくは磁気バブル記憶素子に記憶
されている情報の相互関係に関する情報を磁気バブルメ
モリよりもアクセスタイムの短かいＲＡＭ上に持つこと
により、磁気パズル記惰素子上の任意のｔＦｔ報を高速
でアクセスできる様にし牟アクセス方法に関するもので
ある。
るものであり、更に詳しくは磁気バブル記憶素子に記憶
されている情報の相互関係に関する情報を磁気バブルメ
モリよりもアクセスタイムの短かいＲＡＭ上に持つこと
により、磁気パズル記惰素子上の任意のｔＦｔ報を高速
でアクセスできる様にし牟アクセス方法に関するもので
ある。
磁気バブル記憶素子は、大容竜・低価格であシ、しかも
不揮発生記憶機能を有する記憶素子である。
不揮発生記憶機能を有する記憶素子である。
そのため、事務機械や産業機械にその用途が広まりつつ
ある。磁気バブル記憶素子において、情報はに一ジと呼
ばれる単位で記憶される。各ページには、ページアドレ
スと呼ばれる一連の番号がふられて、いる。磁気バブル
記憶素子から情報を読み出したシ、又は磁気バブル記憶
素子に情報を書き込んだシする最小単位はページであシ
、読み出したり書き込んだシしたいページの先頭のペー
ジアドレスを指定して行なわれる。
ある。磁気バブル記憶素子において、情報はに一ジと呼
ばれる単位で記憶される。各ページには、ページアドレ
スと呼ばれる一連の番号がふられて、いる。磁気バブル
記憶素子から情報を読み出したシ、又は磁気バブル記憶
素子に情報を書き込んだシする最小単位はページであシ
、読み出したり書き込んだシしたいページの先頭のペー
ジアドレスを指定して行なわれる。
一般に磁気パズル記憶素子のアクセスタイムは、数１０
ｍ５である。このアクセスタイムは、例えばＮＣ工作機
械等の・ヤードプログラム紙テープの内容を一度磁気バ
プル記憶素子に格納し、後にそれを読み出して工作機械
を動作させる場合には、ある程度満足できるものである
。しかし、ロア１ｊツトでテイーブーデ・−夕又は主記
憶水子としてみた嚇ば、アクセスタイムが大きすぎ、シ
ステム全体の処理速度の低下をまねき、実用上大きな障
害になる。
ｍ５である。このアクセスタイムは、例えばＮＣ工作機
械等の・ヤードプログラム紙テープの内容を一度磁気バ
プル記憶素子に格納し、後にそれを読み出して工作機械
を動作させる場合には、ある程度満足できるものである
。しかし、ロア１ｊツトでテイーブーデ・−夕又は主記
憶水子としてみた嚇ば、アクセスタイムが大きすぎ、シ
ステム全体の処理速度の低下をまねき、実用上大きな障
害になる。
本発明はかかる従来技術の欠点に鑑みなされたもので、
磁気パズル記憶素子−１二の任意の情報を高速でアクセ
スでき、加えて磁気バブル記憶素子上のデータ情報の途
中においてデータを追加し・削除し・訂正することの可
能な磁気バブル記憶素子の高速アクセス方法を提供する
ことを目的としている。
磁気パズル記憶素子−１二の任意の情報を高速でアクセ
スでき、加えて磁気バブル記憶素子上のデータ情報の途
中においてデータを追加し・削除し・訂正することの可
能な磁気バブル記憶素子の高速アクセス方法を提供する
ことを目的としている。
本発明の磁気バブル記憶素子の高速アクセス方法は、磁
気バブル記憶素子とマイクロコンピュータとＲＡＭを含
む装置において、磁気バブル記隠素子上の数ページを−
、Φ位とする複数のブロックに分割し、各ブロックの相
互関係を示すチェーンデータをＲＡＭ上に記憶し、磁気
バブル記憶素子上の任意のブロック内の（−）検索をＲ
ＡＭ上のチェーンデータを用いて行ない、磁気パブ／’
−４記憶素子上の任意の情報に対し高速でアクセスでき
る様にしたことを特徴としている。
気バブル記憶素子とマイクロコンピュータとＲＡＭを含
む装置において、磁気バブル記隠素子上の数ページを−
、Φ位とする複数のブロックに分割し、各ブロックの相
互関係を示すチェーンデータをＲＡＭ上に記憶し、磁気
バブル記憶素子上の任意のブロック内の（−）検索をＲ
ＡＭ上のチェーンデータを用いて行ない、磁気パブ／’
−４記憶素子上の任意の情報に対し高速でアクセスでき
る様にしたことを特徴としている。
以下添付の図面によって更に詳細に本発明について説明
する。
する。
磁気バブル記憶素子は、コアメモリと比較して大容量で
あるが、アクセスタイムが大きい欠点がある。このため
、従来コアメモリに記憶していた、ロボットのティーチ
データを磁気バブル記憶素子に記憶する場廿、磁気バブ
ル記憶素子を高速でアクセスできる様な新しいデータの
格納形式（データ構造）を提供する必要がある。
あるが、アクセスタイムが大きい欠点がある。このため
、従来コアメモリに記憶していた、ロボットのティーチ
データを磁気バブル記憶素子に記憶する場廿、磁気バブ
ル記憶素子を高速でアクセスできる様な新しいデータの
格納形式（データ構造）を提供する必要がある。
第１図（ａ）は単純な順編成のデータ構造を示す図であ
る。この様なデータ構造を有するティーチデータの途中
に新たなデータを追加しようとする場合（最悪の場合先
頭ページに追加することあり）、まず追加データの格納
エリアを作る必要がある。第１図（ｂ） 、 （ｃ）
Ｉｔ＊この行程を示す図であり、ティーチデータの先頭
ｉページに新データを追加する場合を示している。この
場打には、第１図’（ｂ） 、 ＜（Ｊに示す様に、最
後のデータ（１＋ｎ）−！！−ノから順に先頭の４−ノ
に向ってデータのアク七ス学位（ページ単位）で転送す
るものであり、その処理は次の様に火打される。
る。この様なデータ構造を有するティーチデータの途中
に新たなデータを追加しようとする場合（最悪の場合先
頭ページに追加することあり）、まず追加データの格納
エリアを作る必要がある。第１図（ｂ） 、 （ｃ）
Ｉｔ＊この行程を示す図であり、ティーチデータの先頭
ｉページに新データを追加する場合を示している。この
場打には、第１図’（ｂ） 、 ＜（Ｊに示す様に、最
後のデータ（１＋ｎ）−！！−ノから順に先頭の４−ノ
に向ってデータのアク七ス学位（ページ単位）で転送す
るものであり、その処理は次の様に火打される。
（１） （１＋ ｎ ） ＜−ノのデータを読み出す
。ここで、磁気バブル記憶素子の１−１！□−ノは３２
ノ々イトで構成されている。
。ここで、磁気バブル記憶素子の１−１！□−ノは３２
ノ々イトで構成されている。
（２） （ｉ ＋ ｎ ＋ １ ）ページに上記読み
出したデータを格納する。
出したデータを格納する。
（３） ｎ ４−’ｎ −１を実行し、（１＋ｎ−１
）ページについて上記（１） 、 （２）の行程を行う
。
）ページについて上記（１） 、 （２）の行程を行う
。
この様な動作がｎが０になるオで火打されると、第１図
（Ｃ）に示す様に（ｉ）ページに空きができる。
（Ｃ）に示す様に（ｉ）ページに空きができる。
上記の行程で、（１＋ｎ’）ページの読み出しから（ｌ
十ｎ ＋ １ ）−！！−ジの書き込みは一般にミニ
マムアクセスタイムとなるが、（１＋ ｎ −） １
） ’−・ゾの書き込みから（ｉ−）ｎ−１）−２−ノ
の読み出シはマキシムアクセスタイムとなる。この関係
は、れがｎ Ｉ Ｔ ｎ ２ ｇ・・・、０と変化
しても全く同様である。プログラムの最大ステップが２
０００ステツプであり、しかも１ステツプ当シ３２バイ
ト（１ページ）であるとすると、上記（１）〜（３）の
行程が最大で１９９９回繰り返されることになる。この
場打、新しいデータを格納する空Ｒ−ノを作るのに要す
る時間Ｔは次の様になる。
十ｎ ＋ １ ）−！！−ジの書き込みは一般にミニ
マムアクセスタイムとなるが、（１＋ ｎ −） １
） ’−・ゾの書き込みから（ｉ−）ｎ−１）−２−ノ
の読み出シはマキシムアクセスタイムとなる。この関係
は、れがｎ Ｉ Ｔ ｎ ２ ｇ・・・、０と変化
しても全く同様である。プログラムの最大ステップが２
０００ステツプであり、しかも１ステツプ当シ３２バイ
ト（１ページ）であるとすると、上記（１）〜（３）の
行程が最大で１９９９回繰り返されることになる。この
場打、新しいデータを格納する空Ｒ−ノを作るのに要す
る時間Ｔは次の様になる。
Ｔ ＝（ＴＡ ＭＡＸ ＋ＴＴＲＩＬ −４−’ｒＡ
＋、ＩＩＮ ＋ＴＴＦＩＷ）Ｘ１９９９”’ （２５ｍ
ｓ＋２．５７ｍ５＋１．６ ｍｓ ＋２．５７ ｍｓ
） Ｘ １９９９中６４秒 ここで、ＴＡＭＡＸ はマキシムアクセスタイム、Ｔ
ＴＲｉ は読み出し時間／槓−ジ、’ｒＡＭＸＮはミ
ニマノ、アクセスタイム、’ｒＴＲＷは書き込み時間／
に一ノを示している。
＋、ＩＩＮ ＋ＴＴＦＩＷ）Ｘ１９９９”’ （２５ｍ
ｓ＋２．５７ｍ５＋１．６ ｍｓ ＋２．５７ ｍｓ
） Ｘ １９９９中６４秒 ここで、ＴＡＭＡＸ はマキシムアクセスタイム、Ｔ
ＴＲｉ は読み出し時間／槓−ジ、’ｒＡＭＸＮはミ
ニマノ、アクセスタイム、’ｒＴＲＷは書き込み時間／
に一ノを示している。
以」二の結果から、単純な順編成のデータ構造は、新し
いデータを格納する空ページを作る時間Ｔが長すぎて、
実用的でない。
いデータを格納する空ページを作る時間Ｔが長すぎて、
実用的でない。
第２図はチェインと呼ばれるポインタ、データを適当に
まとめたデータブロックを用いて、データの挿入、削除
をチェインの書換えだけで済む様にしたデータ構造を示
す図である。同図において、→は旧ポインタを示し一一
→は追加データを挿入した後の新ポインタを示している
。又、第３図はチェイン部の詳細を示す図である。第２
図に示すデータ・構造の場合、追加データを挿入するの
に要する時間は最大データでデータブ１１ツク内に含ま
れるページ数をアクセスする時間となシ、図示する様に
１データブロツク内の・（−ジ数を４とすれば−（ＴＡ
ＭＡＸ ＋ ＴＴＲＲ＋ＴＡ旧”−ＴＴＲＷ ） Ｘ
４ ＝（２５ｍｓ ＋ ２．５７ｍ５＋１．６ｍ１１
＋２．５７ｍ５ ） Ｘ ４ ＝ １２７ｍ１１となる
。この１２７ｍ５という時間は実用範囲である。
まとめたデータブロックを用いて、データの挿入、削除
をチェインの書換えだけで済む様にしたデータ構造を示
す図である。同図において、→は旧ポインタを示し一一
→は追加データを挿入した後の新ポインタを示している
。又、第３図はチェイン部の詳細を示す図である。第２
図に示すデータ・構造の場合、追加データを挿入するの
に要する時間は最大データでデータブ１１ツク内に含ま
れるページ数をアクセスする時間となシ、図示する様に
１データブロツク内の・（−ジ数を４とすれば−（ＴＡ
ＭＡＸ ＋ ＴＴＲＲ＋ＴＡ旧”−ＴＴＲＷ ） Ｘ
４ ＝（２５ｍｓ ＋ ２．５７ｍ５＋１．６ｍ１１
＋２．５７ｍ５ ） Ｘ ４ ＝ １２７ｍ１１となる
。この１２７ｍ５という時間は実用範囲である。
しかし、この場合データブロック内に含まれるステップ
数が可変なので、ページ番号とステップ番号が一致しな
くなる。そこで、あるステップ番号が与えられたとき、
該当するページ番号を求めるためには、先頭ページから
サーチする必要が生じる。これに要する時間は、最大チ
ェインの数だけサーチすれば良いので、第２図に示す様
に１データブロツク４ベーソとすれば、２０００／４
＝ ５００個のチェインをサーチ・すれば良いことにな
る。又、アクセスタイムは順アクセスタイムとならない
ので、平均アクセスタイムとしてナーチ時間を計算する
と次の様になる。
数が可変なので、ページ番号とステップ番号が一致しな
くなる。そこで、あるステップ番号が与えられたとき、
該当するページ番号を求めるためには、先頭ページから
サーチする必要が生じる。これに要する時間は、最大チ
ェインの数だけサーチすれば良いので、第２図に示す様
に１データブロツク４ベーソとすれば、２０００／４
＝ ５００個のチェインをサーチ・すれば良いことにな
る。又、アクセスタイムは順アクセスタイムとならない
ので、平均アクセスタイムとしてナーチ時間を計算する
と次の様になる。
（ＴＡ ＡＹＥ ＋ ＴＴＲＲ） ｘ ５００＝ （１
３ｍｓ ＋ ２．５７ｍ５ ）Ｘ ５００ ＝ ７．８
秒ここで、’ｒＡＡｖＥは平均アクセスタイツ’、ＴＴ
ＲＲは読み出し時間／−２−ノを意味する。
３ｍｓ ＋ ２．５７ｍ５ ）Ｘ ５００ ＝ ７．８
秒ここで、’ｒＡＡｖＥは平均アクセスタイツ’、ＴＴ
ＲＲは読み出し時間／−２−ノを意味する。
上記の説明から明らかな様に、チェインをデータ中に有
するものは、中綿な順編成のデータ構造の場合よりもあ
る程度アクセス時間が改善される。
するものは、中綿な順編成のデータ構造の場合よりもあ
る程度アクセス時間が改善される。
しかし、１ステツプのデータを追加するのに７．８秒か
かるというのは、ロゼツトの操作性を低下させる結果に
なる。
かるというのは、ロゼツトの操作性を低下させる結果に
なる。
第４４ （ａ） 、 （ｂ）は本発明の一実施例を示す
ｙ゛−タ構造を示す図である。第４図（ａ）は、第２図
に示すチェイン部を各ｒ−夕とは独立させ、該チェイン
部をＲＡＭ （ランダムアクセスメモリ）に格納した図
である。そして、第２図に示す各データブロック内の各
ステップは、第４図（ｂ）に示す様に磁気バブル記憶素
子上の各ページに格納される。
ｙ゛−タ構造を示す図である。第４図（ａ）は、第２図
に示すチェイン部を各ｒ−夕とは独立させ、該チェイン
部をＲＡＭ （ランダムアクセスメモリ）に格納した図
である。そして、第２図に示す各データブロック内の各
ステップは、第４図（ｂ）に示す様に磁気バブル記憶素
子上の各ページに格納される。
以上の様にチェイン部のみＲＡＭ上に記憶させろことに
よシ、与えられたステップ番号からＲ亥当するページ番
号を高速でサーチできる。即ち、チェイン部全ＲＡＭ上
に持つことによシ、チェイン１つ当り約１００μＢでサ
ーチでき、５００個のチェインをす−チしても５０ ｍ
ｓ ９度である。加えて、データの追加や削除は、第３
図に示すデータ構造の場合と同様に、実用範囲の時間１
２７ ｍ！＋で実行できる。従って、高速で磁気・９プ
ル記憶素子をアクセスし、データの追加・削除を行うこ
とができる。
よシ、与えられたステップ番号からＲ亥当するページ番
号を高速でサーチできる。即ち、チェイン部全ＲＡＭ上
に持つことによシ、チェイン１つ当り約１００μＢでサ
ーチでき、５００個のチェインをす−チしても５０ ｍ
ｓ ９度である。加えて、データの追加や削除は、第３
図に示すデータ構造の場合と同様に、実用範囲の時間１
２７ ｍ！＋で実行できる。従って、高速で磁気・９プ
ル記憶素子をアクセスし、データの追加・削除を行うこ
とができる。
第５図は、本発明の磁気バブル記憶素子の高速アクセス
方法をロゼツト制御装置に応用した場合の一例を示す図
である。同図において、ユニットインターフェイスｌけ
ＲＡＭで構成されるバブルメモリバッファエリアを実装
しており、ここにチェイン部が格納される。また、磁気
バブル記憶素子２には、数ステップからなるデータ及び
チェイン部が格納されている。そして、雷源投人時にト
記ユニットインターフェイスｌのバブルメモリパラ□
ファに磁気バブル記憶素子２からチェイン部データが転
送・記憶される。これによって、電源オフ時でもチェイ
ン部データが消えない様にしている。
方法をロゼツト制御装置に応用した場合の一例を示す図
である。同図において、ユニットインターフェイスｌけ
ＲＡＭで構成されるバブルメモリバッファエリアを実装
しており、ここにチェイン部が格納される。また、磁気
バブル記憶素子２には、数ステップからなるデータ及び
チェイン部が格納されている。そして、雷源投人時にト
記ユニットインターフェイスｌのバブルメモリパラ□
ファに磁気バブル記憶素子２からチェイン部データが転
送・記憶される。これによって、電源オフ時でもチェイ
ン部データが消えない様にしている。
以上の説明から明らかな様に、本発明によれば、磁気バ
ブル記憶素子を高速でアクセスでき、データの追加・削
除・訂正を宕易に行うことができる効果を有する。
ブル記憶素子を高速でアクセスでき、データの追加・削
除・訂正を宕易に行うことができる効果を有する。
第１図は順編成データ構造の場合にデータを追加する行
程を示す図、第２図はチェイン連結データ構造の場けに
データを追加する行程を示す図、第３図はチェイン連結
データ構造のグ°エイン部詳細を示す図、第４図（ａ）
、 （ｂ）は本発明の一実施例を示す図、第５図は本
発明をロボット制御装置に応用した場合の一例を示す図
である。 ｌ・・・磁気バブル記憶素子、２・・・ユニットインタ
ーフェイス。 代理人 弁理士 秋 本 正 央 手続補正書（ト°口へ） 昭 和 〉＾ イ１ ２ 月 ゛「１特ｆ［庁
１１．宜 若杉和ブ、 殿１、事１′１の表示 １ＭＨｕ タフ イＩ Ｉ持紅！ ・〇へｔりｌ
／？ｌ 号２、発明の名Ｔｊｌ、Ｆｔｉ２＋＋ｌｔ装
置６゛及び、ｌ１１１は装置ｄのｆり１ζス方法３、
ｒｌ＋＋１（ヲー１−ル、１５氏Ｐ、 ｔＰ、Ｔｊ＋
：） （５１０）株式弁ネｌ： ）ｌ ５’（、ＱＱ
作所４、代、ｌｌｌ！人 イ１ 所 中＋＋Ｉｆｉｉｉｊ１区西１り「（
、Ｉシ１１’ｌ１６山１４リ テレ１イロ・１５、補正
命令のＩ Ｉ １ｉｔ（昭和 年 月 １
＝１６、補１１．により増力Ｉげる発明の１ｌＩ４（補
正）明 細 告″ 発明の名称 記憶装置及び記憶装置のアクセス方法 特許請求の範囲 ら成る記憶装置。 への接続を示すポインタ情報■き込み部と前記香ロック
内に書き込んであるスデップの数を表わす一一一−１１
．−−、、−ｉ□−１１１，□ゆ、−−一一甲阿Ｉ■−
□■−−−，，，，，１、，１１−１−□２−Ｈ１□−
齢−−岬弔−輪−苧餉ｉ□１，１□−一一一−、、ユ、
１、、一槽一□−軸一−―。 の接続を示すポインタ情報と前記番Ｈｂ表示音じと対□
１１．．神−―Ｍトー□−１−１い、−□ｉ酎耐−□−
−−−−−““１１７ゝ・号が出たら、そのときの単位
チェーンに対しｔｒする前記第１記憶手段の中のブロッ
クに１ｊき込んであ発明の詳細な説明 〔発明の利用分野〕 本発明は主記憶手段として磁気バブルメモリで代表され
るような、アクセスタイムの遅い記憶素子を用いた記憶
装置及び記憶装置のアクセス方法に関するものである。 〔発明の背景〕 磁気バブル記憶素子は大容晴、低価格であり、しかも電
源が遮断されても記憶内容が変らない。 そのため事務機械や産業機械の制御を行うのに用いる主
記憶素子として磁気バブルメモリを使うことが検ｎＪさ
れている。しかし、磁気バブルメモリは上記のような特
長を有しているにもがかわらず期待されたほどは使用さ
れていない。その最大の原因はアクセスタイムがコア記
憶素子や半導体記憶素子等の１００μＳであるのに対し
て磁気バブル記憶素子の場合は数１０ ｍｓと非常に媚
いためである。 それゆえ高機能ロボットや高機能−工作機械のように主
記憶素子から高い頻度でアクセスを行わなければならな
いものには不向きとされており、オた高機能ロボットや
高機能工作機械のようなものでなければ大きな記憶容置
が要求される利用分野は限られてし寸うからである。 〔発明の目的〕 本発明の目的は主記憶素子として磁気バブル記憶素子で
代表爆れるようなアクセスタイムの遅いものを１更用す
るにもかかわらず見つけ１］３シたいデータが主記憶素
子内のどのブロック内にあるかを早く見つけることがで
きる記憶装置及びアクセス方法を提供することにある。 本発明の他の目的は読み出し指定をした読み出したいデ
ータを主記憶素子から、〒く読み１．１１−す°ことが
できる記憶装置ｎ及びアクセス方法を提供することにあ
る。 本発明の更に他の目的は主記憶素子内のデータの編集を
容易に行うことができる記憶装置を構成することにある
。 本発明の更に他の目的及びこれに伴なう効果は、以下の
説明から当業者が容易に理解できるであろう。 〔発明の概要〕 本発明では、例えばプログラムを記憶する主１１シ憶手
段としての第１記憶手段は磁気バブル記憶素子で代表さ
れるようにアクセスタイムは遅いが、他の面では安価で
あるとか、太容５１のものが容易に人手できるとか、停
電が起きても停電前の記憶状態を保持するとかのなんら
かの特長点紮有１７ているものを使用する。 この第１記憶手段は記憶エリアを複数のブロックに分け
て使用する。また夫々のブロックは、その記憶エリアを
必要に応じて複数に分けて使用する。このブロックで分
けられた夫々をページと呼ぶ、それゆえ１ブロツクは１
ページの場合もある。 複数のブロックは同一のページ数で構成することが望ま
しく、また夫々のページのパイ） （ｂｙｔｅ）ｒ、１
同じであることが望ましい。夫々のブロックｉｔ個ジ１
）有の番地表示部が設けられる。 第１記憶手段、ζりもアクセスタイツ・が９い記憶素子
で構成した第２記憶手段を設ける。この第２記１童手段
を構成する記憶素子としては半導体記憶素子やコア記憶
素子に代表される上うなアクセスタイムが早く、！−か
も記憶内容の〜き替えが可能なランｉ゛ムアクセスメモ
リ（１以下単にこれ？ ＴＥＡＭと呼ぶ）を用いること
が望ましい、。 この第２記憶手段にはプｉツクの夫＾に対１ｔ；する単
イ３γチェ・−ンが設けてありこの夫々の申イ〃チェー
ンには夫りのブロック内に肖き込んであるステップの数
を表わすステップ情報書き込み部と、次のブロックへの
接続を示すポインタ情報イき込み部と、夫々の番地表示
部と対応する番地を記憶した番地記憶部とが設けである
。夫々のブロックへ甫き込んであるステップの数が全部
同じである場合にはステップ情報書き込み部は無くても
良い。 この第２記憶手段は本質的には上記のように夫々のブロ
ックに対応する単位チェーンを設ければ良いので記憶容
量は第１記憶手段の記憶容量に比べて、はるかに小さく
て良い。従って第２記憶手段全設けても、それほど値段
が−にからない。 検出したいステップの番号を表わノ信吟を発生するステ
ップ指定手段を設ける。このステップ指定手段は動作教
示を行う場合の第＜Ｖよ手動で出力が指示され、自動動
作を行う場合にはすでに教示しである教示情報に基いて
自動的に１１１力される。 このステップ指定手段は、夫々のブロックが同一のステ
ップ数で構成されていＺ）場ばにはポインタの指示に依
って読み出されるブロックの順番を表わす（ｉ号を発生
するようにすることも可能である。従ってこのときはス
テップ指定手段はブロック順番指定平膜と読み替えるこ
とができる。ポインタ情報四き込み部に書き込んである
ポインタ情報に従って計数したステップ数を引数する計
数手段を設ける。ステップ指定手段がポインタの指示に
依って読み出されるブロックの順番を表わす信＋＋會出
力しているときには、引数手段はポインタの指示に依っ
て読み出されるブロック数を計数するようにする。 ステップ指定手段と引数手段の出力とが一致で代表され
るような特定の状態になったことを検出する状態検出手
段を設ける。この状態検出手段としては比較器やアップ
ダウンカウンタ等を用いることが可能である。アップダ
ウンカウンタを用いた場合にはステップ指定手段、引数
手段の出力を必要に応じパルス列に変換し一方をアップ
カウント入力端子に他方をダウンカウント入力端子に入
力するようにすれば良い。 状態検出手段から出力を受け、この出力が特定の状態に
なったとき、そのブロック内に書き込んである情報を読
み出す続出手段を設ける。この読出手段は通常は自動動
作を行っている場合に動作するように成されるが、教示
動作中に該当するブロック内の記憶内容を読み出したい
ことがあるから、このようなときも動作するようにして
おくことが望ましい。 状態検出手段から出力を受け、この出力が前記特定の状
態になったとき、その対応する学位チェーン内に甫き込
んであるポインタ情報を書き替える書替手段を必要に応
じ設ける。この書替手段は動作教示中に作動きせるのが
良い。 〔発明の実施例〕 第１図に於いて１は第１記憶手段であり磁気バブル記１
．は素子で構成しである。この第１記憶手段１は第２図
に模型化して示すように複数のページＩｏｎ、 ＋０
１・・・・・・、１ｍ＋ｘに分けてあり更にこれ１＋ｃ
ｍページづつ壕とめてブロック２０．２＋、・・・２ｎ
として用いる。夫々のブロックには個有の番地ａｌｏ−
ａｌｎがついており、１だ、夫々のページにも夫々のブ
ロック内で区別し得るように番地表示部にＨｖ地ａｄｏ
〜ａｄｍがついている。夫々のページは少くとも１パイ
） （ｂｙｔｅ）で構成しである。２し１第２記憶手段
であり、これはＬＩｉメモリと呼ばれる半抗体記憶素子
で構成しである。この第２記憶手段は第２図にやはり模
型化して示すように第１記憶手段１の夫々のブロックａ
ｌＯ，ａｌｌ・・・ａｌｏに対応する単位チェーン２０
．２１・・・２ｎが設けてあり、夫々の中位チェーンの
中にはこの単位チェーンに対応する第１記憶手段１内の
ブロック番地を記憶する番地記憶部ａ２０ 、 ａ２１
・・・ａ２ｎと該当するブロックに書き込んだステップ
の数を表わす情報を記憶するステップ数情報記憶部ｓ２
０ 、 ｓ２１ 、 ・ｑ２ｎと、ブロックａｌＯ。 ａｌｌ、・・・Ｒｌｎのうちの、次につながるブロック
を示すポインタ情報書き込み部ｐ２０． ｐ２１・・・
ｐ２ｎとが設・・けである。 ３はステップ指定手段であり、記憶位置を検出ｌ−たい
ステップの番号を表わす（Ｒ号音発生するものである。 このステップ指定手段５は、この記憶装置に依って制御
される図示しない自動機械に動ｌ・１作教示を行う場合
にはディジタルスイッチ群３１を操作することによって
信号が出力され、自動動作モードの場合には教−示情報
に基いて自動的に信号が１１３力されるようになってい
る。 ４はマイクロコンピュータであり、これけ貫１数ｊ′・
手段５０．状態検出手段６０及び読出手段７０の３つの
働きを有している。計数手段５０は第２図に示したポイ
ンタ情報書き込み部ｐ２０． ｐ２１・・・ｐ２ｎに賃
き込んであるポインタ情報に従って計数した前記ステッ
プの合計を計数するように構成しである。また、・「１
状態検出゛手段６０は計数手段５０の出力が状態検出手
段６０の出力より大きくなるか、あるいｔ」等しくなっ
たときに信号を出すようになっている。そしてそのとき
ト１１２位チェーン部が番地記憶部ａ２０〜ａ２ｎに持
っている対応ブロック内の番地ｔ ＣＲＴディスプレイ
装置９９に表示するようになっている。また読出手段は
状態検出手段６０がイバ号を出しており、且つ選択手段
８０からの信号がアクセスモードを指定しているときに
は、ブロック１０．、＋１・・１ｎのうりの該当するス
テップが入っているブ１１ツク内の情報を読み出すよう
に構成しである。 選択手段８０は自動動作モードのときけ多くの場合アク
セスモードを指示し教示動作モードの場合は必要に応じ
アクセスモードを指示する。９０ｉｄ書き替え手段であ
って前記状態検出手段から出力を受け、この出力が特定
の状態になったとき、その対応する単位チェーン内に■
き込んであるポインタ情報を、ディジタルスイッチ群９
１を操作することによって省き替えるようになっている
。 ９５はプログラム番号指定手段であり教示動作中はディ
ジタル・スイッチ群９６で、また自動動作中は教示情報
に基いて自動的に信吟が出力される。９７は必要な表示
を行うＣＲＴディスプレイである。これ等第１記憶手段
１．第２記憶手段２．ステップ指定手段５．マイクロコ
ンピュータ４１選択手段８．１替手段９０及びＣＲＴデ
ィスプレイ９７はシステムバス９８に接続され、テータ
パスコントローラ９９に依って信号の流れが制御される
ようになっている。 次に以上のように構成したものの動作について第５図を
参照しながら説明する。 工程５００は動作のスタートラ示している。次の工程５
０１ではプログラノ・番号指定手段９５に依りディジタ
ルスイッチ群９６を操作して、あるいは自動的にプログ
ラム番号を指定する。そうするとプログラムの始点とな
るブロック、つまり第２図の場合には、１０か１３のい
ずれかが指定きれる。いずれを選択するかは目的による
。いマ１５が選択されたとする。 次の工程６０２ではステップ指定手段３によりディジタ
ルスイッチ群５１を操作してステップ番号Ｎを指定する
。 次の二［程５０３では第２記憶手段２内のステップ数情
報書き込み部ｓ２３からブロックａｌ＋に岩き込んであ
るステップ数ｓｔ２！＋が読み１１１される。 次の二［程５０４でけこれまで割数手段５０で割数した
ステップ数が零であるから零にステップ数８ｔ２５全加
３γした）１＃、つまυ５＝ｓｔ２５がそのオま出力さ
れる。 このｎｉ数手段５０の出力は工程５０２で指定したステ
ップ番号Ｎと次の工程５０５で状態栓用手段６０により
１し較される。もしＮ≦Ｓならば次の二［程３０６に進
み、Ｎ＞Ｓならば工程３１０へ進む。 工程３０６へ進んだことはブロック１３内に工程３０２
で指定したステップ番号が存在することを示している。 従って工程３０６では即位チェーン内の番地記憶部ａ２
３記憶しであるブロック１３を示す番地８１５がＣＲＴ
ディスプレイ９７上に表示される。 工程３０７では選択手段８０がアクセスで一ドを指示し
ているか否かを判断する。もしアクセスモードが指示さ
れていれば工程５０８に移行し、指示されていない場合
には工程５１２に移行する。 工程３０８では読出手段７０は表示部ａ１３があるブロ
ック１５内に記憶しである全記憶内容を読み出し、これ
ｔ ＣＲＴディスプレイ９７上に表示する。工程３０９
は動作の終了金示している。 工程５０５での判断の結果Ｎ＞Ｓならばブロック１３内
にはＮ・番目のブログラノ・ステップはないこと７５−
′判る。そこでその場合には工程５１０へ移行する。 ここでは中位チェーン２３内のポインタｐ２３ ′ｆｃ
読み出す。そうするとこのポインタはチェーンｆ３４で
示したように即位チェーン２５０次は２４に連がること
を示している。そこで工程６１１ではチェーン２４内の
ステップ数情報書き込み部ｓ２４に書き込んであるステ
ップ数５ｔ２４を読み出す。その後工程３０４に移行し
ここではＮ≦５ｔ２５ ＋ ５ｔ２４になっているか否
かを判断する。ＹＥＳならば工程３０６へ移行する。 ＮＯならばＹＥＳになるまで工程３１０ 、３Ｎ 、ろ
０４及び６０５金繰り、返す。 さて、工程３０７でＮＯと判断されると工程３１２ へ
移行し、ここで書替え手段９０からの沓き替え指令の有
無を判断する。書き替え指令がなければ工程５１５へ移
行し終了する。このような１↓、１合としてＮ番目のプ
ログラムステップ内にｔ、ｌどんな情報が書かれている
か分っているが、そのプログラムステップがどこに￥１
いであるかが分らないときが考えられよう。きて倒替指
令が有る場合には工程５１５へ（２行し、ここでチェー
ンの９１き瞳λ４をｊ（）替平膜９０内のディジタルス
イッチ群９１ヲ用いで行う。 第４図はそのよりな５喝合の例を示している。っブリ第
２図に示しであるチェーンｆ４５ ｆｆｉ切りｌ’ｆｌ
ｌｌ ｊ。 て第４図ではブロック１４と１５との間にブロックＩｎ
ヲ入れることを示している。この場合にはポインタ情報
省き込み部ｐ２４に入っている４Ｗ報を即位チェーン２
ｎに連がるようにディジタルスイッチ群９１を使って書
き替える一方ポインタ情報Ｅ１へみ部ｐ２ｎには単位チ
ェーン２５に連がることを人力する。勿論単位チェーン
２ｎと対応するブロック１ｎ内には図示しないティーチ
ングボックスによす必髪な情報を賽き込む。 夫々のページには最＾で１つだけプログラムステップブ
が草１き込んであり、目、っプログラムステップの空の
部分がブロックの終りのページにだけ集中している場合
に１ページ毎の読み出しを行うことができる。この場合
第１図に示した割数手段５０はＮ≦Ｓが成立したとき第
５図の工程３′１６に示す演ＫＳ−Ｎ＝Ｐを実行する。 （ｆｌＪえは第２図に於いてステップ数情報■き込み部
ｓ２４の内Ｗ’ｆｒ読み出したときにＮ≦Ｓが成立し、
しがも■）が２であったとすればページ１４１にステッ
プＮの情報が入っていることが分る。それゆえ工程３０
６’、 ５０Ｂ’で示すように直接該当ページを検出す
ることができ該当ページ内の情報を読み出すことができ
る。 〔発明の効果〕 本発明に依れば以上の説明から明らかなように主記憶素
子として磁気バブルメモリに代表されるよう彦アクセス
タイムの短かい記憶素子を用いたにもかかわらず主記憶
素子として、はるかに記憶容饋の少くて良いアクセスタ
イムの早い第２記憶手段を設けることにより主記憶手段
からのアクセスを早くすることができ所期の目的を達成
できる１効堅がある。 図面の簡単な説明 第１図は本発明記憶装置の実施例ケ示すブロックダイヤ
グラム、第２図、第４図は第１記憶手段へと第２記憶手
段に書き込んである情報をモデル化して示す図、第３図
、第５図は本発明記憶装置のアクセス方法及び寝き替え
方法を説明するためのフローチャートである。 １・・・第１記憶手段、２・・・第２記憶手段、３・・
・ス１トチツブ指定手段、５０・・・計数手段、６０・
・・状態検出手段、７０・・・読出手段、８０・・・選
択手段、９０・・・掛替手段、９５・・・プログラム番
号指定手段。 代理人 弁理士 秋 本 正 実 第２図 直 第４図 １ 第５図
程を示す図、第２図はチェイン連結データ構造の場けに
データを追加する行程を示す図、第３図はチェイン連結
データ構造のグ°エイン部詳細を示す図、第４図（ａ）
、 （ｂ）は本発明の一実施例を示す図、第５図は本
発明をロボット制御装置に応用した場合の一例を示す図
である。 ｌ・・・磁気バブル記憶素子、２・・・ユニットインタ
ーフェイス。 代理人 弁理士 秋 本 正 央 手続補正書（ト°口へ） 昭 和 〉＾ イ１ ２ 月 ゛「１特ｆ［庁
１１．宜 若杉和ブ、 殿１、事１′１の表示 １ＭＨｕ タフ イＩ Ｉ持紅！ ・〇へｔりｌ
／？ｌ 号２、発明の名Ｔｊｌ、Ｆｔｉ２＋＋ｌｔ装
置６゛及び、ｌ１１１は装置ｄのｆり１ζス方法３、
ｒｌ＋＋１（ヲー１−ル、１５氏Ｐ、 ｔＰ、Ｔｊ＋
：） （５１０）株式弁ネｌ： ）ｌ ５’（、ＱＱ
作所４、代、ｌｌｌ！人 イ１ 所 中＋＋Ｉｆｉｉｉｊ１区西１り「（
、Ｉシ１１’ｌ１６山１４リ テレ１イロ・１５、補正
命令のＩ Ｉ １ｉｔ（昭和 年 月 １
＝１６、補１１．により増力Ｉげる発明の１ｌＩ４（補
正）明 細 告″ 発明の名称 記憶装置及び記憶装置のアクセス方法 特許請求の範囲 ら成る記憶装置。 への接続を示すポインタ情報■き込み部と前記香ロック
内に書き込んであるスデップの数を表わす一一一−１１
．−−、、−ｉ□−１１１，□ゆ、−−一一甲阿Ｉ■−
□■−−−，，，，，１、，１１−１−□２−Ｈ１□−
齢−−岬弔−輪−苧餉ｉ□１，１□−一一一−、、ユ、
１、、一槽一□−軸一−―。 の接続を示すポインタ情報と前記番Ｈｂ表示音じと対□
１１．．神−―Ｍトー□−１−１い、−□ｉ酎耐−□−
−−−−−““１１７ゝ・号が出たら、そのときの単位
チェーンに対しｔｒする前記第１記憶手段の中のブロッ
クに１ｊき込んであ発明の詳細な説明 〔発明の利用分野〕 本発明は主記憶手段として磁気バブルメモリで代表され
るような、アクセスタイムの遅い記憶素子を用いた記憶
装置及び記憶装置のアクセス方法に関するものである。 〔発明の背景〕 磁気バブル記憶素子は大容晴、低価格であり、しかも電
源が遮断されても記憶内容が変らない。 そのため事務機械や産業機械の制御を行うのに用いる主
記憶素子として磁気バブルメモリを使うことが検ｎＪさ
れている。しかし、磁気バブルメモリは上記のような特
長を有しているにもがかわらず期待されたほどは使用さ
れていない。その最大の原因はアクセスタイムがコア記
憶素子や半導体記憶素子等の１００μＳであるのに対し
て磁気バブル記憶素子の場合は数１０ ｍｓと非常に媚
いためである。 それゆえ高機能ロボットや高機能−工作機械のように主
記憶素子から高い頻度でアクセスを行わなければならな
いものには不向きとされており、オた高機能ロボットや
高機能工作機械のようなものでなければ大きな記憶容置
が要求される利用分野は限られてし寸うからである。 〔発明の目的〕 本発明の目的は主記憶素子として磁気バブル記憶素子で
代表爆れるようなアクセスタイムの遅いものを１更用す
るにもかかわらず見つけ１］３シたいデータが主記憶素
子内のどのブロック内にあるかを早く見つけることがで
きる記憶装置及びアクセス方法を提供することにある。 本発明の他の目的は読み出し指定をした読み出したいデ
ータを主記憶素子から、〒く読み１．１１−す°ことが
できる記憶装置ｎ及びアクセス方法を提供することにあ
る。 本発明の更に他の目的は主記憶素子内のデータの編集を
容易に行うことができる記憶装置を構成することにある
。 本発明の更に他の目的及びこれに伴なう効果は、以下の
説明から当業者が容易に理解できるであろう。 〔発明の概要〕 本発明では、例えばプログラムを記憶する主１１シ憶手
段としての第１記憶手段は磁気バブル記憶素子で代表さ
れるようにアクセスタイムは遅いが、他の面では安価で
あるとか、太容５１のものが容易に人手できるとか、停
電が起きても停電前の記憶状態を保持するとかのなんら
かの特長点紮有１７ているものを使用する。 この第１記憶手段は記憶エリアを複数のブロックに分け
て使用する。また夫々のブロックは、その記憶エリアを
必要に応じて複数に分けて使用する。このブロックで分
けられた夫々をページと呼ぶ、それゆえ１ブロツクは１
ページの場合もある。 複数のブロックは同一のページ数で構成することが望ま
しく、また夫々のページのパイ） （ｂｙｔｅ）ｒ、１
同じであることが望ましい。夫々のブロックｉｔ個ジ１
）有の番地表示部が設けられる。 第１記憶手段、ζりもアクセスタイツ・が９い記憶素子
で構成した第２記憶手段を設ける。この第２記１童手段
を構成する記憶素子としては半導体記憶素子やコア記憶
素子に代表される上うなアクセスタイムが早く、！−か
も記憶内容の〜き替えが可能なランｉ゛ムアクセスメモ
リ（１以下単にこれ？ ＴＥＡＭと呼ぶ）を用いること
が望ましい、。 この第２記憶手段にはプｉツクの夫＾に対１ｔ；する単
イ３γチェ・−ンが設けてありこの夫々の申イ〃チェー
ンには夫りのブロック内に肖き込んであるステップの数
を表わすステップ情報書き込み部と、次のブロックへの
接続を示すポインタ情報イき込み部と、夫々の番地表示
部と対応する番地を記憶した番地記憶部とが設けである
。夫々のブロックへ甫き込んであるステップの数が全部
同じである場合にはステップ情報書き込み部は無くても
良い。 この第２記憶手段は本質的には上記のように夫々のブロ
ックに対応する単位チェーンを設ければ良いので記憶容
量は第１記憶手段の記憶容量に比べて、はるかに小さく
て良い。従って第２記憶手段全設けても、それほど値段
が−にからない。 検出したいステップの番号を表わノ信吟を発生するステ
ップ指定手段を設ける。このステップ指定手段は動作教
示を行う場合の第＜Ｖよ手動で出力が指示され、自動動
作を行う場合にはすでに教示しである教示情報に基いて
自動的に１１１力される。 このステップ指定手段は、夫々のブロックが同一のステ
ップ数で構成されていＺ）場ばにはポインタの指示に依
って読み出されるブロックの順番を表わす（ｉ号を発生
するようにすることも可能である。従ってこのときはス
テップ指定手段はブロック順番指定平膜と読み替えるこ
とができる。ポインタ情報四き込み部に書き込んである
ポインタ情報に従って計数したステップ数を引数する計
数手段を設ける。ステップ指定手段がポインタの指示に
依って読み出されるブロックの順番を表わす信＋＋會出
力しているときには、引数手段はポインタの指示に依っ
て読み出されるブロック数を計数するようにする。 ステップ指定手段と引数手段の出力とが一致で代表され
るような特定の状態になったことを検出する状態検出手
段を設ける。この状態検出手段としては比較器やアップ
ダウンカウンタ等を用いることが可能である。アップダ
ウンカウンタを用いた場合にはステップ指定手段、引数
手段の出力を必要に応じパルス列に変換し一方をアップ
カウント入力端子に他方をダウンカウント入力端子に入
力するようにすれば良い。 状態検出手段から出力を受け、この出力が特定の状態に
なったとき、そのブロック内に書き込んである情報を読
み出す続出手段を設ける。この読出手段は通常は自動動
作を行っている場合に動作するように成されるが、教示
動作中に該当するブロック内の記憶内容を読み出したい
ことがあるから、このようなときも動作するようにして
おくことが望ましい。 状態検出手段から出力を受け、この出力が前記特定の状
態になったとき、その対応する学位チェーン内に甫き込
んであるポインタ情報を書き替える書替手段を必要に応
じ設ける。この書替手段は動作教示中に作動きせるのが
良い。 〔発明の実施例〕 第１図に於いて１は第１記憶手段であり磁気バブル記１
．は素子で構成しである。この第１記憶手段１は第２図
に模型化して示すように複数のページＩｏｎ、 ＋０
１・・・・・・、１ｍ＋ｘに分けてあり更にこれ１＋ｃ
ｍページづつ壕とめてブロック２０．２＋、・・・２ｎ
として用いる。夫々のブロックには個有の番地ａｌｏ−
ａｌｎがついており、１だ、夫々のページにも夫々のブ
ロック内で区別し得るように番地表示部にＨｖ地ａｄｏ
〜ａｄｍがついている。夫々のページは少くとも１パイ
） （ｂｙｔｅ）で構成しである。２し１第２記憶手段
であり、これはＬＩｉメモリと呼ばれる半抗体記憶素子
で構成しである。この第２記憶手段は第２図にやはり模
型化して示すように第１記憶手段１の夫々のブロックａ
ｌＯ，ａｌｌ・・・ａｌｏに対応する単位チェーン２０
．２１・・・２ｎが設けてあり、夫々の中位チェーンの
中にはこの単位チェーンに対応する第１記憶手段１内の
ブロック番地を記憶する番地記憶部ａ２０ 、 ａ２１
・・・ａ２ｎと該当するブロックに書き込んだステップ
の数を表わす情報を記憶するステップ数情報記憶部ｓ２
０ 、 ｓ２１ 、 ・ｑ２ｎと、ブロックａｌＯ。 ａｌｌ、・・・Ｒｌｎのうちの、次につながるブロック
を示すポインタ情報書き込み部ｐ２０． ｐ２１・・・
ｐ２ｎとが設・・けである。 ３はステップ指定手段であり、記憶位置を検出ｌ−たい
ステップの番号を表わす（Ｒ号音発生するものである。 このステップ指定手段５は、この記憶装置に依って制御
される図示しない自動機械に動ｌ・１作教示を行う場合
にはディジタルスイッチ群３１を操作することによって
信号が出力され、自動動作モードの場合には教−示情報
に基いて自動的に信号が１１３力されるようになってい
る。 ４はマイクロコンピュータであり、これけ貫１数ｊ′・
手段５０．状態検出手段６０及び読出手段７０の３つの
働きを有している。計数手段５０は第２図に示したポイ
ンタ情報書き込み部ｐ２０． ｐ２１・・・ｐ２ｎに賃
き込んであるポインタ情報に従って計数した前記ステッ
プの合計を計数するように構成しである。また、・「１
状態検出゛手段６０は計数手段５０の出力が状態検出手
段６０の出力より大きくなるか、あるいｔ」等しくなっ
たときに信号を出すようになっている。そしてそのとき
ト１１２位チェーン部が番地記憶部ａ２０〜ａ２ｎに持
っている対応ブロック内の番地ｔ ＣＲＴディスプレイ
装置９９に表示するようになっている。また読出手段は
状態検出手段６０がイバ号を出しており、且つ選択手段
８０からの信号がアクセスモードを指定しているときに
は、ブロック１０．、＋１・・１ｎのうりの該当するス
テップが入っているブ１１ツク内の情報を読み出すよう
に構成しである。 選択手段８０は自動動作モードのときけ多くの場合アク
セスモードを指示し教示動作モードの場合は必要に応じ
アクセスモードを指示する。９０ｉｄ書き替え手段であ
って前記状態検出手段から出力を受け、この出力が特定
の状態になったとき、その対応する単位チェーン内に■
き込んであるポインタ情報を、ディジタルスイッチ群９
１を操作することによって省き替えるようになっている
。 ９５はプログラム番号指定手段であり教示動作中はディ
ジタル・スイッチ群９６で、また自動動作中は教示情報
に基いて自動的に信吟が出力される。９７は必要な表示
を行うＣＲＴディスプレイである。これ等第１記憶手段
１．第２記憶手段２．ステップ指定手段５．マイクロコ
ンピュータ４１選択手段８．１替手段９０及びＣＲＴデ
ィスプレイ９７はシステムバス９８に接続され、テータ
パスコントローラ９９に依って信号の流れが制御される
ようになっている。 次に以上のように構成したものの動作について第５図を
参照しながら説明する。 工程５００は動作のスタートラ示している。次の工程５
０１ではプログラノ・番号指定手段９５に依りディジタ
ルスイッチ群９６を操作して、あるいは自動的にプログ
ラム番号を指定する。そうするとプログラムの始点とな
るブロック、つまり第２図の場合には、１０か１３のい
ずれかが指定きれる。いずれを選択するかは目的による
。いマ１５が選択されたとする。 次の工程６０２ではステップ指定手段３によりディジタ
ルスイッチ群５１を操作してステップ番号Ｎを指定する
。 次の二［程５０３では第２記憶手段２内のステップ数情
報書き込み部ｓ２３からブロックａｌ＋に岩き込んであ
るステップ数ｓｔ２！＋が読み１１１される。 次の二［程５０４でけこれまで割数手段５０で割数した
ステップ数が零であるから零にステップ数８ｔ２５全加
３γした）１＃、つまυ５＝ｓｔ２５がそのオま出力さ
れる。 このｎｉ数手段５０の出力は工程５０２で指定したステ
ップ番号Ｎと次の工程５０５で状態栓用手段６０により
１し較される。もしＮ≦Ｓならば次の二［程３０６に進
み、Ｎ＞Ｓならば工程３１０へ進む。 工程３０６へ進んだことはブロック１３内に工程３０２
で指定したステップ番号が存在することを示している。 従って工程３０６では即位チェーン内の番地記憶部ａ２
３記憶しであるブロック１３を示す番地８１５がＣＲＴ
ディスプレイ９７上に表示される。 工程３０７では選択手段８０がアクセスで一ドを指示し
ているか否かを判断する。もしアクセスモードが指示さ
れていれば工程５０８に移行し、指示されていない場合
には工程５１２に移行する。 工程３０８では読出手段７０は表示部ａ１３があるブロ
ック１５内に記憶しである全記憶内容を読み出し、これ
ｔ ＣＲＴディスプレイ９７上に表示する。工程３０９
は動作の終了金示している。 工程５０５での判断の結果Ｎ＞Ｓならばブロック１３内
にはＮ・番目のブログラノ・ステップはないこと７５−
′判る。そこでその場合には工程５１０へ移行する。 ここでは中位チェーン２３内のポインタｐ２３ ′ｆｃ
読み出す。そうするとこのポインタはチェーンｆ３４で
示したように即位チェーン２５０次は２４に連がること
を示している。そこで工程６１１ではチェーン２４内の
ステップ数情報書き込み部ｓ２４に書き込んであるステ
ップ数５ｔ２４を読み出す。その後工程３０４に移行し
ここではＮ≦５ｔ２５ ＋ ５ｔ２４になっているか否
かを判断する。ＹＥＳならば工程３０６へ移行する。 ＮＯならばＹＥＳになるまで工程３１０ 、３Ｎ 、ろ
０４及び６０５金繰り、返す。 さて、工程３０７でＮＯと判断されると工程３１２ へ
移行し、ここで書替え手段９０からの沓き替え指令の有
無を判断する。書き替え指令がなければ工程５１５へ移
行し終了する。このような１↓、１合としてＮ番目のプ
ログラムステップ内にｔ、ｌどんな情報が書かれている
か分っているが、そのプログラムステップがどこに￥１
いであるかが分らないときが考えられよう。きて倒替指
令が有る場合には工程５１５へ（２行し、ここでチェー
ンの９１き瞳λ４をｊ（）替平膜９０内のディジタルス
イッチ群９１ヲ用いで行う。 第４図はそのよりな５喝合の例を示している。っブリ第
２図に示しであるチェーンｆ４５ ｆｆｉ切りｌ’ｆｌ
ｌｌ ｊ。 て第４図ではブロック１４と１５との間にブロックＩｎ
ヲ入れることを示している。この場合にはポインタ情報
省き込み部ｐ２４に入っている４Ｗ報を即位チェーン２
ｎに連がるようにディジタルスイッチ群９１を使って書
き替える一方ポインタ情報Ｅ１へみ部ｐ２ｎには単位チ
ェーン２５に連がることを人力する。勿論単位チェーン
２ｎと対応するブロック１ｎ内には図示しないティーチ
ングボックスによす必髪な情報を賽き込む。 夫々のページには最＾で１つだけプログラムステップブ
が草１き込んであり、目、っプログラムステップの空の
部分がブロックの終りのページにだけ集中している場合
に１ページ毎の読み出しを行うことができる。この場合
第１図に示した割数手段５０はＮ≦Ｓが成立したとき第
５図の工程３′１６に示す演ＫＳ−Ｎ＝Ｐを実行する。 （ｆｌＪえは第２図に於いてステップ数情報■き込み部
ｓ２４の内Ｗ’ｆｒ読み出したときにＮ≦Ｓが成立し、
しがも■）が２であったとすればページ１４１にステッ
プＮの情報が入っていることが分る。それゆえ工程３０
６’、 ５０Ｂ’で示すように直接該当ページを検出す
ることができ該当ページ内の情報を読み出すことができ
る。 〔発明の効果〕 本発明に依れば以上の説明から明らかなように主記憶素
子として磁気バブルメモリに代表されるよう彦アクセス
タイムの短かい記憶素子を用いたにもかかわらず主記憶
素子として、はるかに記憶容饋の少くて良いアクセスタ
イムの早い第２記憶手段を設けることにより主記憶手段
からのアクセスを早くすることができ所期の目的を達成
できる１効堅がある。 図面の簡単な説明 第１図は本発明記憶装置の実施例ケ示すブロックダイヤ
グラム、第２図、第４図は第１記憶手段へと第２記憶手
段に書き込んである情報をモデル化して示す図、第３図
、第５図は本発明記憶装置のアクセス方法及び寝き替え
方法を説明するためのフローチャートである。 １・・・第１記憶手段、２・・・第２記憶手段、３・・
・ス１トチツブ指定手段、５０・・・計数手段、６０・
・・状態検出手段、７０・・・読出手段、８０・・・選
択手段、９０・・・掛替手段、９５・・・プログラム番
号指定手段。 代理人 弁理士 秋 本 正 実 第２図 直 第４図 １ 第５図
Claims (1)
- 磁気バブル記憶素子とマイクロコンピュータとＲＡＭを
含む装置において、磁気バブル記憶素子上の数ページを
一単位とする複数のブロックに分割し、各ブロックの相
互関係を示すｆ−工−ンデータをＲＡＭ上に記憶し、磁
気バブル記憶素ｒ−にの任意のブロック内のページ検索
をＲＡＭ上のチェーンデータを用いて行ない、磁気バブ
ル記憶素子上の任意の情報に対し高速でアクセスできる
ようにしたことを特徴とする磁気パズル記憶素子の高速
アク七ス方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57159491A JPS5952487A (ja) | 1982-09-16 | 1982-09-16 | 磁気バブル記憶素子の高速アクセス方法 |
| DE8383108818T DE3382045D1 (de) | 1982-09-16 | 1983-09-07 | Speicheranordnung und verfahren zu deren zugriff. |
| EP83108818A EP0103813B1 (en) | 1982-09-16 | 1983-09-07 | Memory system and method for access in the same |
| US06/530,470 US4601009A (en) | 1982-09-16 | 1983-09-08 | Memory system and accessing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57159491A JPS5952487A (ja) | 1982-09-16 | 1982-09-16 | 磁気バブル記憶素子の高速アクセス方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5952487A true JPS5952487A (ja) | 1984-03-27 |
Family
ID=15694922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57159491A Pending JPS5952487A (ja) | 1982-09-16 | 1982-09-16 | 磁気バブル記憶素子の高速アクセス方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4601009A (ja) |
| EP (1) | EP0103813B1 (ja) |
| JP (1) | JPS5952487A (ja) |
| DE (1) | DE3382045D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6438831B1 (en) | 1999-05-28 | 2002-08-27 | Tokyo Electron Limited | Method of manufacturing an interconnector |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS603047A (ja) * | 1983-06-20 | 1985-01-09 | Canon Inc | 記憶制御方式 |
| SE453617B (sv) * | 1986-06-26 | 1988-02-15 | Ellemtel Utvecklings Ab | Sett och anordning for att i en dator bestemma vilka av programmen som far utnyttja ett snabbt minne |
| US5109485A (en) * | 1988-08-30 | 1992-04-28 | Ncr Corporation | Method for transferring data between memories |
| US4956810A (en) * | 1988-09-06 | 1990-09-11 | International Business Machines Corporation | High speed method for data transfer |
| JPH0795269B2 (ja) * | 1988-11-04 | 1995-10-11 | 富士通株式会社 | 命令コードのデコード装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5640947A (en) * | 1979-09-04 | 1981-04-17 | Honeywell Inf Systems | Column address link control system for video display terminal and method therefor |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3840864A (en) * | 1971-11-01 | 1974-10-08 | Burroughs Corp | Multiple memory unit controller |
| IT1043940B (it) * | 1974-12-20 | 1980-02-29 | Fiat Spa | Apparecchaitura per il controllo di una macchina operatrice del tipo robot |
| US4128891A (en) * | 1976-12-30 | 1978-12-05 | International Business Machines Corporation | Magnetic bubble domain relational data base system |
| US4126894A (en) * | 1977-02-17 | 1978-11-21 | Xerox Corporation | Memory overlay linking system |
| US4221003A (en) * | 1978-05-04 | 1980-09-02 | International Business Machines Corporation | Bubble domain relational data base system |
| JPS605024B2 (ja) * | 1979-09-04 | 1985-02-07 | ファナック株式会社 | 情報処理方式 |
| US4419740A (en) * | 1979-12-17 | 1983-12-06 | The Gerber Scientific Instrument Company | Method for storing and retrieving data |
| US4368513A (en) * | 1980-03-24 | 1983-01-11 | International Business Machines Corp. | Partial roll mode transfer for cyclic bulk memory |
| US4447887A (en) * | 1980-09-02 | 1984-05-08 | Fujitsu Fanuc Limited | Method of rewriting data in non-volatile memory, and system therefor |
-
1982
- 1982-09-16 JP JP57159491A patent/JPS5952487A/ja active Pending
-
1983
- 1983-09-07 EP EP83108818A patent/EP0103813B1/en not_active Expired
- 1983-09-07 DE DE8383108818T patent/DE3382045D1/de not_active Expired - Lifetime
- 1983-09-08 US US06/530,470 patent/US4601009A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5640947A (en) * | 1979-09-04 | 1981-04-17 | Honeywell Inf Systems | Column address link control system for video display terminal and method therefor |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6438831B1 (en) | 1999-05-28 | 2002-08-27 | Tokyo Electron Limited | Method of manufacturing an interconnector |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0103813B1 (en) | 1990-12-05 |
| EP0103813A2 (en) | 1984-03-28 |
| DE3382045D1 (de) | 1991-01-17 |
| US4601009A (en) | 1986-07-15 |
| EP0103813A3 (en) | 1987-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4873666A (en) | Message FIFO buffer controller | |
| EP1962181A1 (en) | Buffer control device and buffer memory | |
| JPH0423449B2 (ja) | ||
| JPS5952487A (ja) | 磁気バブル記憶素子の高速アクセス方法 | |
| JPS5846428A (ja) | 文章編集装置の停電保護用処理方式 | |
| US7904617B2 (en) | Indicating data buffer by last bit flag | |
| US5206942A (en) | Partially storing control circuit used in a memory unit | |
| US5179690A (en) | System for display emulation by intercepting and changing control data stored in one of multiple temporary registers to suitable display control data | |
| CN1987824A (zh) | 存储器控制电路及存储器控制方法 | |
| US3774165A (en) | Apparatus for processing the flow of digital data | |
| CN101882061B (zh) | 存储器控制方法和存储器控制装置 | |
| SE515737C2 (sv) | Anordning och förfarande avseende hantering av digitala signaler och en behandlingsanordning omfattande en dylik | |
| JP2000187983A (ja) | メモリ装置 | |
| EP0661648A2 (en) | Digital signal processing circuit | |
| KR100259073B1 (ko) | 플래쉬 메모리의 오류 처리 장치 | |
| JPH0320773B2 (ja) | ||
| SU881863A1 (ru) | Стековое запоминающее устройство | |
| JPS60237506A (ja) | フアイル制御方法 | |
| JP3305841B2 (ja) | プログラム制御装置 | |
| JPS6240525A (ja) | デ−タ転送バツフア方式 | |
| JP2002544619A (ja) | 専用ポインタメモリを使用するオブジェクト指向処理 | |
| JPS62266797A (ja) | 半導体不揮発性記憶装置 | |
| JPS588357A (ja) | 制御記憶装置 | |
| CN114205486A (zh) | 一种基于Scaler的视频文件实时缩放方法及视频处理器 | |
| JPS61250729A (ja) | シフタ回路 |