JPS588357A - 制御記憶装置 - Google Patents
制御記憶装置Info
- Publication number
- JPS588357A JPS588357A JP10581181A JP10581181A JPS588357A JP S588357 A JPS588357 A JP S588357A JP 10581181 A JP10581181 A JP 10581181A JP 10581181 A JP10581181 A JP 10581181A JP S588357 A JPS588357 A JP S588357A
- Authority
- JP
- Japan
- Prior art keywords
- segment
- address
- memory
- information
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
- G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
- G06F9/328—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address for runtime instruction patching
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
- G06F9/262—Arrangements for next microinstruction selection
- G06F9/268—Microinstruction selection not based on processing results, e.g. interrupt, patch, first cycle store, diagnostic programs
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はマイクロプログラム制御方式のデータ処理装置
に使用される制御記憶装置に関する。
に使用される制御記憶装置に関する。
マイクロブーログラム制御方式のデータ処理装置におい
ては、マイクロブ關グラムは読出し書込み可能なメモリ
（以下ＲＷＭと呼ぶ）Ｋ格納される場合と、続出し専用
メモリ（以下ＲＯＭと呼ぶ）に格納される場合とがある
。このようなマイクロプログラムを格納するメモリ装置
は一般に制御記憶装置と呼ばれる。制御記憶装置にＲＯ
Ｍを使用するかＲＷＭを使用するかは、それぞれの素子
の特質とデータ処理装置の用途などによって決められる
。ＲＯＭはデータの不揮発性とデータの変更の困難さを
本質的に持っておりＲＷＭＫ比べるとアクセス・タイム
が大きい。
ては、マイクロブ關グラムは読出し書込み可能なメモリ
（以下ＲＷＭと呼ぶ）Ｋ格納される場合と、続出し専用
メモリ（以下ＲＯＭと呼ぶ）に格納される場合とがある
。このようなマイクロプログラムを格納するメモリ装置
は一般に制御記憶装置と呼ばれる。制御記憶装置にＲＯ
Ｍを使用するかＲＷＭを使用するかは、それぞれの素子
の特質とデータ処理装置の用途などによって決められる
。ＲＯＭはデータの不揮発性とデータの変更の困難さを
本質的に持っておりＲＷＭＫ比べるとアクセス・タイム
が大きい。
一方、−ＲＷＭはデータの揮発性とデータの変更の容易
さかあり、そしてアクセス・タイムは小さい。ＲＯＭは
データの不揮発性の故に一般にマイクロプログラムの格
納手段として採用される場合が多いが、この場合にはマ
イクロプログラムの変更に当ってＲＯＭの簀き直しまた
はＲＯＭの交換が必要となり多くの時間と費用を要する
。このような問題はマイクロプログラム制御方式の大き
な特長の１つである処理の柔軟性を活かすのに大きな障
壁となる。
さかあり、そしてアクセス・タイムは小さい。ＲＯＭは
データの不揮発性の故に一般にマイクロプログラムの格
納手段として採用される場合が多いが、この場合にはマ
イクロプログラムの変更に当ってＲＯＭの簀き直しまた
はＲＯＭの交換が必要となり多くの時間と費用を要する
。このような問題はマイクロプログラム制御方式の大き
な特長の１つである処理の柔軟性を活かすのに大きな障
壁となる。
上記のような問題を解決するためにいくつかの手段が提
案されており、例えばＲＷＭにマイクロプログラムの変
更自答を記憶させ、ＲＯＭ中の変更されたワードがアク
セスされたことを検出する手段によりＲＯＭからの出力
の代りにＲＷＭからの出方に切換える方式などがある。
案されており、例えばＲＷＭにマイクロプログラムの変
更自答を記憶させ、ＲＯＭ中の変更されたワードがアク
セスされたことを検出する手段によりＲＯＭからの出力
の代りにＲＷＭからの出方に切換える方式などがある。
′しかしこのような方法によるとＲＯＭ内の任意のワー
ドを変更するためには変更可能ワード数に対してＲＷＭ
の容量が多量に必要であったりＲＯＭ内の変更ワードが
アクセスされたことを検出するためのハードウェアの規
模が大きくなる等のため経済的な装置によって多くのワ
ードの変更を可能とすることはできなかった。一方、マ
イクロプログラムの変更は１項目の変更に対して連続ま
たは近接した数ワードにも及ぶことがあり、従って数項
目のマイクロプログラムの変更を行なうだけでもその何
倍かのワードの変更が伴なう。
ドを変更するためには変更可能ワード数に対してＲＷＭ
の容量が多量に必要であったりＲＯＭ内の変更ワードが
アクセスされたことを検出するためのハードウェアの規
模が大きくなる等のため経済的な装置によって多くのワ
ードの変更を可能とすることはできなかった。一方、マ
イクロプログラムの変更は１項目の変更に対して連続ま
たは近接した数ワードにも及ぶことがあり、従って数項
目のマイクロプログラムの変更を行なうだけでもその何
倍かのワードの変更が伴なう。
本発明の目的は、簡単な構成で続出し専用メモリ内の任
意の部分の変更ができ、かつ多くのマイクロプログラム
の変更項目に容易に対処できる経済的なデータ処理装置
用の制御記憶装置を提供することにある。
意の部分の変更ができ、かつ多くのマイクロプログラム
の変更項目に容易に対処できる経済的なデータ処理装置
用の制御記憶装置を提供することにある。
前記目的を達成するために本発明による制御記憶装置は
読出し書込み可能なメモリにマイクロプログラムの変更
自答を記憶させ、続出し専用メモリでその内容を変更し
たアドレスにアクセスがなされたとき、前記読出し書込
み可能なメモリ内より変更情報を読出す制御記憶装置に
おいて、ページ・アドレス、ページ内セグメント・アド
レスおよびセグメント内ワード・アドレスとから成るア
ドレス情報によってアクセスされる読出し専用メモリと
、前記アドレス情報のうちのページ・アドレスおよびセ
グメント・アドレスとによってアクセスされて代替セグ
メント・アドレスを読出し書込みする第１のメモリド、
前記ページ・アドレスの一部から得られる代替セグメン
ト−グループ・アドレスおよび前記第１のメモリから読
出された代替セグメント・アドレスと前記セグメント内
ワード・アドレスとＫよってアクセスされて変更セグメ
ントの変更情報を読出し書込みをする第２のメモリと、
前記読出し専用メモリからの読出上情報と前記第２のメ
モリからの続出し情報とを選択的に切換えて出力する切
換回路とを含み、マイクロプログラムの変更を前記読出
し専用メモリ内のセグメント単位で行なうように構成し
である。
読出し書込み可能なメモリにマイクロプログラムの変更
自答を記憶させ、続出し専用メモリでその内容を変更し
たアドレスにアクセスがなされたとき、前記読出し書込
み可能なメモリ内より変更情報を読出す制御記憶装置に
おいて、ページ・アドレス、ページ内セグメント・アド
レスおよびセグメント内ワード・アドレスとから成るア
ドレス情報によってアクセスされる読出し専用メモリと
、前記アドレス情報のうちのページ・アドレスおよびセ
グメント・アドレスとによってアクセスされて代替セグ
メント・アドレスを読出し書込みする第１のメモリド、
前記ページ・アドレスの一部から得られる代替セグメン
ト−グループ・アドレスおよび前記第１のメモリから読
出された代替セグメント・アドレスと前記セグメント内
ワード・アドレスとＫよってアクセスされて変更セグメ
ントの変更情報を読出し書込みをする第２のメモリと、
前記読出し専用メモリからの読出上情報と前記第２のメ
モリからの続出し情報とを選択的に切換えて出力する切
換回路とを含み、マイクロプログラムの変更を前記読出
し専用メモリ内のセグメント単位で行なうように構成し
である。
前記構成によれば本発明の目的は完全に達成できる。
以下、図面を参照して本発明による制御記憶装置をさら
に詳しく説明する。第１図は本発明の実施例を示す回路
図である。図において、ＲＯＭは２１３ワードＸ１６ビ
ツトの読出し専用メモリ、ＲＷＭＩは２１０ワード×５
ビツトの読出し書込み可能な第１のメモリ、ＲＷＭ２は
２１０ワードＸ１６ビツトの読出し書込み可能な第２の
メモリである＝ＲＯＭはページ・アドレス情報の上位３
ビツトの入力ライン１００ 、下位２ビツトの入力ライ
ン１０１および４ビツトのページ内セグメント・アドレ
ス情報の入力ライン１０２および４ビツトのセグメント
内ワード・アドレス情報の入力ライン１０３によってア
クセスされ１６ビツトの出力情報をライン１０４に導く
。ＲＷＭｌはページ幸アドレス情報の入力ライン１００
〜１０１およびセグメント・アドレス情報の入力ライン
１０２によってアクセスされ、入力情報ライン２００に
よって与えられる代替セグメント・アドレスと１ビツト
のセグメント変更指示ビットを記憶し情報ライン２０１
に代替セグメント・アドレス情報を、また情報ライン２
０２にセグメント変更指示情報を出力する。ＲＷＭ２ｔ
ｉページ・アドレス情報の下位２ビツトの入力ライン１
０１とＲＷＭＩＫよって読出された代替セグメント−ア
ドレス情報の出力ライン２０１と前記セグメント内ワー
ド・アドレス情報の入力ライン１０３によってアクセス
され情報ライン３００によって与えられる１６ビツトの
変更セグメントの内容を記憶し、出力情報をライン３０
１に導く。出方ライン１０４と３０１を介してそれぞれ
導かれた出力は切換回路ＭＰＸに加えられ、別に導かれ
たセグメント変更指示情報ライン２０２０制御信号がオ
フであればＭＰＸの出力ライン４００へはＲＯＭの出刃
情報を出力し、ライン２０２の信号がオンの場合にはＲ
ＷＭ２の出力情報を出力する。
に詳しく説明する。第１図は本発明の実施例を示す回路
図である。図において、ＲＯＭは２１３ワードＸ１６ビ
ツトの読出し専用メモリ、ＲＷＭＩは２１０ワード×５
ビツトの読出し書込み可能な第１のメモリ、ＲＷＭ２は
２１０ワードＸ１６ビツトの読出し書込み可能な第２の
メモリである＝ＲＯＭはページ・アドレス情報の上位３
ビツトの入力ライン１００ 、下位２ビツトの入力ライ
ン１０１および４ビツトのページ内セグメント・アドレ
ス情報の入力ライン１０２および４ビツトのセグメント
内ワード・アドレス情報の入力ライン１０３によってア
クセスされ１６ビツトの出力情報をライン１０４に導く
。ＲＷＭｌはページ幸アドレス情報の入力ライン１００
〜１０１およびセグメント・アドレス情報の入力ライン
１０２によってアクセスされ、入力情報ライン２００に
よって与えられる代替セグメント・アドレスと１ビツト
のセグメント変更指示ビットを記憶し情報ライン２０１
に代替セグメント・アドレス情報を、また情報ライン２
０２にセグメント変更指示情報を出力する。ＲＷＭ２ｔ
ｉページ・アドレス情報の下位２ビツトの入力ライン１
０１とＲＷＭＩＫよって読出された代替セグメント−ア
ドレス情報の出力ライン２０１と前記セグメント内ワー
ド・アドレス情報の入力ライン１０３によってアクセス
され情報ライン３００によって与えられる１６ビツトの
変更セグメントの内容を記憶し、出力情報をライン３０
１に導く。出方ライン１０４と３０１を介してそれぞれ
導かれた出力は切換回路ＭＰＸに加えられ、別に導かれ
たセグメント変更指示情報ライン２０２０制御信号がオ
フであればＭＰＸの出力ライン４００へはＲＯＭの出刃
情報を出力し、ライン２０２の信号がオンの場合にはＲ
ＷＭ２の出力情報を出力する。
ＲＷＭｌはＲＯＭｏ７ドレス情報１ｏｏ−１０２を介し
てのみアクセスされることから明らかなようＫＲＯＭ内
のセグメント−数に等しいワード数を持っている。ＲＷ
Ｍｌの全ワードのセグメント変更指示ビットは初期設定
時にはマイクロプログラムに変更の必要がないものとし
て″０”に設定され、代替セグメント・アドレスは通常
全ビットが″Ｏ”に設定される。このセグメント変更指
示ビットの＠１”と代替セグメント・アドレスはマイク
ロプログラムに変更の必要が生じた時には、ＲＯＭ内の
変更セグメン）Ｋ対応するＲＷＭｌ内のワードに変更セ
グメントの内容を格納するＲＷＭ２をアクセスするため
情報ライン２００を通してＲＷＭｌに書込まれる。
てのみアクセスされることから明らかなようＫＲＯＭ内
のセグメント−数に等しいワード数を持っている。ＲＷ
Ｍｌの全ワードのセグメント変更指示ビットは初期設定
時にはマイクロプログラムに変更の必要がないものとし
て″０”に設定され、代替セグメント・アドレスは通常
全ビットが″Ｏ”に設定される。このセグメント変更指
示ビットの＠１”と代替セグメント・アドレスはマイク
ロプログラムに変更の必要が生じた時には、ＲＯＭ内の
変更セグメン）Ｋ対応するＲＷＭｌ内のワードに変更セ
グメントの内容を格納するＲＷＭ２をアクセスするため
情報ライン２００を通してＲＷＭｌに書込まれる。
ＲＷＭｌ内の変更セグメントを格納するセグメントは、
変史後のセグメントの内容が情報ライン３００を通して
書込まれる。なお、変更セグメント格納用セグメントの
選択はＲＷＭ Ｚ内の未使用セグメントを使用すること
によって任意に選べるようになっている。
変史後のセグメントの内容が情報ライン３００を通して
書込まれる。なお、変更セグメント格納用セグメントの
選択はＲＷＭ Ｚ内の未使用セグメントを使用すること
によって任意に選べるようになっている。
次に、本制御記憶装置における続出し動作について説明
する。まずマイクロプログラムの変更のない場合を説明
する。アドレス情報の入力ライン】００〜１０３によっ
てアクセスされたＲＯＭからの読出し情報は情報ライン
１０４を通じて、ＭＰＸの一方に入力される。一方、Ｒ
ＷＭｌはアドレス情報ライン１００〜１０２によってア
クセスされるが、セグメント変更指示ビットは常に”０
″であるからＭＰＸはＲＯＭの読出し情報を読出し情報
ライン４００へ出力する。
する。まずマイクロプログラムの変更のない場合を説明
する。アドレス情報の入力ライン】００〜１０３によっ
てアクセスされたＲＯＭからの読出し情報は情報ライン
１０４を通じて、ＭＰＸの一方に入力される。一方、Ｒ
ＷＭｌはアドレス情報ライン１００〜１０２によってア
クセスされるが、セグメント変更指示ビットは常に”０
″であるからＭＰＸはＲＯＭの読出し情報を読出し情報
ライン４００へ出力する。
次にマイクロプログラムに変更がある場合について説明
する。この場合においても、ＲＯＭ内の変更されていな
いセグメントがアクセスされ念ときには、前述のマイク
ロプログラムの変更のない場合の読出し動作と同様にＲ
ＯＭ内のマイクロプログラムが続出される。
する。この場合においても、ＲＯＭ内の変更されていな
いセグメントがアクセスされ念ときには、前述のマイク
ロプログラムの変更のない場合の読出し動作と同様にＲ
ＯＭ内のマイクロプログラムが続出される。
一方、ＲＯＭ内の変更セグメントがアクセスされたとき
は変更セグメントに該当するＲＷＭ ｌ内のワードに記
憶されたセグメント変更指示情報および代替セグメント
・デドレスが読出され情報ライン２０２はオンになる。
は変更セグメントに該当するＲＷＭ ｌ内のワードに記
憶されたセグメント変更指示情報および代替セグメント
・デドレスが読出され情報ライン２０２はオンになる。
ＲＷＭ２はページアドレス情報の下位２ビツトおよび代
替セグメント・アドレスおよびセグメント内ワード・ア
ドレス情報とによってアクセスされ、記憶り、ている変
更セグメントの内容をライン３０１に出力する。この時
、セグメント変更情報ライン２０２は前述のようにオン
であるから、読出し情報ライン４００へはＲＷＭ２の出
力情報が導かねる。このようにマイクロプログラムの変
更のない場合、および変更があっても変更セグメントが
アクセスさｊない場合はＲＯＭの出力情報を読出し、変
更セグメントがアクセスされた場合はＲＯＭの出力情報
の代りにＲＷＭ２の出力情報が出力として読出される。
替セグメント・アドレスおよびセグメント内ワード・ア
ドレス情報とによってアクセスされ、記憶り、ている変
更セグメントの内容をライン３０１に出力する。この時
、セグメント変更情報ライン２０２は前述のようにオン
であるから、読出し情報ライン４００へはＲＷＭ２の出
力情報が導かねる。このようにマイクロプログラムの変
更のない場合、および変更があっても変更セグメントが
アクセスさｊない場合はＲＯＭの出力情報を読出し、変
更セグメントがアクセスされた場合はＲＯＭの出力情報
の代りにＲＷＭ２の出力情報が出力として読出される。
本実施例ではページ・アドレス情報の下位２ビツトはＲ
ＷＭ ２のアドレス情報としても入力されているが、こ
れはＲＷＭＲ内に置かれる代替セグメントのグループを
決定する代替セグメント・グループ・アドレスとなって
いる。
ＷＭ ２のアドレス情報としても入力されているが、こ
れはＲＷＭＲ内に置かれる代替セグメントのグループを
決定する代替セグメント・グループ・アドレスとなって
いる。
このことはＲＯＭ内の変更セグメントに対応するＲＷＭ
ｌ内の代替セグメントの選択に制約ヲ加えることになる
が、ＲＯＭ内のマイクロプロダラムにはその性質により
変更の必要性の生じる度合の差があるのでページ・アド
レス情報の一部を利用して代替セグメント・グループ・
アドレスとして入力することにより実効的にＲ，ＷＭｌ
の容量を増した場合とほぼ等価の効果を発揮させること
ができる。
ｌ内の代替セグメントの選択に制約ヲ加えることになる
が、ＲＯＭ内のマイクロプロダラムにはその性質により
変更の必要性の生じる度合の差があるのでページ・アド
レス情報の一部を利用して代替セグメント・グループ・
アドレスとして入力することにより実効的にＲ，ＷＭｌ
の容量を増した場合とほぼ等価の効果を発揮させること
ができる。
なお、この例はベーク・アドレス情報の下位２ビツトを
利用した場合を示したが他のビットを利用しても同様に
本発明の目的を連数することができる。
利用した場合を示したが他のビットを利用しても同様に
本発明の目的を連数することができる。
以上詳しく説明したように本発明によればマイクロプロ
グラムの変更をセグメント単位で扱うことができハード
ウェアの簡単な構成で実質的に多くのマイクロブ四グラ
ムの変更に対処し得る。
グラムの変更をセグメント単位で扱うことができハード
ウェアの簡単な構成で実質的に多くのマイクロブ四グラ
ムの変更に対処し得る。
第１図は本発明による制御記憶装置の実施例を示す構成
図である。 □ ＲＯＭ・−・読出し専用メモリ ＲＷＭＩ・・・第１の読出し書込み可能なメモリＲＷＭ
２・・・第２の読出し書込み可能なメモリＭＰＸ・・・
切換回路 １００・・・ページ骨アドレス情報ラインの上位３ビツ
ト １０１・・・ページ・アドレス情報ラインの下位２ビツ
ト １０２・・・ページ内セグメント・アドレス情報ライン １０３・・・セグメント内ワード・アドレス情報ライン １０４・・・ＲＯＭの出力情報ライン ２００・・・ＲＷＭｓの入力情報ライン２０１・・・代
替セグメント・アドレス情報ライン２０２・・・セグメ
ント変更指示情報ライン３００・・・ＲＷＭ２の入力情
報ライン３０１・・・ＲＷＭ２の出力情報ライン４００
・・・装置の出力情報ライン 特許出願人 日本電気株式会社 代理人 弁理士 井 ノ ロ 壽
図である。 □ ＲＯＭ・−・読出し専用メモリ ＲＷＭＩ・・・第１の読出し書込み可能なメモリＲＷＭ
２・・・第２の読出し書込み可能なメモリＭＰＸ・・・
切換回路 １００・・・ページ骨アドレス情報ラインの上位３ビツ
ト １０１・・・ページ・アドレス情報ラインの下位２ビツ
ト １０２・・・ページ内セグメント・アドレス情報ライン １０３・・・セグメント内ワード・アドレス情報ライン １０４・・・ＲＯＭの出力情報ライン ２００・・・ＲＷＭｓの入力情報ライン２０１・・・代
替セグメント・アドレス情報ライン２０２・・・セグメ
ント変更指示情報ライン３００・・・ＲＷＭ２の入力情
報ライン３０１・・・ＲＷＭ２の出力情報ライン４００
・・・装置の出力情報ライン 特許出願人 日本電気株式会社 代理人 弁理士 井 ノ ロ 壽
Claims (1)
- 読出し書込み可能なメ毫りにマイクロプログ７ラムの変
更内容を記憶させ、読出し専用メモリでその内容を変更
したアドレスにアクセスがなされたとき、前記続出し書
込み可能なメモリ内より変更情報を読出す制御記憶装置
において、ページ・アドレス、ページ内セグメント・ア
ドレスおよびセグメント内ワード働アドレスとから成る
アドレス情報によってアクセスされる読出し専用メモリ
と、前記アドレス情報のうちのページ・アドレスおよび
セグメントφアドレスとによってアクセスされて代替セ
グメント・アドレスを読出し書込みする第１のメモリと
、前記ページのアドレスの一部から得られる代替セグメ
ント−グループ・アドルスおよび前記第１のメモリから
続出された代替セグメント・アドレスと前記セグメント
内ワードリアドレスとによってアクセスされて変更セグ
メントの変更情報を読出し書込みをする第２のメモリと
、前記読出し専用メモリからの読出し情報と前記第２の
メモリからの読出し情報とを選択的に切換えて出力する
切換回路とを含み、マイクロプログラムの変更を前記読
出し専用メモリ内のセグメント単位で行なうことを特徴
とする制御記憶装置０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10581181A JPS588357A (ja) | 1981-07-07 | 1981-07-07 | 制御記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10581181A JPS588357A (ja) | 1981-07-07 | 1981-07-07 | 制御記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS588357A true JPS588357A (ja) | 1983-01-18 |
Family
ID=14417477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10581181A Pending JPS588357A (ja) | 1981-07-07 | 1981-07-07 | 制御記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS588357A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5559247A (en) * | 1994-04-26 | 1996-09-24 | Mitsui Toatsu Chemicals, Inc. | Carboxylate and heat-sensitive recording material using same |
| WO2012036144A1 (ja) | 2010-09-17 | 2012-03-22 | 山本化成株式会社 | 感熱発色性組成物及び該組成物を用いてなる感熱記録材料 |
-
1981
- 1981-07-07 JP JP10581181A patent/JPS588357A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5559247A (en) * | 1994-04-26 | 1996-09-24 | Mitsui Toatsu Chemicals, Inc. | Carboxylate and heat-sensitive recording material using same |
| WO2012036144A1 (ja) | 2010-09-17 | 2012-03-22 | 山本化成株式会社 | 感熱発色性組成物及び該組成物を用いてなる感熱記録材料 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4375678A (en) | Redundant memory arrangement providing simultaneous access | |
| US4339804A (en) | Memory system wherein individual bits may be updated | |
| US4145745A (en) | Address conversion device for secondary memories | |
| US4611310A (en) | Method and system for rearranging data records in accordance with keyfield values | |
| JPH06105429B2 (ja) | マイクロプログラム制御装置 | |
| US4070703A (en) | Control store organization in a microprogrammed data processing system | |
| US4805092A (en) | Electronic circuit for extending the addressing capacity of a processor | |
| US5019969A (en) | Computer system for directly transferring vactor elements from register to register using a single instruction | |
| US3737871A (en) | Stack register renamer | |
| JPS588357A (ja) | 制御記憶装置 | |
| JPS58115673A (ja) | 記憶情報制御方式及び装置 | |
| ES433887A1 (es) | Un dispositivo de rastreo para un sistema de proceso de da- tos. | |
| JPS6049334B2 (ja) | 制御記憶装置 | |
| JPH061445B2 (ja) | マイクロコンピュータにおけるチェックサム回路 | |
| JPS6227414B2 (ja) | ||
| JP2906449B2 (ja) | ビットマップディスプレイ制御装置 | |
| JP2527814B2 (ja) | 命令処理システム | |
| JPS58111171A (ja) | メモリアクセス方式 | |
| SU798834A1 (ru) | Устройство дл управлени резерви-РОВАНиЕМ иНфОРМАции B ВычиСлиТЕль-НыХ КОМплЕКСАХ | |
| SU864336A1 (ru) | Логическое запоминающее устройство | |
| JPH0550078B2 (ja) | ||
| JPH04171549A (ja) | メモリシステムの高速読出し方法 | |
| JPH0778730B2 (ja) | 情報処理装置 | |
| JPS6168636A (ja) | デ−タ処理装置 | |
| JPH09259069A (ja) | アドレス変換装置 |