JPH0423449B2 - - Google Patents

Description

【発明の詳細な説明】

この発明は計数示度が不揮発性データメモリの
電気的プログラム書換え（リプログラミング）に
よつて記憶される電子計数回路において計数示度
を不揮発性メモリに記憶させる方法とそれを実施
する装置に関する。 カウンタ計測が行われる分野特に自動車の分野
では例えば走行キロ数の計数に機械的の計数機構
が使われているがこの場合計数示度の保持又は読
み取りには問題はない。電気的にプログラム書換
えが可能の不揮発性メモリ（EEPROM）の開発
に伴つて公知のRAMの場合と同様に記憶された
情報を変更すると共にこの変更された情報を公知
のROMと同様に動作電圧なしに記憶保持するこ
とが可能となつた。従つてEEPROMは両方のメ
モリ様式のポジテイブの特性を併せ持ち、それに
よつて変化するデータを動作電圧の遮断後も確保
しなければならない総ての場合に採用することが
できる。特に電子計数回路の計数示度の記憶保持
に適している。 しかしEEPROMはプログラム書換えに比較的
長い時間が必要でありこの時間は市販の
EEPROMの場合１ｍｓから1sの間である。この
特性は動作電圧が例えば故障によつて停止したと
き等には確実なデータ保持に対して妨害となる。
それはプログラム書換え時間中記録された情報は
不確かなものであることに基く。プログラム書換
え中動作電圧が例えば故障によつて遮断されると
選出されたメモリ個所で古い情報と新らしい情報
が共に失われることがある。 この危険性はEPROMをそれに必要な制御回路
の外電池又はメモリコンデンサから給電される特
別の回路をもつて動作させ、不揮発性メモリを外
部から供給される電圧にほとんど無関係であるよ
うにすることによつて減小させることができる。
しかしこれによつてもデータの確度保持の可能性
に対する危険が残り、特に給電電圧の短時間の停
止が数回も引続いて起るとこの危険が一層大きく
なるだけではなく外部駆動電圧が遮断された後プ
ラグラミング過程の終了を可能にする特別の給電
回路を必要とするようになる。 この発明の目的はこのような欠点を除去して電
子計数回路の計数示度を不揮発性メモリに記憶さ
せる方法として動作電圧が停止しても計数示度を
確実に記憶しそれに対して補助の回路を必要とし
ないものを提案することである。 この目的は冒頭に挙げた方法において古い計数
データを消去する前に新しい計数データをデータ
メモリに書き込み、データメモリのプログラム書
換えに対して必要な個々のステツプの間において
不揮発性制御メモリのメモリセルに対して書き込
みあるいは消去を実施し、それらの論理状態から
中断されたプログラム書換え過程を終了させる制
御情報が引き出されるようにすることによつて達
成される。 計数示度が不揮発性に記録されているデータメ
モリの情報の変更は古い計数情報を消去する前に
まず新しい計数情報を書込むことによつて実施さ
れるから新しい計数示度の書込み中に動作電圧が
停止されたとき少くとも正しい計数情報は保存さ
れる。 プログラム書換え（新しい情報の書込みと古い
情報の消去）の各ステツプの間で計数状態を変更
するとき同時に制御メモリがプログラムされ消去
されるからメモリ過程が乱された後データメモリ
に見出される多くの情報に発生する不確実性は避
けることができる。プログラム書換え過程が中断
されたとき動作電圧の回復後制御メモリの一つ又
はいくつかのセルの論理状態から例えば一つのデ
コーダ回路を使用してデータメモリのどのアドレ
ス区域が有効な情報を含んでいるかあるいはどの
ようにして有効な情報がまだ消去されていない古
い情報から再構成されどのようにして中断された
プログラム書換え過程を後から終了させることが
できるかを決定することができる。従つてデータ
メモリのプログラム書換えは情報の損失を伴うこ
となく任意の状態で中断することができる。 中断されたプログラム書換え過程を終了させる
制御情報をデータメモリに記憶されているデータ
の論理的又は算術的操作によつて得ることもこの
発明の枠内にある。 計数速度を高めるためにはプログラム書換え過
程を計数示度のｎ回目の変更毎に実施することが
有利である。 この発明の方法を実施する装置の一例としては
一つのカウンタ回路を設けてこれを逐次制御回路
を通して少くとも一つの電気的に書換え可能の不
揮発性データメモリに結合し、逐次制御回路に結
合された一つの不揮発性制御メモリを設け、その
メモリセルをデータメモリのプログラム書換え過
程に必要な各ステツプに関係して書込み又は消去
が可能であるようにする。データメモリには少く
とも二つのアドレス区域を設け、それに計数示度
データを交互に書き込むようにすると有利であ
る。 制御メモリの第一メモリセルの論理状態からデ
ータメモリのどのアドレス区域に有効な計数示度
が記憶されているかを導き出し、制御メモリの第
二メモリセルの論理状態からデータメモリの第一
アドレス区域に対する書込み過程が中断されたか
どうかを導き出すようにすること、制御メモリに
更に別のメモリセルを設けその論理状態からデー
タメモリの第一のアドレス区域に対する書込み過
程が中断されたかを導き出すようにすること、制
御メモリに一つの消去メモリセルを設けその論理
状態から書込み過程の終了後消去過程が中断され
たかを導き出すようにすることもこの発明の枠内
にある。 必要な構成デバイスの数を少くするためには電
気的にプログラム書換え可能の不揮発性メモリを
設け、そのメモリセルをデータメモリ用の区域と
制御メモリ用の区域とに分割することが効果的で
ある。 給電電圧が停止したときいつでもそのとき処理
されているデータの変更が可能であるからプログ
ラミング過程の停止は逐次制御回路に停止信号を
供給する電圧センサを通して行なわせると有利で
ある。電圧センサは動作電圧が回復したときにも
総ての必要な操作の開始信号を供給することがで
きる。 冒頭に挙げた方法においてプログラム書換えと
計数示度の読み出しのためにデータメモリに設け
た四つのアドレス区域を一定の順序でアドレス
し、データメモリのプログラム書換えに際して新
しい計数操作による計数示度をその前の計数操作
による計数示度のアドレス区域に続くアドレス区
域に入れ、続いて二つ前の計数操作による計数状
態を記憶するアドレス区域を消去することによつ
てもこの発明の目的を達成することができる。 プログラム書換え過程の中断に際して二つのセ
ツトされたアドレス区域が存在するとき規定順序
において後で読み出される計数示度を計数回路に
入れ、三つのセツトされたアドレス区域が存在す
るときは固定順序において中央にあるアドレス区
域に入れられている“１”だけ引き上げられた計
数示度を計数回路に入れることもこの発明の枠内
にある。 この発明の方法を実施する装置としては、逐次
制御回路を介して少くとも四つのアドレス区域を
持ち、電気的に書換え可能の不揮発性データメモ
リに結合された計数回路と逐次制御回路およびデ
ータメモリに結合された計測ロジツクを備えて、
データメモリが記憶するデータの論理的又は算術
的操作により中断されたプログラム書換え過程を
終了させる制御情報を供給するようにしたものが
有利である。 データ処理に関する文献（例えばA.Osborne著
「マイクロコンピユータ技術入門」1977、
Mu¨nchen）では特別に設けられたレジスタの論
理状態を通してプログラムの経過をマークし又は
それに影響を及ぼすことを“フラツグ”のセツト
又は逆セツトと呼んでいる。この発明の方法にお
いてデータメモリのプログラム書換えに際して制
御メモリ内でセツト又は逆セツトされるフラツグ
レジスタは不揮発性である。従つて制御メモリの
メモリセルを以後フラツグレジスタ又は単にフラ
ツグと呼ぶことにする。 図面についてこの発明を更に詳細に説明する。
第１図と第２図はこの発明の方法を実施する装置
の実施例のブロツク接続図である。 第１図に示されている計数回路１０は例えば市
販のカウンタであつてその入力端１１に導かれる
個々の事象の数を集計する。その計数示度は出力
端１２から必要に応じて適当なコーテイング回路
を通して表示装置に導かれ表示される。計数回路
１０の計数示度は又その出力端１２から逐次制御
回路１３を通してデータメモリ１５に導かれる。
計数情報を受け取るデータメモリ１５は市販の電
気的にプログラムの書込み・消去が可能のROM
（EEPROM）であつてプログラミング過程をコ
ントロールするための制御入力端を備えている。
このメモリには二つのアドレス区域ａとｂがあり
計数回路１０の最後のコード化された計数示度の
書込みとその前に書き込まれた計数示度の消去が
これらの区域内で交互に行われる。逐次制御回路
１３を通して信号を受ける制御メモリ１６にも市
販のEEPROMを使用することができる。制御メ
モリ１６をデータメモリ１５の特別なアドレス区
域ｆに対応させることも可能である。制御メモリ
１６の各フラツグに対して少くとも一つのメモリ
セル従つて一つのデータビツトが必要である。 逐次制御回路１３に信号を与えるセンサ回路１
４は給電電圧の停止を検知し適当な停止信号を逐
次制御回路１３に与える。センサ回路１４は給電
電圧に尖端部（スパイク）が発生したとき停止信
号を与えるように構成することも可能である。こ
の発明の装置を投入する際にはセンサ回路１４は
制御メモリ１６に対する問合せのためのスタート
信号を与える。この回路はマイクロコンピユータ
に使用されているリセツト回路として構成するこ
とができる。 逐次制御回路１３はその入力端に導かれる計数
回路１０、センサ回路１４および制御メモリ１６
からの信号からプログラミング過程の制御に必要
な出力信号を作り出す。制御ユニツト１３は例え
ば公知のプログラミング可能の論理回路として構
成することができる。ソフトウエアの見地からは
逐次制御回路１３の機能を市販のマイクロプロセ
ツサによつて実現することも可能である。 適当なマイクロプロセツサを使用するとこの発
明による装置全体を一つのマイクロプロセツサと
一つの電気的にプログラム書換え可能の不揮発性
メモリで構成することができる。しかし必要とす
る回路部分を一つ又は複数の用途に適合した回路
として集積することも可能である。 データメモリ１５のプログラミング過程を表１
に示す。表１にはこの発明の計数装置に使用され
ているデータメモリ１５のプログラム書換え過程
においてデータメモリ１５の状態が制御メモリ１
６の四つのフラツグレジスタ（Flag1、Flag2、
Flag3、Flag4）即ち不揮発性フラツグ・メモリ
セルによつて表わされている。表に選ばれている
特定のケースではFlag1が有効アドレスの標識に
使用されている。Flag1のデータビツトが“０”
（“low”）であるとそのときの計数示度はデータ
メモリ１５のアドレス区域ａに記憶され、Flag1
のデータビツトが“１”であるとそのときの計数
示度はデータメモリ１５のアドレス区域ｂに記憶
される。 アドレス区域ｂに書き込まれた状態を表わすに
はFlag2が使用され、Flag3はアドレス区域ａに
書き込まれた状態を表わすのに使用される。デー
タメモリ１５のアドレス区域ｂにおいて書込み過
程が開始され実行されるとFlag2は“１”とな
る。Flag2が“０”になるとアドレス区域ｂの書
込みが終つたことを示す。Flag3とアドレス区域
ａの対応も同様である。 アドレス区域ａ又はｂにおいての消去過程の標
識にはFlag4が使用され、アドレス区域ａ又はｂ
で消去過程が行われているときFlag4は“１”で
ありその他の場合には“０”である。 プログラム書換え過程のステツプ１乃至７は表
１の第一欄に配列してある。 アドレス区域ａとｂには計数回路１０の計数示
度に関する新旧の情報が交互に書き込まれてい
る。動作電圧が中断されることのない正規の過程
においては計数示度の変化が終る毎に正しい値が
Flag1によつて決定されるデータメモリ１５のア
ドレス区域ａ又はｂから読み出される。制御メモ
リ１６のフラツグ状態0000（Flag1＝０、Flag2＝
０、Flag3＝０、Flag4＝０）はそのときの計数
示度がアドレス区域ａに記憶され、アドレス区域
ｂは消去されていることを表わしている。この発
明の装置は計数準備完了状態（ステツプ１）にあ
り到着する計数パルスは誤差なく処理される。し
かし制御メモリ１６からの読出し中フラツグレジ
スタFlag2、Flag3、Flag4の中の一つがセツトさ
れていて論理状態“１”にあるとプログラミング
過程は終りまで正規に遂行されないことが知らさ
れる。 アドレス区域ｂに対する書込みが要求されるス
テツプ２あるいは新しい計数状態をアドレス区域
ｂに記憶するステツプ３において制御メモリ１６
のフラツグ状態0100は動作電圧遮断後の計数回路
の再投入の後にアドレス区域ｂにおける書込み過
程がアドレス区域ａの場合のフラツグ状態1010に
対応して中断されたことを意味している。このフ
ラツグ状態（0100）においては逐次制御回路１３
は場合によつて制御メモリ１６の出力端と逐次制
御回路１３の入力端の間に接続されたフラツグコ
ーテイング回路（この回路はフラツグレジスタの
論理状態からプログラミング過程の経過の制御に
必要な信号を作り出すものである）によつて制御
されたアドレス区域ｂに存在する計数示度の代り
にアドレス区域ａから猶消去されていない古い計
数示度を読み出す。この古い計数示度によつて例
えば予備の選択カウンタとして構成された計数回
路１０がデータメモリ１５を通してセツトされ
る。逐次制御回路１３を通して計数パルスが加え
られると計数回路１０は正しい計数状態に置かれ
る。プログラミング過程はこれによつて動作電圧
の回復後表１に従つて繰り返され正しい結果をも
つて終了する。 ステツプ４（アドレス区域ｂの書き込み終了確
認、Flag4のセツト）とステツプ4a（アドレス区
域の交換、Flag1の変更）に対応して一つの書き
込みフラツグ（Flag2又はFlag3）と消去フラツ
グ（Flag4）が同時にセツトされたものとして記
録されるとそのときの計数情報のアドレス区域は
Flag1が既に切り換えられたかどうかが分つてい
ないのでFlag1から取り出すことができない。該
当するアドレス区域はFlag2又はFlag3の状態に
よつて示されるからいずれの場合にもフラツグデ
コーダはデータメモリ１５のアドレス区域ｂ又は
ａに新しい計数状態が正しく書き込まれ、一方プ
ログラミング過程は正規の経過で終りに達しない
ことを識別する。動作電圧が回復したとき消去フ
ラツグ（Flag4）だけがセツトされている場合に
も同様なことが行われる。実行されなかつたステ
ツプはそれが識別された後逐次制御回路を通して
追加される。 ステツプ５（アドレス区域ａの消去要求、
Flag2のリセツト）、（ステツプ６（アドレス区域
ａの古い情報の消去）およびステツプ７（消去終
了確認、Flag4のリセツト）に対する制御メモリ
１６のフラツグ状態も表１から知ることができ
る。表１の下半分にはアドレス区域ｂからアドレ
ス区域ａへのプログラム書換えのためのデータメ
モリ１５のプログラミングの経過が列記されてい
る。 プログラミング過程の途中のどのステツプにお
いて給電電圧の停止によりプログラミング過程が
中断されたかには無関係にこの発明の方法におい
ては動作電圧の回復に伴つて正しい計数状態が計
数回路１０に対して求められる。生じ得る唯一の
誤差は一つの計数パルスが到着してから一つの書
込みフラツグ（Flag2、Flag3）のセツトに至る
までの間の無効時間であるがこの誤差は一つ以上
の計数パルスに関係することはない。 上記のように４フラツグを使用する場合第１図
に破線で示され出力端が逐次制御回路１３に結ば
れている計測ロジツク１８は必要でなくなる。し
かしこの発明の別の実施例においては例えば有効
なアドレス情報をFlag1からとる代りにデータメ
モリ１５に含まれている情報から計測ロジツクを
使用して取り戻すことができる。この場合読み出
しに際しては両アドレス区域ａ、ｂから情報が引
き出される。両アドレス区域ａ、ｂの内容に対す
る論理操作により例えばアドレス区域ａ、ｂの一
方の内容が０に等しいか等しくないか、又一方の
アドレス区域の内容が他方のアドレス区域の内容
より大きいかどうかを決定することができる。有
効なアドレス区域は例えばその内容が０より大き
いものであるか（他のアドレス区域は既に消去さ
れている）あるいは有効なアドレス区域の内容が
他のアドレス区域の内容（古い計数示度）より大
きいものとして判定される。例外的には計数の行
き過ぎが起るとき正しい読み出し値をもつて誤差
を生ずることがある。 データメモリ１５を制御メモリ１６と交互にプ
ログラム書換えを行なうことは最小のメモリ過程
に比べて全体のプログラム書換え時間を長くす
る。計数速度が重視される場合にはプログラム書
換え操作を計数状態のｎ回目の変化毎に実施する
ことによつてこの欠点を小さくすることができ
る。例えば10番目又は100番目の計数パルス毎に
プログラミング過程をフラツグのセツトをもつて
開始させるとその間に生ずるパルスは例えば個々
にデータメモリ１５の別々のアドレス区域ｅに記
録することができる。読み出しの際は両方の部分
メモリａとｅ又はｂとｅの和として正しい計数状
態が与えられる。このようにして平均プログラミ
ング時間が短縮される外データメモリ１５の個々
のメモリセルのプログラミングの頻度が低下す
る。これによつて同時に現在市販されている
EEPROMに許されるプログラミング過程の回数
が限定されているという問題が軽減される。 ９個の計数パルス毎に一つの別のビツトを固定
メモリアドレス（アドレス区域ｅ）に書き込むと
いう形式でｎコード中の特定“１”を記憶させる
と有利である。一例を挙げれば次の通りである。 計数示度Ｚ：この発明による記憶とフラツグのセ
ツト 計数示度Ｚ＋１：個別記憶 000 000 001 計数示度Ｚ＋２：個別記憶 000 000 011 計数示度Ｚ＋３：個別記憶 000 000 111 この方法では個々のパルスの間で消去がないの
で情報の誤りを生ずることはない。正しい計数示
度は常に“１”を数えその値をアドレス区域ａ又
はｂの状態に加え合せることによつて得られる。
個別記憶に基く記憶場所の必要数を考えてｎは10
と100の間に選ぶのが有利である。 プログラム書換え過程の中断又は故障に際して
この発明による計数装置においてはその再起動の
後不揮発性の制御メモリが使用されるから制御メ
モリ１６の一つ又は複数のセルの論理状態からデ
ータメモリ１５のどのアドレス区域が有効な情報
を含んでいるかあるいはどのようにして有効な情
報がまだ消去されていない古い情報から得られる
か、どのようにして中断されたプログラミング過
程を後から終了に導くことができるかを再構成す
ることができる。これによつてデータメモリのプ
ログラミングは情報の損失なしに任意の時点で中
断し、後の時点で終了させることができる。 第２図にこの発明の目的の達成に適した別の実
施例のブロツク接続図を示す。対応部分は第１図
と同じ番号がつけてある。この実施例による電子
カウンタ回路の計数状態の不揮発性記憶方法では
特定のフラツグ・レジスタのセツト又はリセツト
は行われない。 必要な制御装置の総ては計測ロジツク１８を通
して逐次制御ユニツト１３に結ばれこの制御ユニ
ツトから信号を受けるデータメモリ１５だけから
引出すことができる。データメモリ１５には計数
データが多量即ち高い冗長度をもつて記憶されて
いる。 計数データを受け入れるためこの実施例では四
つの等価のアドレス区域ａ、ｂ、ｃ、ｄが
EEPROMとして構成されたデータメモリ１５内
に必要でありこれらの区域を一定の順序例えばサ
イクリツクに上昇する形で通過する。この形式は
計数示度を変化させる際のプログラミングに際し
ても又メモリ１５から読み出す際にも同じであ
る。メモリ１５のプログラミングに際しては基本
的新しい計数情報（例えば計数示度Ｚ＋１）が規
定順序において次のアドレス区域に古い計数示度
（Ｚ）の一つ前の計数示度（Ｚ−１）が消去され
る前に入れられる。従つて基本的には少くとも二
つのアドレス区域が一つの情報を含むことにな
る。 四つのアドレス区域ａ、ｂ、ｃ、ｄのデータ内
容をもつて計数示度Ｚから計数示度Ｚ＋５までの
サイクリツク・プログラミング過程と個々のステ
ツプを表２に示す。 計数示度Ｚにおいてこの発明による装置が計数
準備完了状態にある（ステツプ１、スタンバイ）。
アドレス区域ａには古い計数示度Ｚ−１が記憶さ
れ、アドレス区域ｂには実際（有効）の計数示度
Ｚ＋１が記憶されている。アドレス区域ｃとｄは
消去されている。ここで到着した計数パルス（計
数示度Ｚ＋１）によりまず新しい計数示度がアド
レス区域ｃに入れられ（第二ステツプ）そこに記
憶される（第三ステツプ）。第四ステツプでアド
レス区域ａの古い計数示度が消去され、第五ステ
ツプでアドレス区域ａが消去され新しい計数示度
が有効なものとして受け入れられる。続く計数示
度Ｚ＋２、Ｚ＋３、Ｚ＋４およびＺ＋５のアドレ
ス区域ａ、ｂ、ｃ、ｄ（これらはサイクリツクに
上昇する順序で入れられる）への受け入れ情況は
表２の続く部分に記入されている。 記憶過程が正規に終了したとき四つのアドレス
区域ａ、ｂ、ｃ、ｄの中二つがセツトされてい
る。この二つのアドレス区域の中所定順序におい
て上方のもの即ち例えばサイクリツク読み出しに
際して後で読み出される区域は有効な計数示度を
含みその前のアドレス区域は１だけ低いデータ値
を含む。例えば動作電圧の停止によるメモリ過程
の中断後はアドレス区域ａ、ｂ、ｃ、ｄ中の三つ
が０と異る一つの情報を含んでいる。この場合有
効情報（有効計数示度）は計数回路の再接続後次
のようにして求められる：セツトされていないア
ドレス区域の後の第二のセツトされたアドレス区
域即ち規定順序おいて三つのセツトされたアドレ
ス区域の中央のものは常に一つの乱されてはいな
いが計数パルスが一つだけ少ない計数情報を含
む。この値を計数回路１０に入れ、欠けたパルス
を逐次制御ユニツト１３を通して補充することに
より正しい計数示度が回復される。逐次制御ユニ
ツト１３を通してメモリ過程即ち非セツトアドレ
ス区域の後の第三アドレス区域の書き込みと第一
アドレス区域の消去を繰り返すことができる。 このようにしてプログラミング過程が中断され
たときもこの発明による計数装置の再起動後、有
効な情報をまだ消去されていない古い情報から引
き出しあらためてプログラミングを終了させるこ
とが可能となる。

【表】

【表】

【表】 【図面の簡単な説明】

第１図と第２図はこの発明の互に異る実施例の
ブロツク接続図である。 １０：カウンタ、１３：逐次制御回路、１４：
センサ回路、１５：データメモリ、１６：制御メ
モリ、１８：計測ロジツク。

Claims (1)

1. 【特許請求の範囲】 １ 計数示度が不揮発性データメモリ１５のプロ
   グラム書換えによつて記憶されるようになつた電
   子計数回路の計数示度を不揮発性メモリに記憶さ
   せる方法において、データメモリ１５は計数示度
   データを交互に書込むことができる少なくとも２
   個のアドレス区域（ａ、ｂ）を有し、一方のアド
   レス区域に記憶された直前の計測データを消去す
   る前に他方のアドレス区域に新しい計測データを
   書込むこと、データメモリ１５のプログラム書換
   えに必要な各ステツプの間で不揮発性制御メモリ
   １６のメモリセルの書込み又は消去が行われ、こ
   のメモリセルの論理状態から中断されたプログラ
   ム書換え過程を終了させる制御情報が引き出され
   ること、その際プログラム書換え過程が計数示度
   のｎ回目の変化毎に実施されることを特徴とする
   電子計数回路の計数示度を不揮発性メモリに記憶
   させる方法。 ２ 逐次制御回路１３を通して少くとも一つの電
   気的にプログラム書換え可能の不揮発性データメ
   モリ１５に結合されている計数回路１０が設けら
   れていること、データメモリのプログラム書換え
   に必要な各ステツプに関係して書込又は消去が可
   能であるメモリセル（フラツグ１乃至フラツグ
   ４）を持ち逐次制御回路に結合された不揮発性制
   御メモリ１６が設けられていること、データメモ
   リ１５が計数示度データを交互に書込むことがで
   きる少くとも二つのアドレス区域（ａ、ｂ）を備
   えていること、制御メモリ１６に第一メモリセル
   （フラツグ１）が設けられ、その論理状態からデ
   ータメモリのどのアドレス区域に有効な計数示度
   が記憶されているかを読み取ることができるこ
   と、制御メモリに第二メモリセル（フラツグ２）
   が設けられ、その論理状態からデータメモリの第
   一アドレス区域に対する書込み過程が中断された
   かを読み取ることができること、制御メモリに更
   に一つのメモリセル（フラツグ３）が設けられ、
   その論理状態からデータメモリの他のアドレス区
   域に対する書込み過程が中断されたかを読み取る
   ことができること、制御メモリに一つの消去メモ
   リセル（フラツグ４）が設けられ、その論理状態
   から書込み過程の終了後消去過程が中断されたか
   を読み取ることができることを特徴とする電子計
   数回路の計数示度を不揮発性メモリに記憶させる
   装置。 ３ 電気的にプログラム書換えが可能である不揮
   発性メモリが設けられ、そのメモリセルがデータ
   メモリ用の区域と制御メモリ用の区域とに分割さ
   れていることを特徴とする特許請求の範囲第２項
   記載の装置。 ４ 給電電圧の停止に際して停止信号を逐次制御
   回路に与えるセンサ回路１４が設けられているこ
   とを特徴とする特許請求の範囲第２項記載の装
   置。