JPS5844823A - 電子計数回路の計数示度の記憶方法および装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は計数示度が不揮発性データメモリの電気的プ
ログラム書換え（リプログラミング）によって記憶され
る電子計数回路において計数示度を不揮発性メモリに記
憶させる方法とそれを実施する装置に関する。

カウンタ計測が行われる分骨特に自動車の分骨では例え
ば走行キロ数の計数に機械的の計数機構が使われている
がこの場合計数示度の保持又は読み取りには問題はない
。電気的にプログラム書換えが可能の不揮発性メモＩＪ
　（ＥｇｐｎｏＭ）の開発に伴って公知のＲＡＭの場合
と同様に記憶された情報を変更すると共にこの変更され
た情報を公知のＲＯＭと同様に動作電圧なしに記憶保持
することが可能となった。従ってＥ　Ｉｕ　Ｐ　Ｒ’Ｏ
Ｍは両方のメモリ様式のポジティブの特性を併せ持ち、
それによって資化するデータを動作電圧の遮断後も確が
できる。特に電子計数回路の計数示度の記憶保持に適し
ている。

しかし１月ＨＦ　ＲＯＭはプログラム１換えに比較的長
い時間が必要でありこの時間は市販のＥＥＦＲＯＭの場
合１ｍｓからＩｓＯ間である。この特性は動、　作電圧
が例えば故障によって停止したとき等には確実なデータ
保持に対して妨害となる。それはプログラム書換え時間
中記録さ７′１−た情報は不確かなものであることに基
〈。プログラム１換え中動作事Ｆトが例えば故障によっ
て遮断されると進出されたメモリ個所で古い情報と新ら
ｊ７い情報が共に失われるととμある。

この危険性はＥＦＲＯＭをそれに必要な制御回路の外電
池又はメモリコンデンザから給電される特別の回路をも
って動作させ、不揮発性メモリを外部から供給される電
圧にほとんど無関係であるようにすることによって減小
させることができる。

しかしこれによってもデータの確度保持の可能性なるだ
けではなく外部駆動電圧が遮断された後プラグラミング
過程の終了を可能による特別の給電回路を必要とするよ
うになる１、 この発明の目的はこのような欠点を除去して電子計数回
路の計数示度を不揮発性メモリに記憶させる方法として
動作電圧が停止しても計数示度を確実に記憶しそれに対
（７て補助の回路を必要と１７ないものを提案すること
である。

この目的は冒頭に皐げた方法におい−Ｃ古い計数データ
を消去する前に新しい計数データをデータメモリに書き
込み、データメモリのプログラム書換えに４１シて必要
な個々のステップの間において不揮発性制御メモリのメ
モＩ！セルに２１して書キ込みあるいは消去を実施し、
それらの論理状態から中断されたプログラム書換え過程
を終了させる制御情報が引き出されるようにすることに
よって達成される。

に対する危険が残り、特に給電電圧の短時間の停（７） モリの情報の変更は古い計数情報を消去する前に捷ず新
しい計数情報を書込むことによって実施されるから新し
い計数示度の書込み中に動作電圧が停止されたとき少く
とも正しい計数情報は保削される。

プログラム書換え（新しい情報の書込みと古い情報の消
去）の各ステップのｍｌで計数状態を変更するとき同時
に制御メモリがプログラムされ消去されるからメモリ過
程が乱された後データメモリに見出される多くの情報に
発生する不確実性は僻けることができる。プログラム書
換え過程が中断されたとき動作電圧の回復後制御メモリ
の一つ又はいくつかのセルの論理状態から例えば一つの
デコーダ回路を使用Ｉ７てデータメモリのどのアドレス
区域が有効な情報を含んでいるかあるいはどのようにし
て有効な情報がまだ消去されていない古い情報から再構
成されどのようにして中断されたプログラム書換え過程
を後から終了させることが計数示度が不揮発性に記録さ
れているデータメ（８） メモ１ノのプログラム書換えは情報の損失を伴うことな
く任意の状態で中断することができる。

中断されたプログラム書換え過程を終了させる制御情報
をデータメモリに記憶されているデータの論理的又は算
術的操作によって得ることもこの発明の枠内にある。

計数速度を高めるためにはプログラム書換え過程を計数
示度のｎ回目の変更毎に実施することが有利である。

この発明の方法を実施する装置の一例としては一つのカ
ウンタ回路を設けてこれを逐次制御回路を通して少くと
も一つの電気的に書換え可能の不揮発性データメモリに
結合し、逐次制御回路に結合された一つの不揮発性制御
メモリを役け、そのメモリセルをデータメモＩＪのプロ
グラム書換え過程に必要な各ステップに関係して書込み
又は消去が可能であるようにする。データメモリには少
くとも二つのアドレス区域を設け、そｔ″ＬＦＣ削数示
度制御メモリの第一メモリセルの論理状態からデータメ
モリのどのアドレス区域に有効な計数示度が記憶されて
いるかを導き出し、制御メモリの第二メモリセルの論理
状態からデータメモリの第一アドレス区域に対する書込
み過程が中断されたかどうかを導き出すようにすること
、制御メモリに更に別のメモリセルを設けその論理状態
からデータメモリの第一のアドレス区域に対する書込み
過程が中断されたかを導き出すようにすること、制御メ
モＩＪに一つの消去メモリセルを設けその論理状態から
書込み過程の終了後消去過程が中断されたかを導き出す
ようにすることもこの発明の枠内にある。

必要な構成デバイスの数をルくするためには電気的にプ
ログラム書換え可能の不揮発性メモリを設け、そのメモ
リセルをデータメモリ用の区域と制御メモリ用の区域と
に分割することが効果的である。

給電電圧が停止したときいつでもそのとき処理ラミング
過程の停止は逐次制御回路に停止信号を供給する′Ｉｔ
Ｅ：ｆ：、センサを通して行なわせると有利である。電
圧センサは動作電圧が回復したときにも総ての必要な操
作の開始信号を供給するととができる。

冒頭に挙げた方法においてプログラム書換えと計数示度
の読み出しのだめにデータメモリに設けた四つのアドレ
ス区域を一定の順序でアドレスし、データメモリのプロ
グラム書換えに際して新しい計数操作による計数示度を
その前の計数操作による計数示度のアドレス区域に続く
アドレス区域に入れ、続いて二つ前の計数操作による計
数状列を記憶するアドレス区域を消去することによって
もこの発明の目的を達成することができる。

プログレム書換え過程の中断に際１７て二つのセットさ
れたアドレス区域が存在するとき規定順序において後で
読み出される計数示度をＷ計数回路に入れ、三つのセッ
トされたアドレス区域が存在するときは固定順序におい
て中央にあるアドレス区域に入れられているｎ　Ｉ　Ｉ
ｔだけ引き上げられた計数示度を計数回路に入れること
もこの発明の枠内にある。

この発明の方法を実施する装置としては、逐次制御回路
を介して少くとも四つのアドレス区域を持ち、電気的に
書換え可能の不揮発性データメモリに結合された計数回
路と逐次制御回路およびデータメモリに結合された計測
ロジックを備えて、データメモリが記憶するデータの論
理的又は算術的操作により中断されたプログラム書換え
過程を終了させる制御情報を供給するようにしたものが
有利である。

データ処理に関する文献（例えばＡ　、　０ｓｂｏｒｎ
ｅ著［マイクロコンピュータ技術入門Ｊ　１９７７゜Ｍ
　＋！　ｎ　ｃ　Ｉｔ　ｅ　ｎ　）では特別に設けられ
たレジスタの論理状態を通してプログラムの経過をマー
クし又はそれに影響を及ぼすことを６フラツグ″のセッ
トいてデータメモリのプログラム書換えに際して制御メ
モリ内でセット又は逆セットされるフラッグレジスタは
不揮発性である。従って制御メモリのメモリセルを以後
フラッグレジスタ又は単にフラッグと呼ぶことにする。

図面についてこの発明を更に詳細に説明する。

第１図と第２図はこの発明の方法を実施する装置の実施
例のブロック接続図である。

第１図に示されている計数回路１０は例えば市販のカウ
ンタであってその入力端１１に導かれる個々の事象の数
を集計する。その計数示度は出力端１２から必要に応じ
て適当なコーディング回路を通して表示装置に導かれ表
示される。計数回路１０の計数示度は又その出力端１２
から逐次制御回路１３を通してデータメモリ１５に導か
れる。

計数情報を受は取るデータメモ１Ｊ１５ｔ；ｉ市販の電
気的にプログラムの書込み・消去が可能のＲＯＭ（ＥＥ
ＦＲＯＭ）であってプログラミング過程をコこのメモリ
には二つのアドレス区域ａとｂがおり計数回路ｌＯの最
後のコード化された計数示度の書込みとその前に書き込
まれた計数示度の消去がこれらの区域内で交互に行われ
る。逐次制御回路１３全通して信号を受ける制御メモリ
１６にも市販のＥＥＦＲＯＭを使用することができる。

制御メモリ１６をデータメモリ１５の特別なアドレス区
域ｆに対応させることも可能である。制御メモＩＪ１６
の各フラッグに灯して少くとも一つのメモリセル従って
一つのデータビットが必要である。

逐次制御回路１３に信号を与えるセンサ回路１４は給電
電圧の停止を検知し適当な停止信号を逐次制御回路１３
に与える。センサ回路１４は給電重臣に尖端部（スパイ
ク）が発生したとき停止４ＦＴ号を与えるように構成す
ることも可能である。この発明の装置を投入する際にけ
センサ回路１４は制御メモリ１６に対する問合せのだめ
のスタート信号を与える。この回路はマイクロコンピュ
ータに使用されているリセット回路として構成すること
逐次制御回路１３はその入力端に導かれる計数回路ｌＯ
１センサ回路１４および制御メモＩＪ　１６からの信号
からプログラミング過程の制御に必要な出力信号を作り
出す。制御ユニッ）１３は例えば公知のプログラミング
可能の論理回路として構成することができる。ソフトウ
ェアの見地からは逐次制御回路１３の機能を市販の一フ
ィクロプロセッサによって実現することも可能である。

適当なマイクロプロセッサを使用するとこの発明による
装置全体を一つのマイクロプロセッサと一つの電気的に
プログラム書換え可能の不揮発性メモリで構成すること
ができる。しかし必要とする回路部分を一つ又は複数の
用途に適合した回路として集積することも可能である。

データメモリ１５のプログラミング過程を表１に示す。

表１にはこの発明の計数装置に使用されているデータメ
モリ１５のプログラム書換え過程においてデータメモリ
１５の状態が制御メモリ１６の四つのフラッグレジスタ
（Ｆｌａｇｌ　、Ｆ”ｌａｇ２．Ｆｌａｇ３゜Ｆｌａｇ
４）即ち不揮発性フラッグ・メモリセルによって表わさ
れている。表に選ばれている特定のケースではＦｌａｇ
ｌが有効アドレスの標識に使用されている。Ｆｌａｇｌ
のデータビットがＩＩ　Ｏｕ　（ＩＩ　ｌ０Ｗ１１）で
おるとそのときの計数示度はデータメモリ１５のアドレ
ス区域ａに記憶され、ＦｌａｇｌのデータビットがＩＩ
　Ｉ　ＩＩであるとそのときの計数示度はデータメモリ
１５のアドレス区域すに記憶される。

アドレス区域すに書き込まｉ′Ｌだ状態を表わすＫはＦ
ｌａｇ　２が使用され、ＰＩ　ａｇ　３はアドレス区域
ａＫ書き込まれた状態を表わすのに使用される。データ
メモリ１５のアドレス区域すにおいて書込み過程が開始
され実行されるとＦｌａｇ２け°１１′となる。Ｆｌａ
ｇ　２がｌｌＯ”になるとアドレス区域すの書込みが終
ったことを示す。Ｆｌａｇ３とアドレス区域ａの対応も
同様である。

アドレス区域ａ又はｂにおいての消去過程の漂で消去過
程が行われているときル゛Ｉａｇ４はＩＩ　Ｉ　ＩＩで
ありその他の場合に＃′ｉ、ＩＯ”である。

プログラム書換え過程のステップｌ乃至７は表１の第−
欄に列記しである。

アドレス区域ａとｂＫ、Ｆｉ計数回路１０の計数示度に
関する新旧の情報が交互に書き込捷れている〇動作電圧
が中断されることのない正規の過程においては計数示度
の変化が終る毎に正しい値がＦｌａｇｌによって決定さ
れるデータメモ１１１５のアドレス区域ａ又はｂから読
み出される。制御メモリ１６のフラッグ状態００００　
（Ｆｌ　ａ　ｇ　１＝０　＋　Ｆ　Ｉ　ａ　ｇ２同＋Ｆ
　ｌ　ａ　ｇ３＝Ｏｔ　Ｆ　Ｉ　ａ　ｇ４−０　）はそ
のときの計数示度がアドレス区域ａ４Ｃ記憶され、アド
レス区域すは消去されていることを表わｌ〜でいる。こ
の発明の装置は計数準備完了状態（ステップ１）Ｋあり
到着する計数パルスは誤差なく処理される。しかし制御
メモリ１６からの読出し中フラッグレジスタＰｌａｇ２
゜Ｆｌ　ａｇ３　、Ｆ’Ｓａｇ４の中の一つがセットさ
れていて論まで正規に遂行されないことが知らされる。

　　。

アドレス区域すに対する書込みが要求されるステップ２
あるいは新しい計数状態をアドレス区域すに記憶するス
テップ３において制御メモリ１６のフラッグ状態０１０
０は動作電圧遮断後の割数示度の再投入の後にアドレス
区域すにおける１込み過程がアドレス区域ａの場合のフ
ラッグ状態１０１０に対応して中断されたことを意味し
ている。このフラッグ状態（ｏｉｏｏ）においては逐次
制御回路１３Ｆｉ場合によって制御メモリ１６の出力端
と逐次制御回路１３の入力端の間に接続されたフラッグ
デコーディング回路（この回路はフラッグレジスタの論
理状態からプログラミング過程の経過の制御に必要な信
号を作り出すものである）によって制御されてアドレス
区域すに存在する計数示度の代りにアドレス区域ａから
猶消去されていない古い計数示度を読み出す。この古い
計数示度によって例えば予備の選択カウンタと１７で構
成された計数回路ｌＯがデータメモリ１５を通してセッ
トされる。逐次制御回路１３全通して計数パルスが加え
られると計数回路ＩＯは正しい計数状態に置かれる。プ
ログラミング過程はこれによって動作電圧の回復後衣１
に従って繰り返され正しい結果をもって終了する。

ステップ４（アドレス区域ｌ）の書き込み終了確認、Ｆ
ｌａｇ４０セット）とステップ４ａ（アドレス区域の交
換、Ｆｌ　ａｇｌの変更）に対応して一つの書き込みフ
ラッグ（ＦＩａｇ２又はＦ’ｌａｇ３）と消去フラッグ
（Ｆｌａｇ４）が同時にセットされたものとして記録さ
れるとそのときの創数情報のアドレス区域けＦｌａｇｌ
が既に切り換えられたかどうかが分っていないのでＦｌ
ａｇｌから取り出すことができない。該当するアドレス
区域はＦＩａｇ２又はＰＩ　ａｇ　３の状態によって示
されるからいずれの場合にもフラッグデコーダはデータ
メモリ１５のアドレス区域す又はａに新しい計数状態が
正しく書き込まれ、一方プログラミング過程は正規の経
過で終りに達しないことを識別する。動作電圧が回復し
たとき消去フラッグ（ＦＩａｇ４）だけがセットされて
いる場合にも同様なことが行われる。実行されなかった
ステップはそれが識別された後逐次制御回路を通して追
加される。

ステップ５（アドレス区域ａの消去要求、Ｆｌａｇ２の
リセツ））、（ステップ６（アドレス区域ａの古い情報
の消去）およびステップ７（消去終了確ｇ、Ｆｌａｇ４
のリセット）に対する制御メモリ１６のフラッグ状態も
表１から知ることができる。表１の下半分にはアドレス
区域すからアドレス区域ａへのプログラム書換えのため
のデータメモリ１５のプログラミングの経過が列記され
ている。

プログラミング過程の途中のどのステップにおいて給電
電圧の停止によりプログラミング過程が中断されたかに
は無関係にこの発明の方法においては動作電圧の回復に
伴って正しい計数状態が計数回路ＩＯに対して求められ
る。生じ得る唯一の誤差は一つの計数パルスが到着して
から一つの書るまでの間の無効時間であるがこの誤差は
一つ以上の計数パルスに関係することはない。

上記のように４フラツグを使用する場合第１図に破線で
示され出力端が逐次制御回路１３に結ばれている計測ロ
ジック１８は必要でなくなる。しかしこの発明の別の実
施例においては例えば有効なアドレス情報をＦｌａｇｌ
からとる代りにデータメモリ１５に含まれている情報か
ら計測ロジックを使用して取り戻すことができる。この
場合読み出しに際しては両アドレス区域ａ、１〕から情
報が引き出される。両アドレス区域ａ、　、　））の内
容Ｋ　ｖｌする論理操作により例えばアドレス区域ａ、
ｂの一方の内容が０に等しいか等１７＜　ｆｒ、いか、
又一方のアドレス区域の内容が他方のアドレス区域の内
！より大きいかどうかを決定することができる。

有効なアドレス区域は例えばその内容がＯより太きいも
のであるか（他のアドレス区域は既に消去されている）
あるい扛有効なアドレス区域の内容大きいものとして判
定される。例外的には計数の行き鍋ぎが起るとき正しい
読み出し値をもって誤差を生ずることがある。

データメモリ１５を制御メモリ１６と交互にプログラム
書換えを行なうととは最小のメモリ過程に比べて全体の
プログラム書換え時間を長くする。

計数速度が重視される場合にはプログラム書換え操作を
計数状態の！１回目の変化毎に実ノ（へすることによっ
てこの欠点を小さくすることができる。例えば１０番目
又ｌ１ｌｏＯ番目の計数パルス毎にプログラミング過程
をフラッグのセットをもって開始させるとその間に生ず
るパルスに例えば個々にデータメモリ１５の別々のアド
レス区域ｅに記録することができる。続み出しの際は両
方の部分メモ＋１　ａとｅ又はｂとｅの和として正しい
計数状態が与えられる。このようにして平均プログラミ
ング時間が短縮される外データメモＩＩ　１５の個々の
メモリセルのプログラミングの頻度が低下する。

これによって同時に現在市販されているＥＥＰＲＯＭて
いるという問題が軽減される。

９個の計数パルス毎に一つの別のビットを固定メモリア
ドレス（アドレス区域ｅ）に書き込むという形式でｎコ
ード中の特定ｕ１゛１を記憶させると有利である。−例
を挙げれば次の通りである。

計数示度　　　Ｚ：この発明による記憶とフラッグυセ
ット 計数示度　Ｚ＋１：個別記１．１　００００００００１
計数示度　Ｚ＋２：個別記憶　０００００００１１計数
示度　Ｚ＋３：個別記憶　００００００１１１との方法
では個々のパルスの間で消去がないので情報の誤りを生
ずることはない０正しい計数示度は常に”１″を数えそ
の値をアドレス区域ａ又はｂの状態に加え合せることに
よって得られる。個別記憶に基〈記憶場所の必要数を考
えてｎは１゜と１００の間に選ぶのが有利である。

プログラム書換え過程の中断又は故障に際してこの発明
による計数装置においてはその再起動の後不揮発性の制
御メモリが使用されるから制御メモＩ７１６の丁つ又は
複数のセルの論理状態からデータメモリ１５のどのアド
レス区域が奮効な情報を含んでいるかあるいはどのよう
にして有効な情報がまだ消去されていない古い情報から
得られるか、どのようＫして中断されたプログラミング
過程を後から終了に導くことができるかを再構成するこ
とができる。こねによってデータメモリのプログラミン
グは情報の損失なしに任意の時点で中断し、後の時点で
終了させることができる。

第２図にこの発明の目的の達成に適１７た別の実施例の
ブロック接続図を示す。対応部分は第１図と同じ番号が
つけである。この実施例による電子カウンタ回路の計数
状態の不揮発性記憶方法では特定のフラッグ・レジスタ
のセット又はリセットは行われない。

必要な制御情報の総ては計測ロジック１８を通して逐次
制御ユニット１３に結ばれこの制御ユニ引出すことがで
きる。データメモリ１５には計数データが多重即ち窩い
冗長度をもって記憶されている。

計数データを受は入れるためこの実施例では四つの等価
のアドレス区域ａ　、　ｌ）　、　Ｃ、ｄがＥＥＰＩ＜
ＯＭとして構成されたデータメモリ１５内に必要であり
これらの区域を一定の順序例えばサイクリックに上昇す
る形で通過する。この形式は計数示度を変化させる際の
プログラミングにｌ’Ｍ　しても又メモリ１５から読み
出す際にも同じである。メモリ１５のプログラミングに
際しては基本的にＳｉｒ　Ｌ、い計数情報（例えば計数
示度Ｚ＋１）が規定順序において次のアドレス区域に古
い計数示度（Ｚ）の一つ前の計数示度（Ｚ−１）が消去
される前に入れられる。従って基本的には少くとも二つ
のアドレス区域が一つの情報を含むことになる。

四つのアドレス区域ａ、　ｂ　、　ｃ　、　ｄのデータ
内容をもって計数示度Ｚから計数示／ｆ　Ｚ　＋　５ま
でのツブを表２に示す。

計数示度Ｚにおいてこの発明による装置が計数準備完了
状態にある（ステップ１、スタンバイ）。

アドレス区域ａには古い計数示度Ｚ−１が記憶され、ア
ドレス区域すには実際（有効）の計数示度２＋１が記憶
されている。アドレス区域Ｃとｄけ消去さハ、ている。

ここで到着した計数パルス（計数示度Ｚ＋１）によりま
ず新しい計数示度がアドレス区域Ｃに入れられ（第ニス
テップ）そこに記憶される（第三ステップ）。第四ステ
ップでアドレス区域ａの古い計数示度が消去され、第五
ステップでアドレス区域ａが消去され新１．い計数示度
が有効なものとして受は入れらねる。続く計数示度Ｚ＋
２　、Ｚ＋３　、Ｚ＋４およ（ＪＺ＋５（ＤＴ）−Ｌ／
ス区域ａ、ｂ、ｃ、ｄ（これらはサイクリックに上昇す
る順序で入れられる）への受は入れ情況は表２の続く部
分に記入されている。

記憶過程が正規に終了したとき四つのアドレス区域ａ、
ｂ、ｃ、ｄの中二つがセットされている。

■ この二つのアドレス区域の中所定頃序において上方のも
の即ち例えばサイクリック読み出しに際して後で読み出
される区域は有効な計数示度を含みその前のアドレス区
域は１だけ低いデータ値を含む。例えば動作電圧の停止
によるメモリ過程の中断後はアドレス区域ａ、ｂ、ｃ、
ｄ中の三つが０と異る一つの情報を含んでいる。この場
合有効情報（有効計数示度）は計数回路の再接続後天の
ようにして求められる：セットされていないアドレス区
域の後の第二のセットされたアドレス区域即ち規定順序
おいて三つのセットされたアドレス区域の中央のものは
常に−・つの乱されてはいないが計数パルスが一つだけ
少ない計数情報を含む。この値を計数回路１０に入れ、
欠けたパルスを逐次制御ユニツ）１３全通して補充する
ことにより正Ｉ しい計数示度が回復される。逐次制御ユニット１３を通
してメモリ過程即ち非セツトアドレス区域の後の第三ア
ドレス区域の書き込みと第一アドレス区域の消去を繰り
返すことができる。

に） このようにしてプログラミング過程が中断されたときも
この発明による計数装置の再起動後、有効な情報をまだ
消去されていない古い情報から引き出しあらためてプロ
グラミングを終了させることが可能となる。

【図面の簡単な説明】

第１図と第２図はこの発明の互に異る実施例のブロック
接続図である。 １０：カウンタ、　１３；逐次制御回路、１４：センサ
回路、　　１５：データメモリ、　　１６：制御メモリ
、　　１８：計測ロジック。 ＩＧ１ ＩＧ２ 手　　続　　補　　正　　書　（才人゛）昭和色ｚ年り
θ月／Ｒ日 し 特許庁Ｊ虻′Ｋ　　　　　　　　　　　殿ｌ１１１件の
表示 事件との関係　、ｓｌｒ＊ｒａ〆Ｊ 住　　　所　　　　　を゛什ノ連）δ１１．ｌ＋＋　１
カ・（Ｊν９ソふ芝：’ｔ（１／）ンＡ−−４９−メン
ス、７クチエンゲゼｌレジ八１フト４代理人

Claims (1)

1. 【特許請求の範囲】 １）古い計測データを消去する前に新しい計測データを
   データメモリに書込むこと、データメモリのプログラム
   書換えに必要な各ステップの間で不揮発性制御メモリの
   メモリセルの書込み又は消去が行われ、仁のメモリセル
   の論理状態から中断されたプログラム書換え過程を終了
   させる制御情報が引き出されることを特徴とする計数示
   度が不揮発性データメモリのプログラム書換えによって
   記憶される電子計数回路の計数示度を不揮発性メモリに
   記憶させる方法。 ２）中断されたプログラム書換え過程を終了させる制御
   情報がデータメモリに記憶されているデータの論理的又
   は算術的の操作によって１項記載の方法。 ３）プログラム書換え過程が計数示度のｎ回目の変化毎
   に実施されることを特徴とする特許請求の範囲第１項又
   は第２項記載の方法。 ４）　逐次制御回路（１３）を連し℃少くとも一つの電
   気的にプログラム書換え可能の不揮発性データメモリ（
   １５）に結合されている計数回路（１０）が設けられて
   いること、データメモリのプログラム書換えに必要な各
   ステップに関係１−て書込み又は消去が可能であるメモ
   リセル（フラッグ１乃至フラッグ４）を持ち逐次制御回
   路に結合された不揮発性制御メモリ（１６）が設けられ
   ていることを特徴とする電子計数回路の計数示度を不揮
   発性メモリに記憶させる装置。 ５）データメモリ（１５）が計数示度データを交互に書
   込むことができる少くとも二つのアドレス区域（ａｊｂ
   ）を備えていることを特６）制御メモリ（１６）に第一
   メモリセル（フラッグｌ）が設けられ、その論理状！４
   基からデータメモリのどのアドレス区域に自効な計゛敢
   示度が記憶されているかを読み取ることができることを
   特徴とする特許請求の範囲第４項又は第５項記載の装置
   。 ７）制御メモリに第二メモリセル（フラッグ２）が設け
   られ、その論理状態からデータメモリの第一アドレス区
   域に対する１ｆ込み過程が中断されたかを読みＩＩＱる
   ことかできることを特徴とする特許請求の範囲第４項乃
   至゛第６頃の一つに記載の装置。 ８）制御メモリに更に一つのメモリセル（フラッグ３）
   が設けられ、その論理状態からデータメモリの他のアド
   レス区域ＰＩＪする１゛き込み過程が中断されたかを読
   み取ることができることを特徴とする特許請求の範囲第
   ４項乃至第７項の一つに記載の装置。 ９）制御メモリに一つの消去メモリセル（フラッグ４）
   が設けられ、その論理状態から１−込み過程の終了後消
   去過程が中断されたかを読み取ることができることを特
   徴とする特許請求の範囲第４項乃至第８項の一つに記載
   の装置０ １０）電気的にプログラム：９ｉ撲えが可能である不揮
   発性メモリが設けられ、そのメモリセルがデータメモリ
   用の区域と制御メモリ用の区域とに分割されていること
   を特徴とする特許請求の範囲第４項乃至第９項の一つに
   記載の装置０ １１）給電電圧の停止に除して停止信号を逐次制御回路
   に与えるセンサ回路（１４）が設けられていることを特
   徴とする特許請求の範囲第４項乃至第１θ項の一つに記
   載の装置。 １２）プログラム書換えと計数示度の読出しのためにデ
   ータメモリの少くとも四つのアドレス区域（ａ、ｂ、ｃ
   、ｄ）が固定された順序でアドレスされること、データ
   メモリのプログラム書換えに際して新らしい計数ル■作
   による計数状態が一つ前の計数操作による計数示度に対
   するアドレス区域（ｂ）に統〈アドレス区域（Ｃ）に与
   えられること、続いて二つ前の計数操作による計数示度
   が配憶されているアドレス区域（ａ）が消去されること
   を特徴とする不揮発性データメモリの電気的プログラム
   書換えにより計数示度が記憶される電子計数回路の計数
   示度を不揮発性メモリに記憶させる方法。 １３）プログラム書換え過程の中断に際１７て二つのセ
   ットされたアドレス区域が存在するとき固定された順序
   において後で読み出される計数示度が計数回路（ｉｏ）
   に入れられること三つのセットされたアドレス区域が存
   在するときは固定された順序において中央にあるアドレ
   ス区域の値ＩＩ　Ｉ　ＩＩだけ引き上げられた計数示度
   が計数回路（１０）に入れられること方法。