JPS6037557B2 - 不揮発性メモリのリフレッシュ方式 - Google Patents

Description

【発明の詳細な説明】 本発明は、ＭＮＯＳメモリのような不揮発性メモリを複
数個同時にリフレッシュする方式に関するものである。

不揮発性メモリたとえばＭＮＯＳメモリは１０王ものメ
モリ保持性能を有しているものもあるが、そのメモリ内
容をより確実に保持させておくために、適当な周期でメ
モリ内容を読み出しかつ同一アドレスに同一内容で再書
き込みをするいわゆるリフレッシュ動作が実行されるの
が一般的である。従来のリフレッシュ方式の一例は、Ｍ
凪ＯＳメモリの任意のりフレッシュすべきアドレス（以
下、リフレッシュアドレスという）からデータ信号を読
み出してシフトレジスタ等のデータレジスタに一旦格納
し、次いでそのリフレッシュすべきアドレスの内容を全
て消去し、その後データレジスタからそのリフレッシュ
アドレスにもとのデータ信号を再書き込みする、という
ものである。

ところが、そのような不揮発性メモリでは、１つのアド
レスのリフレッシュに相当長い時間を要し、たとえばＭ
ＮＯＳメモリの場合であれば書き込みにそれぞれ約１５
仇ｈｓｅｃづつを要して合計３０仇ｈｓｅｃ以上もかか
るのが通常である。

そのような不揮発性メモリを複数個用いる場合、全ての
ＩＪフレッシュを−つづつ行うとすると、上述の所要時
間が使用する個数分だけかかることになり、例えば、マ
イクロコンピュータを用いてリフレッシュ動作をさせる
ような場合には、リフレツシュしている間は他の処理が
長時間できなくなるという不合理が生ずる。

そこで、本発明は、上述のような不揮発性メモリを複数
個用いた場合に、そのリフレッシュに要する時間を短縮
し、上述のような不合理を解決しようとするものである
。

以下、本発明につき、ＭＮ０６メモリを２個用いた場合
のりフレッシュに実施した−実施例を示す図面を参照し
て詳細に説明する。

まず、第１図は本発明のリフレッシュ方式を適用するメ
モリ装置の全体を示すブロック図で、１および１′はメ
モリ回路、２はその制御用の制御回路である。

メモリ回路１および１′には、１アドレス当りのメモリ
容量が１６ビットで１６アドレス分のメモリ容量を有す
るＭＮＯＳメモリ３，３′を主体として備えている。そ
の読み出すべきあるいは書き込むべきアドレスはアドレ
スドライバ４，４′を介してアドレスレジスタ５，５′
で指定し、また、そのアドレスのデータ内容は入出力回
路６，６′を介してデータレジスタ７，７′に読み出し
あるいはデータレジス夕７，７′から書き込む。このデ
ータレジスタ７，７′は１６ビットのシフトレジスタ等
で構成したものである。それらの動作モード‘まモード
デコーダ８，８′とモードレジスタ９，９′とにより外
部の制御回路２からのモード信号に応じて切換える。こ
の例では、メモリ回路１，１′はそれぞれ制御回路２よ
り共通のデータライン１３と共通のデータ／モード切襖
信号ライン１４と、メモＩＪ回路１へのシフトクロツク
ライン１５とメモリ回路１′へのシフトクロツクライン
１６によつて、データのやりとりを行い、メモリ回路１
，１′のどちらを駆動するかという区別は、シフトクロ
ックヲイン１５とシフトクロツクライン１６によつて行
うものとする。

ここでは次の６種類の動作モードを用いる。

謎出モード・・・・・・アドレスレジスタ５，５′で指
定されたアドレスのメモリ内容をデータレジスタ７，７
′に読 み出す。

書込モード……アドレスレジスタ５，５′で指定された
アドレスにデータレジスタ７，７′からのメモリ内容を
書き込む。

消去モード……アドレスレジスタ５，５′で指定された
アドレスのメモリ内容を消去する（全ビットを“０”に
する）。

出力モード……データレジスタ７，７′に格納している
メモリ内容を制御回路２にに転送する。

入力モード・…・・制御回路２から転送されてきたデー
タ信号をデータレジスタ７，７７′に入力して格納する
。

アドレス入力モード・・・制御回路２から転送されたき
たアドレス信号をアドレスレ信号をアドレスレジスタ５
，５′に入力して格納する。

この動作モードを指定する信号は各種データ信号ととも
にデータラインを通して制御回路２から送るようにし、
データ信号であるかモード指定信号であるかを別の切換
信号ラインから切換信号を送ることによって判別する。

また、それらの動作に必要なシフトクロックもクロック
ラインを通して制御回路２から供給する。なお、１０，
１０′は制御回路２との間の各信号の受け渡しをする入
出力回路（インターフェイス回路）である。一方、制御
回路２には、上記のメモリ部１の動作を次に述べるよう
な態様で制御するためのマイクロコンピュータ１１と、
それを動作させるためのプログラムを格納した指示ＲＯ
Ｍ１２とを主として備えている。ここで、複数個のメモ
リを駆動する方法を簡単に説明する。

第１図において、デ−タラィン１３は共通であるので、
制御回路２から各メモリ回路１，１′へデータを転送し
ようとするとき、あるメモリの入出力回路１０，１０′
が出力モードであるときは、そのメモリ回路以外のメモ
リ回路にデータを転送しようとしても、出力モ−ド‘こ
なっているメモリ回路によってデータライン１３が引張
られるので、正常な転送ができなくなる。そのため、メ
モリ回路１，１′を駆動しようとするときは、まず、は
じめに、全てのメモリ回路１，１′を入力モードにして
データライン１３に悪影響を与えないようにしておき、
次に、駆動したいメモリ回路だけにクロックを送ること
によって動作させる。これをくり返し行うことによって
全ての動作をさせるのであるが、前述のモードのうち、
書込モードと消去モードは、モード指定を行うだけで、
メモリ回路内で自動的に実行される。さて、ＭＮＯＳメ
モリ３，３′のメモリエリヤを第２図に示すように区分
する。すなわち、メモリ３，３′のアドレス“０”のメ
モリエリヤをリフレツシュ時にそれぞれのメモリにおい
てリフレツシュすべきアドレスのデータ信号を一時的に
格納しておくためのりフレッシュバッファメモリとして
用いる。また一方のメモリ３のアドレス“Ｆ”のメモリ
ェリヤを、リフレツシュ中のアドレス“ＲＡ’を示す２
進４ビットのりフレッシュアドレス信号ＲＡを格納して
おくためのＩＪフレッシュアドレスメモリ、および、い
ずれかのアドレスのリフレッシュを全て終了した状態で
あるか半分だけ終了した状態であるか（詳しくは後述す
る）を示す４ビットのＩＪフレッシュステータス信号Ｒ
Ｓを格納しておくための１」フレッシュステータスメモ
リとして用いる。そしてメモリ３，３′の残余の１４ア
ドレスのメモリヱリャをたとえば電子チューナ用の選局
電圧を２進化した信号のようなデータ信号を記憶してお
くためのデータメモリとして用いる。なお、リフレツシ
ュアドレスメモリとりフレッシュステータスメモリとし
て別々のアドレスのメモリェリヤを用いてもよい。次に
、そのリフレッシュ動作について第３図のフローチャー
トを参照して説明する。〔第１過程〕：まず、主ルーチ
ンからリフレッシュルーチンに移行されたときに、制御
回路２からメモリ３ヘアドレス“Ｆ”のアドレス信号を
入力し、アドレスレジスタ５に書き込んでＭＮＯＳメモ
リ３のアドレス“Ｆ”すなわちリフレツシュアドレスメ
モリとＩＪフレッシュステータスメモリとをアドレス指
定する。

そして、そのアドレス“Ｆ”からリフレツシュアドレス
信号ＲＡとＩＪフレッシュステータス信号ＲＳとをデー
タレジスタ７に読み出し、データラインを介して制御回
路２に出力する。〔第２過程〕：制御回路２ではマイク
ロコンピュータ１１によりそのリフレツシュステータス
信号ＲＳを識別し、いずれかのアドレスのリフレツシュ
動作を全て終了している状態であることを示す特定のコ
ード信号（以下、終了信号という）であるか、杏かを判
定する。

否の場合としては、そのリフレッシュ動作を半分だけ終
了している状態であることを示す特定のコード信号（以
下、半終了信号という）の場合と、それ以外の信号の場
合とがある。〔第３過程〕：リフレッシュステータス信
号ＲＳが終了信号となっていた場合には、第１過程でリ
フレッシュアドレスメモリから読み出した２進４ビット
のりフレッシュアドレス信号ＲＡを制御回路２で１６ビ
ットのシリァル信号に変換し、メモリ部１に入力してア
ドレスレジスタ５に書き込むことにより、ＭＮＯＳメモ
リ３のアドレス‘‘ＲＡ”を指定する。

このアドレス“ＲＡ’’はデータメモリェリヤのアドレ
ス“１”〜“Ｅ”のうちのいずれかである。そして、そ
のアドレス“ＲＡ’Ｉに記憶されているデータ信号をデ
ータレジスタ７に読み出す。このとき、アドレス“ＲＡ
”にももとのデータ信号がそのまま残っている。このあ
と、引続いて、ＲＡをメモリ部１′に入力してアドレス
レジスタ５′に旨込むことによりＭＮＯＳメモリ３′の
アドレス“ＲＡ’Ｉを指定する。

〔第４過程〕：制御回路２からアドレス“０”のアドレ
ス信号を入力してアドレスレジスタ５に書き込み、ＭＮ
ＯＳ３のアドレス“０”すなわちリフレッシュバッフア
メモリ１を指定する。さらに、制御回路２から、メモリ
回路１′へ、アドレス“０”のアドレス信号を入力して
、アドレスレジスタ５′に書込み、ＭＮＯＳメモリ３′
のアドレス“０”すなわち、リフレツシュバツフアメモ
リＤを指定する。

〔第５過程〕：データレジスタ７，７′に議出したりフ
レッシュアドレス“ＲＡ”のそれぞれのデ−夕をリフレ
ッシュバッフアメモリ１，０へ書込む。

このとき、それぞれのＭＮＯＳメモリ３，３′のりフレ
ッシュデータはメモリ内のレジスタ７，７′に格納され
ているので、それぞれのメモリを書込モードにしてやる
ことによって、同時に、ＭＮＯＳ３，３′のりフレッシ
ュバツフアメモリ１，０‘こ書込むことができる。書き
込み動作をするためには、その書き込むべきアドレスの
メモリ内容をまず全て消去しておいてからデータレジス
タ７，７′からのデータ信号を書き込むようにする必要
があるので、第３図のフローチャート中ではその２段階
に分けて示している。これにより、ＭＮＯＳメモリ３，
３′のアドレス“０’’のリフレツシユバツフアメモリ
１，Ｄにリフレツシュアドレス“ＲＡ’’のデ−タ信号
を格納できたことになる。〔第６過程〕：以上でリフレ
ッシュアドレス“ＲＡ’のリフレッシュ動作が半分だけ
終了したことになるので、制御回路２からメモリ回路１
に対してアドレス“Ｆ”のアドレス信号を入力してアド
レスレジスタ５に書き込み、次いで、リフレツシュ中の
ＩＪフレッシュアドレス“ＲＡ’’を示す２進４ビット
のりフレッシュアドレス信号ＲＡとりフレッシュ動作が
半分終了したことを示す半終了信号のリフレッシュステ
ータス信号ＲＳとを入力してデータレジスタ７に書き込
む。

そして、そのアドレス“Ｆ”を一旦消去してからリフレ
ツシュアドレスメモ川こリフレツシュアドレス信号ＲＡ
を書き込み、リフレッシュステータスメモリに半終了の
リフレッシュステータス信号ＲＳを書き込む。〔第７過
程〕：続いて、制御回路２からメモリ回路１に対してア
ドレス“０”のアドレス信号を入力してアドレスメモリ
５に書き込み、そのリフレッシュバッフアメモリ１から
先に書き込んだメモリ回路１のリフレツシュアドレス“
ＲＡ”のデータ信号をデータレジスタ７に読み出す。

このときにもリフレッシュバッフアメモリにデータ信号
がそのまま残っている。続いて、メモリ回路１′に対し
てアドレス“０”のアドレス信号を入力してアドレスメ
モリ５′に書込み、そのリフレツシュバツフアメモリ０
から先に書込んだメモリ１′のＩＪフレッシュアドレス
“ＲＡ’のデータ信号をデータレジスタ７′に謙出す。

〔第８過程〕：次いで、制御回路２からリフレッシュア
ドレス“ＲＡ’のアドレス信号をメモリ回略１に入力し
てアドレスレジスタ５に貫き込む。

さらに続いて、リフレッシュアドレス“ＲＡ”のアドレ
ス信号をメモリ回路１′に入力して、アドレスレジス夕
５′に書込む。〔第９過程〕：メモリ回路１，１′にお
いて、そのリフレッシュアドレス“ＲＡ’’のメモリの
内容を−旦全て消去し、新たにデータレジス夕７，７′
から、もとのデータ信号を書込む。

以上により、メモリ回路１，１′においてリフレッシュ
アドレス“ＲＡ’’のリフレッシュ動作が全て終了した
ことになる。

〔第ＩＧ過程〕：そこで、制御回路２から、再びメモリ
回路１に対してアドレス“Ｆ“のアドレス信号を入力し
てアドレスレジスタ５に書き込む。

また、今リフレッシュを終了したデータメモリのアドレ
ス“ＲＡ”の次にリフレッシュすべきアドレスたとえば
“ＲＡ−１”を示す２進４ビットのアドレス信号（ＲＡ
−１）と、リフレッシュ動作を終了したことを示す終了
信号のリフレツシュステータス信号ＲＳとを制御回路２
から入力し、データレジス夕７に書き込む。そして、ア
ドレス“Ｆ”のメモリ内容を一旦消去し、次いでデータ
レジスタ７からリフレツシュアドレス信号（ＲＡ−１）
と終了信号のステータス信号ＲＳとをリフレツシュアド
レスメモリとりフレッシュステータスメモリとに書き込
んで、リフレツシュルーチンを終了する。なお、このと
き新たなりフレッシュすべきアドレスを示すアドレス信
号の（ＲＡ−１）がアドレス“０”又はアドレス“Ｆ”
を示すものとなるときは、その（ＲＡ−１）をアドレス
“Ｅ”を示すものに修正する。従って、最初の状態から
比較すると、アドレス“ＲＡ’のデータ信号をリフレッ
シュし、リフレッシュアドレスメモリのリフレッシュア
ドレス信号ＲＡを次にリフレツシュすべきアドレス（Ｒ
Ａ−１）に変更してリフレッシュルーチン終了したこと
になる。

〔第１１過程〕：なお、先の第２過程で最初のリフレツ
シュステータス信号ＲＳを判定したときにそれが終了信
号でなかった場合には、さらにそのリフレッシュステー
タス信号ＲＳが半終了信号であるか否かを判定し、半終
了信号である場合には第７過程にジャンプして以降の過
程を実施するようにする。

もし半終了信号でもない場合には、第１０過程にジャン
プする。以上のようにリフレッシュ動作を行うのである
が、上述の過程のうち、第５，第９過程においては、デ
ータの消去および書込にそれぞれ約１５仇ｈｓの時間を
要し、それぞれ計３０肌ｓ必要であり両過程で約６０仇
ｈｓかかることになる。

このようなメモリに対して、複数個のメモリをリフレッ
シュする場合、順次行うとすると、２個で約１２皿ｈｓ
、３個で約１８００ｈｓというように、第５，第９過程
に要する時間が個数に比例して増加することになり、そ
の時間が比較的長いため、コントロール回路が複雑にな
ったり、他の処理ができなくなったりすることになる。

以上のように、本発明によれば、複数個のメモ１」をリ
フレツシュする場合においてめ、比較的長時間かかる過
程を同時に行うようにメモリをコントロールすることに
よって上述のような欠点を解決して、短時間のうちにリ
フレツシュすることができる。

【図面の簡単な説明】

第１図は本発明の不揮発性メモリのリフレッシュ方式を
実施した一実施例のメモリ袋直のブロック図、第２図は
そのメモリ回路におけるメモリヱリヤの割当てを示す図
、第３図はそのリフレッシュ動作を示すフローチャート
である。 １，１′・・・・・・メモリ回路、２……制御回路、３
，３′……ＭＮ○Ｓメモリ、５，５′……アドレスレジ
スタ、６，６′・・・・・・入出力回路、７，７′・・
・・・・データレジスタ、１０，１０′……入出力回路
、１１……マイクロコンピュータ、１３……データライ
ン、１４・・・・・・データ／モード切換ライン、１５
，１６……シフトクロツクライン。 第１図 第２図 第３図

Claims (1)

【特許請求の範囲】
1. １ 複数のアドレスを有する不揮発性メモリを複数個備
   え、その１つのメモリの１つのアドレスをリフレツシユ
   バツフアメモリとして用い、他の１つあるいは２つのア
   ドレスをリフレツシユアドレスメモリおよびリフレツシ
   ユステータスメモリとして用い、残余のアドレスをデー
   タメモリとして用いるようにし、上記１つのメモリのリ
   フレツシユアドレスメモリおよびリフレツシユステータ
   スメモリからリフレツシユアドレス信号およびリフレツ
   シユステータス信号を読み出す第１過程と、そのリフレ
   ツシユステータス信号がリフレツシユ終了を示すもので
   あるか否かを判定する第２過程と、そのリフレツシユス
   テータス信号がリフレツシユ終了を示すものであるとき
   に全てのメモリの上記リフレツシユアドレス信号で示さ
   れる全てのメモリの上記データメモリのアドレスからデ
   ータ信号を読み出す第３過程と、全てのメモリの上記リ
   フレツシユバツフアメモリのアドレスを指定する第４過
   程と、全てのメモリの上記リフレツシユバツフアメモリ
   に上記読み出したリフレツシユアドレスのデータ信号を
   書き込む第５過程と、しかる後に上記１つのメモリのリ
   フレツシユステータスメモリにリフレツシユ半終了を示
   すリフレツシユステータス信号を書き込む第６過程と、
   全てのメモリの上記リフレツシユバツフアメモリから上
   記リフレツシユアドレスのデータ信号を読み出す第７過
   程と、全てのメモリの上記データメモリの上記リフレツ
   シユアドレスを指定する第８過程と、全てのメモリの上
   記データメモリの上記リフレツシユアドレスに上記リフ
   レツシユバツフアメモリから読み出したデータ信号を書
   き込む第９過程と、しかる後に上記１つのメモリのリフ
   レツシユアドレスメモリに次回にリフレツシユすべきデ
   ータメモリのアドレス信号を書き込む第１０過程と、上
   記第１過程で読み出したリフレツシユステータス信号が
   リフレツシユ半終了を示すものであるときに上記第７過
   程にジヤンプさせる第１１過程とを含み、上記第１，第
   ２，第６，第１０過程は上記１つのメモリだけを駆動し
   、上記第３，第４，第７，第８過程はメモリを順次駆動
   して全てのメモリの動作を行い、第５，第９過程は、全
   てのメモリを同時に動作させることを特徴とする不揮発
   性メモリのリフレツシユ方式。