JPH11316716A - メモリ制御方法及び装置 - Google Patents

メモリ制御方法及び装置

Info

Publication number
JPH11316716A
JPH11316716A JP12368998A JP12368998A JPH11316716A JP H11316716 A JPH11316716 A JP H11316716A JP 12368998 A JP12368998 A JP 12368998A JP 12368998 A JP12368998 A JP 12368998A JP H11316716 A JPH11316716 A JP H11316716A
Authority
JP
Japan
Prior art keywords
memory
buffer memory
data
dmac
transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12368998A
Other languages
English (en)
Inventor
Yasuhiro Shimizu
靖浩 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP12368998A priority Critical patent/JPH11316716A/ja
Publication of JPH11316716A publication Critical patent/JPH11316716A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)
  • Static Random-Access Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Debugging And Monitoring (AREA)
  • Bus Control (AREA)
  • Read Only Memory (AREA)

Abstract

(57)【要約】 【課題】フラッシュROM等への書き込みに際し、ソフ
トウエアによる処理の負担を軽減し、データ転送に関わ
る処理を高速化し、更に、外部からの停電時にもフラッ
シュROM等への書き込みを行うことができるメモリ制
御方法及び装置を提供する。 【解決手段】 フラッシュROM23への書き込みに際
し、バス制御部21、バッファメモリ24、DMAC
(Direct Memory Access Controler)22を備え、メモ
リ転送に関わる処理をハードウエア化し、ソフトウエア
の介在を極力減らすことによって、メモリ転送を高速化
している。又、ファイル盤200内に二次電池27を備
え、停電時には、瞬時に電源が二次電池27に切り替わ
るようにしている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、伝送装置の監視制
御部に関し、特に、フラッシュROM、EEPROM、
SRAM等への書き込み・読み出しに用いるメモリ制御
方法及び装置に関する。
【0002】
【従来の技術】従来、電話回線等のための伝送装置は、
図10に示すように、制御盤、ファイル盤、被制御盤盤
を含んで構成されている。ここで、制御盤は、CPUを
搭載し、ソフトウエアによって動作する。又、ファイル
盤は、回線設定情報等を不揮発性メモリに格納し、電源
遮断時にも回線設定情報を復旧するための情報源とされ
る。このように、制御盤とファイル盤とで構成される監
視制御部が監視制御する被制御盤は、伝送に直接関わる
信号を処理するためのものであり、インタフェース盤等
が含まれる。
【0003】更に、上述したファイル盤が備える不揮発
性メモリの書き込み制御を行うための従来のメモリ制御
装置を図11に示す(特開昭62−164299号公
報)。図11を参照して従来のメモリ制御装置を説明す
ると、この装置は、CPU1の負担を軽減すべく、CP
U1とEEPROM2の間にデータラッチ4、アドレス
ラッチ3、書き込み信号ラッチ5等を備えたマイクロコ
ンピュータ装置である。
【0004】
【発明が解決しようとする課題】しかし、近年、伝送装
置あたりの回線容量が増加し、伝送装置内で監視制御す
る対象が増加している。そのために、ファイル盤に格納
する情報量も増加している。
【0005】これに対応するため、バッテリーでバック
アップしたSRAMを用いる方式は、ソフトウエアの制
御が容易であり、データの更新を高速に行うことができ
るという利点がある。その反面、SRAMの実装面積が
大きいため、ファイルの容量を増加させるのが、困難で
あるという欠点がある。
【0006】一方、SRAMの代替として、フラッシュ
ROMを用いることもできる。フラッシュROMは、S
RAMに比べて単位面積当たりの記憶容量が大きいた
め、ファイル容量の増加が容易である。しかし、フラッ
シュROMは、そのデバイスの特性上、任意のバイトの
みを書き換えることができず、特定のサイズ単位で書き
換えなければならないため、一旦、該当するサイズ分だ
け読み出して、変更すべきバイトを書き換えるというソ
フトウエアによる処理が必要であるので、CPUの負担
が重くなるという欠点がある。
【0007】そこで、本発明は、フラッシュROM等へ
の書き込みに際し、ソフトウエアによる処理の負担を更
に軽減し、データ転送に関わる処理を高速化することを
課題としている。
【0008】又、本発明は、停電時にもフラッシュRO
M等への書き込みを行うことができるメモリ制御方法及
び装置を提供することを課題としている。
【0009】
【課題を解決するための手段】上記の課題を解決するた
め、本発明では、フラッシュROMへの書き込みに際
し、バス制御部、バッファメモリ,ダイレクト・メモリ
・アクセス・コントローラ(DMAC)を備え、メモリ
転送に関わる処理をハードウエア化し、ソフトウエアの
介在を極力減らすことによって、メモリ転送を高速化し
ている。
【0010】具体的には、本発明のメモリ制御装置は、
DMACの指示に基づいてバッファメモリに格納された
データを不揮発性半導体メモリに書き込むメモリ制御装
置であって、前記DMACと前記バッファメモリと前記
半導体不揮発メモリはバス制御部に接続されており、前
記DMACと前記バス制御部はCPUで制御され、前記
DMACと前記バッファメモリと前記半導体不揮発メモ
リと前記バス制御部は電源回路又は二次電池で駆動され
る。
【0011】又、本発明のメモリ制御方法は、バッファ
メモリに格納されたデータを不揮発性半導体メモリに書
き込むメモリ制御方法であって、CPUから直接バッフ
ァメモリにデータを格納し、DMACの制御の下でバッ
ファメモリと不揮発性半導体メモリの間でデータ転送を
行わせるとともに、CPUには前記データ転送以外の処
理を行わせ、更に、停電時においては、バッファメモリ
と不揮発性半導体メモリの間でDMA転送が行われてい
る場合、停電の検知に基づいて、電源を二次電池に切り
替え、DMA転送を終了させるようにしている。
【0012】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しつつ説明する。
【0013】[第1の実施形態]図1は本発明の第1の
実施の形態に係るメモリ制御装置のブロック図である。
本発明の第1の実施形態に係るメモリ制御装置は、制御
盤100ファイル盤200とが分割された構成となって
おり、CPUバス300で接続されている。
【0014】制御盤100は、プログラムドIO(Prog
rammed Input/Output:PIO)10、CPU11、メ
モリ12、その他のデバイス13、電源回路14を備え
ている。ここに、制御盤100では、外部から電源を供
給し、電源回路14によって、制御盤100内部で必要
な電圧に変換し安定化してPIO10、CPU11、メ
モリ12、その他のデバイス13に供給している。
【0015】又、ファイル盤200は、バス制御部2
1,DMAC22,フラッシュROM23,バッファメ
モリ24、電源回路25、充電回路26、二次電池27
を備えている。ここに、ファイル盤200では、外部か
ら電源を供給し、電源回路25によって、ファイル盤2
00内部で必要な電圧に変換し安定化して、バス制御部
21,DMAC22,フラッシュROM23,バッファ
メモリ24、充電回路26に供給している。
【0016】そこで、以下、本発明の第1の実施形態に
係るメモリ制御装置が備える各構成要素について説明す
る。
【0017】まず、PIO10は、入出力をプログラム
で変更することができるインタフェースである。
【0018】CPU11は、中央演算装置であり、OS
やアプリケーションプログラム等のソフトウエアを実行
する。
【0019】メモリ12は、プログラム、データ等を格
納しておく記憶装置であり、必要に応じてCPU11か
らのアクセスを受ける。
【0020】その他のデバイス13は、制御盤100の
監視制御動作に必要なデバイスであり、各種レジスタ
群、デコーダ、プログラムカウンタ、スタックポインタ
等がある。
【0021】電源回路14は、外部から供給された電圧
を5V程度乃至30V程度の各種電圧に変換・安定化し
て、メモリ制御装置が備える制御盤100に供給する。
【0022】バス制御部21は、DMAC22の指示に
より、CPU、バッファメモリ、フラッシュROMの三
者間の接続を制御する。
【0023】DMAC22は、CPU11からの指示に
より、フラッシュROM23からバッファメモリ24
へ、又、バッファメモリ24からフラッシュROM23
へデータを転送するためのアドレスや制御信号を生成す
る。又、DMA(Direct Memory Access)転送の際のデ
ータの大きさや書き込みの手順等に関しては、使用する
フラッシュROMに合わせてインタフェースをとる。
【0024】フラッシュROM23は、特定のサイズ単
位で、データを電気的に一括消去することができる半導
体不揮発メモリである。
【0025】バッファメモリ24は、RAMで構成さ
れ、フラッシュROMからの転送データを一時格納す
る。又、このバッファメモリ24は、CPUからの読み
書きも可能であり、データを編集後にフラッシュROM
23にDMA転送するのに用いる。なお、バッファメモ
リ24とフラッシュROM23はアドレスの異なる領域
に配置される。
【0026】電源回路14は、外部から供給された電圧
を5V程度乃至30V程度の各種電圧に変換・安定化し
て、メモリ制御装置が備えるファイル盤200に供給す
る。
【0027】電源回路25は、電源14と同様である。
【0028】充電回路26は、外部電源供給中に、二次
電池27に充電する回路である。
【0029】二次電池27は、外部電源の供給が停止し
ても、ファイル盤200を一定時間動作させるのに十分
な電圧と静電容量を備えている。なお、上記の一定時間
とは、電源停止後に、バッファメモリ24内における全
データをフラッシュROM23にDMA転送するのに十
分な時間をいう。
【0030】以上、図1を参照して、本発明の第1の実
施の形態に係るメモリ制御装置の構成について説明し
た。
【0031】次に、図2乃至6を参照して、この装置に
より、データの読み出しと書き込みを行う方法につい
て、説明する。
【0032】まず、CPU11からファイル盤のフラッ
シュROM23に格納されたデータを読み出すには、図
2に示すように、単に、フラッシュROM23に割り当
てたアドレスを指定して、ランダムアクセスすればよ
い。従って、読み出しには特別な手順はない。
【0033】しかし、フラッシュROM23にデータを
書き込むためには所定の時間が必要であり、この所定の
時間の終了を待たずに、フラッシュROM23にアクセ
スすると、データを正確に書き込むことができない。そ
こで、本発明では、転送にかかる処理をハードウエア化
しソフトウエアの負担を軽減して、高速に書き込むこと
ができる手順を用いている。以下、図6を参照して、デ
ータの書き込みについて説明する。図6は、CPU11
からファイル盤200にデータを書き込む手順を示すフ
ローチャートである。
【0034】図6に示すように、ソフトウエアの処理と
して、まず、S601で、DMA転送中か否かを判断す
る。このとき、DMA転送中であれば、DMA転送が終
了するまで、DMA転送中か否かを判断する。一方、D
MA転送中でなければ、S602で、DMAC22に対
して、転送アドレスを指定する。
【0035】次に、S602で、DMAC22に対して
転送アドレスを指定した後、S603で、DMAC22
に対して、フラッシュROM23からバッファメモリ2
4にDMA転送をするよう指示する。すると、図3にお
いて太線で示すように、バス制御部21により、フラッ
シュROM23とバッファメモリ24との間のバスのみ
が接続され、CPUバス300から独立してDMA転送
が行われる。
【0036】すなわち、DMA転送中は、割り込みがあ
るまで、CPU11は通常の処理を実行することができ
る。この通常の処理を実行するため、CPU11はS6
04で割り込みがあるかどうかを判断し、割り込みがな
いときは、S605で通常処理を実行し、通常処理の実
行後に再びS604に戻ることによって通常処理を継続
する。
【0037】一方、割り込みがあった時は、S604か
らS606に進み、S606で、CPUは、バッファメ
モリ24内のデータを編集する。バッファメモリ24は
RAMで構成されているので、CPU11から通常のメ
モリとしてアクセスされている。なお、このとき、図4
において太線で示すように、バス制御部21によって、
CPU11及びバッファメモリ24が接続されている。
【0038】S606でのデータ編集後、S607で、
CPUは、DMAC22に対してバッファメモリ24か
らフラッシュROMにDMA転送するよう指示する。そ
うすると、図5に示すように、バス制御部21により、
フラッシュROM23とバッファメモリ24との間のバ
スのみが接続され、CPUバス300から独立してDM
A転送が行われる。
【0039】すなわち、DMA転送中は、割り込みがあ
るまで、CPU11は通常の処理を実行することができ
る。この通常の処理を実行するため、CPU11はS6
08で割り込みがあるかどうかを判断し、割り込みがな
いときは、S609で通常処理を実行し、通常処理の実
行後に再びS608に戻ることによって通常処理を継続
する。ただし、S608で割り込みがあったときは、処
理を終了する。
【0040】以上、電源供給時のファイル盤へのデータ
の書き込みについて説明した。次に、電源供給が停止し
たときのファイル盤へのデータの書き込みについて、図
6を参照して、説明する。
【0041】電源供給が停止すると、その停電の検知に
基づいて、瞬時に電源が二次電池27に切り替わる。そ
して、以下のように処理される。
【0042】まず、フラッシュROM23からバッファ
メモリ24へのDMA転送に関する処理について説明す
る。停電が、S603でDMAC22にフラッシュRO
M23からバッファメモリ24への転送を指示する以前
に生じた場合は、ハードウエアはなにも行わない。一
方、停電が、S603でDMAC22にフラッシュRO
M23からバッファメモリ24への転送を指示した直後
である場合は、転送(DMA転送)を完了させ、S60
3を終了させる。
【0043】次に、バッファメモリへの編集に関する処
理について説明する。停電が、S606でバッファメモ
リ24を編集中である場合は、ハードウエアとしては何
もしない。
【0044】更に、バッファメモリ24からフラッシュ
ROM23へのDMA転送に関する処理について説明す
る。停電が、S607でDMAC22にバッファメモリ
24からフラッシュROM23への転送を指示した直後
である場合は、転送(DMA転送)を完了させる。
【0045】以上、本発明の第1の実施の形態について
説明した。本発明の実施形態はこれ以外にもいくつか考
えられる。
【0046】[第2の実施形態]第2の実施形態を図7
に示す。この場合は、フラッシュROM23の代わりに
電気的消去可能なPROM(EEPROM(Electrical
ly Erasable and Programmable ROM))70を用い
ている。この第2の実施形態の構成と動作は、フラッシ
ュROM23がEEPROM70に置き換えられる点を
除いて、第1の実施形態と同じである。
【0047】この第2の実施形態においては、EEPR
OM70を用いているので、特定のブロックごとにデー
タを書き込み消去できるという利点がある。
【0048】[第3の実施形態]又、第3の実施の形態
を図8に示す。この場合は、二次電池81でバックアッ
プされたSRAM80を用いている。なお、二次電池8
2はファイル盤200を動作させるためのものである。
この第3の実施形態の構成と動作は、フラッシュROM
23がSRAM80に置き換えられる点及び二次電池を
2個備えた点を除いて、第1の実施形態と同じである。
【0049】この第3の実施形態においては、SRAM
80を用いているので、高速にデータを書き込み消去で
きるという利点がある。
【0050】[第4の実施形態]又、第4の実施形態を
図9に示す。この場合は、データチェック部90を設け
て、CRCチェックやSUMチェックをデータ転送の途
中に行うことで、データを更に高い精度で保証すること
ができる。この第4の実施形態の構成と動作は、データ
チェック部90を備えた点を除いて、第1の実施形態と
同じである。
【0051】この第4の実施形態においては、二次電池
27の充電が十分でなかったり、何らかの故障でDMA
転送が完全に終了しなかったとしても、あとでエラー検
出あるいはエラー訂正をすることができるという利点が
ある。
【0052】
【発明の効果】以上説明したように本発明によれば、フ
ラッシュROM等への書き込みに際し、ソフトウエアに
よる処理の負担を軽減し、データ転送に関わる処理を高
速化することができる。又、本発明によれば、外部から
の停電時にもフラッシュROM等への書き込みをおこな
うことができるメモリ制御方法及び装置を提供すること
ができる。
【0053】具体的には、本発明の効果は、第1に、C
PUの負担が軽減されるところにある。すなわち、バス
制御部を持ち、制御盤のCPUバスから分離した形でD
MA転送ができ、又、ファイル盤内部のメモリ間の転送
のため、遅延が少なくなるので、たとえば、nワードの
転送を行う場合、通常のCPUであれば、2nステップ
分以上の処理をCPUができることになる。
【0054】又、本発明の効果は、第2には、停電時に
もデータを保証することができるところにある。すなわ
ち、二次電池を持ち、停電時にもバッファメモリからフ
ラッシュROMへのDMA転送が継続できるので、書き
込み単位でのデータは、保証できる。
【0055】又、本発明の効果は、第3には、制御盤抜
去時にもデータを保証することができるところにある。
すなわち、バッファメモリにデータを確保してから、D
MA転送を始めるので、制御盤抜去時にもバッファメモ
リからフラッシュROMへのDMA転送が継続でき、書
き込み単位でのデータは、保証できる。
【0056】又、本発明の効果は、第4には、ファイル
盤抜去時にもデータを保証することができるところにあ
る。すなわち、ファイル盤を抜去して、電源の供給が絶
たれても、バッファメモリからフラッシュROMへのD
MA転送が継続できるので、書き込み単位でのデータ
は、保証できる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態のブロック図である。
【図2】フラッシュROMからデータを読み出す際の接
続を説明するブロック図である。
【図3】フラッシュROMフラッシュROMからバッフ
ァメモリへDMA転送を行う際の接続を説明するブロッ
ク図である。
【図4】CPUがバッファメモリをアクセスする際の接
続を説明するブロック図である。
【図5】バッファメモリからフラッシュROMへDMA
転送を行う際の接続を説明するブロック図である。
【図6】本発明の第1の実施形態のフローチャートであ
る。
【図7】本発明の第2の実施形態のブロック図である。
【図8】本発明の第3の実施形態のブロック図である。
【図9】本発明の第1の実施形態のブロック図である。
【図10】従来の一般的な伝送装置の構成を示す図であ
る。
【図11】従来のEEPROM制御装置である。
【符号の説明】
10 プログラムドIO(PIO) 11 CPU 12 メモリ 13 その他のデバイス 14 電源回路 21 バス制御部 22 ダイレクト・メモリ・アクセス・コントローラ
(DMAC) 23 フラッシュROM 24 バッファメモリ 25 電源回路 26 充電回路 27 二次電池 100 制御盤 200 ファイル盤
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI G11C 16/02 G11C 11/34 Z 16/06 17/00 601Q 631

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 ダイレクト・メモリ・アクセス・コント
    ローラ(DMAC)の指示に基づいてバッファメモリに
    格納されたデータを不揮発性半導体メモリに書き込むメ
    モリ制御装置であって、 前記DMACと前記バッファメモリと前記半導体不揮発
    メモリはバス制御部に接続されており、 前記DMACと前記バス制御部はCPUで制御され、 前記DMACと前記バッファメモリと前記半導体不揮発
    メモリと前記バス制御部とは電源回路又は二次電池で駆
    動されることを特徴とするメモリ制御装置。
  2. 【請求項2】 前記不揮発性半導体メモリは、フラッシ
    ュROMであることを特徴とする請求項1記載のメモリ
    制御装置。
  3. 【請求項3】 前記不揮発性半導体メモリは、電気的消
    去可能なPROM(EEPROM)であることを特徴と
    する請求項1記載のメモリ制御装置。
  4. 【請求項4】 前記不揮発性半導体メモリは、スタティ
    ックRAM(SRAM)であることを特徴とする請求項
    1記載のメモリ制御装置。
  5. 【請求項5】 前記不揮発性半導体メモリは、スタティ
    ックRAM(SRAM)であり、前記SRAMは前記電
    源回路又は第1の二次電池で駆動され、 前記DMACと前記バッファメモリと前記半導体不揮発
    メモリと前記バス制御部とは前記電源回路又は第2の二
    次電池で駆動されることを特徴とする請求項1記載のメ
    モリ制御装置。
  6. 【請求項6】 バッファメモリに格納されたデータを不
    揮発性半導体メモリに書き込むメモリ制御方法であっ
    て、 CPUから直接バッファメモリにデータを格納し、 ダイレクト・メモリ・アクセス・コントローラ(DMA
    C)の制御の下でバッファメモリと不揮発性半導体メモ
    リの間でデータ転送を行わせるとともに、前記CPUに
    は前記データ転送以外の処理を行わせることを特徴とす
    るメモリ制御方法。
  7. 【請求項7】 停電時において前記バッファメモリと前
    記不揮発性半導体メモリの間で前記転送が行われている
    場合には、 停電の検知に基づいて、電源を二次電池に切り替え、前
    記データ転送を終了させることを特徴とする請求項6記
    載のメモリ制御方法。
JP12368998A 1998-05-06 1998-05-06 メモリ制御方法及び装置 Pending JPH11316716A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12368998A JPH11316716A (ja) 1998-05-06 1998-05-06 メモリ制御方法及び装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12368998A JPH11316716A (ja) 1998-05-06 1998-05-06 メモリ制御方法及び装置

Publications (1)

Publication Number Publication Date
JPH11316716A true JPH11316716A (ja) 1999-11-16

Family

ID=14866898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12368998A Pending JPH11316716A (ja) 1998-05-06 1998-05-06 メモリ制御方法及び装置

Country Status (1)

Country Link
JP (1) JPH11316716A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6810444B2 (en) 2002-09-26 2004-10-26 Renesas Technology Corp. Memory system allowing fast operation of processor while using flash memory incapable of random access
JP2008152601A (ja) * 2006-12-19 2008-07-03 Konica Minolta Business Technologies Inc メモリ装置
JP2011175379A (ja) * 2010-02-23 2011-09-08 Toshiba Corp マイクロコンピュータ及び車両

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6810444B2 (en) 2002-09-26 2004-10-26 Renesas Technology Corp. Memory system allowing fast operation of processor while using flash memory incapable of random access
JP2008152601A (ja) * 2006-12-19 2008-07-03 Konica Minolta Business Technologies Inc メモリ装置
JP2011175379A (ja) * 2010-02-23 2011-09-08 Toshiba Corp マイクロコンピュータ及び車両

Similar Documents

Publication Publication Date Title
US5109505A (en) Semiconductor memory disk apparatus with backup device capable of being accessed immediately after power source is recovered
EP0518623A2 (en) Apparatus and method for suspending and resuming software on a computer
US20100122017A1 (en) Memory controller, non-volatile memory system, and host device
JPH10320512A (ja) 不揮発性半導体ディスク装置
EP0833252B1 (en) Memory management method for portable terminal
JPWO2009107212A1 (ja) ストレージ装置、ストレージ制御装置およびストレージ制御方法
TW403880B (en) Relocatable code storage in an integrated circuit with an embedded microcontroller
KR100758300B1 (ko) 플래시 메모리 장치 및 그것의 프로그램 방법
TW201312573A (zh) 快閃記憶體儲存裝置及其不良儲存區域的判定方法
JPH05266219A (ja) マイクロコンピュータ
US7234036B1 (en) Method and apparatus for resolving physical blocks associated with a common logical block
JPH11316716A (ja) メモリ制御方法及び装置
US6182207B1 (en) Microcontroller with register system for the indirect accessing of internal memory via auxiliary register
JPH07200418A (ja) データ記憶装置ならびにその制御方法
US6381175B2 (en) Method and system for validating flash memory
US6898680B2 (en) Minimization of overhead of non-volatile memory operation
CN112198949A (zh) 一种硬盘管理方法、装置、电子设备及存储介质
JP4670370B2 (ja) メモリコントローラ及びフラッシュメモリシステム
JP3125526B2 (ja) 記憶装置
JPH10240633A (ja) メモリシステム及びメモリカード
JPH07281962A (ja) 電気的書換可能な不揮発性メモリのアクセス方法
JPH0836532A (ja) 低消費電力端末装置
JP4282410B2 (ja) フラッシュメモリの制御回路、並びに、この制御回路を備えるメモリコントローラ及びフラッシュメモリシステム
JP3190421B2 (ja) Icメモリカードシステム
JP2022040856A (ja) メモリ制御装置及びメモリ制御方法