JPH0325544A - メモリ制御回路 - Google Patents
メモリ制御回路Info
- Publication number
- JPH0325544A JPH0325544A JP1160374A JP16037489A JPH0325544A JP H0325544 A JPH0325544 A JP H0325544A JP 1160374 A JP1160374 A JP 1160374A JP 16037489 A JP16037489 A JP 16037489A JP H0325544 A JPH0325544 A JP H0325544A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- circuit
- sram
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003068 static effect Effects 0.000 claims abstract description 5
- 238000001514 detection method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 241000270666 Testudines Species 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、スタティックランダムアクセスメモリ（以下
、ＳＲＡＭと記す）と、電気的に書換可能な不揮発性メ
モリ（以下、ＩＣＩＩ：ＦＲＯＭと記す）をワンチップ
に集積したメモリの制御回路に関するものである。
、ＳＲＡＭと記す）と、電気的に書換可能な不揮発性メ
モリ（以下、ＩＣＩＩ：ＦＲＯＭと記す）をワンチップ
に集積したメモリの制御回路に関するものである。
従来の技術
近年、ＳＲＡＭとＫＫＦＲＯＭをワンチップに集積した
メモリの制御回路は、機器の設定条件や通電時間の記憶
データの変更のために使用されてかり、機器に電源が投
入された時、ＫＫＦＲＯＭのデータがＳＲＡＭに転送さ
れるように制御を行なう。そしてメモリ外部からＳＲＡ
Ｍデータの機器設定条件が変更された後、あるいは，通
電時間が加算された後に、機器の電源が切られても前記
データが失なわれないように、ＳＲＡＭのデータがＥＸ
ＦＲＯＭへ転送されるように制御されるべく構成されて
いる。
メモリの制御回路は、機器の設定条件や通電時間の記憶
データの変更のために使用されてかり、機器に電源が投
入された時、ＫＫＦＲＯＭのデータがＳＲＡＭに転送さ
れるように制御を行なう。そしてメモリ外部からＳＲＡ
Ｍデータの機器設定条件が変更された後、あるいは，通
電時間が加算された後に、機器の電源が切られても前記
データが失なわれないように、ＳＲＡＭのデータがＥＸ
ＦＲＯＭへ転送されるように制御されるべく構成されて
いる。
発明が解決しようとする課題
しかしながら上記の従来の構成では、ＳＲＡＭのデータ
がＸＫＦＲＯＭへ転送が終わる前に機器の電源が切られ
てし１うと、設定されたデータが保証されず、１た、Ｓ
ＲＡＭのデータが変更されるたびにＩＣＥＦＲＯＭへデ
ータが転送される。
がＸＫＦＲＯＭへ転送が終わる前に機器の電源が切られ
てし１うと、設定されたデータが保証されず、１た、Ｓ
ＲＡＭのデータが変更されるたびにＩＣＥＦＲＯＭへデ
ータが転送される。
ＩＣＩＣＰＲＯＭは、無限にデータ転送すなわち、書換
可能でなく、その書換には限シがあるため、ＩＥＩＣＰ
ＲＯＭ部すなわちメモリの寿命を短かくするという欠点
を有していた。
可能でなく、その書換には限シがあるため、ＩＥＩＣＰ
ＲＯＭ部すなわちメモリの寿命を短かくするという欠点
を有していた。
本発明は上記従来の課題を解決するもので，ＳＲＡＭの
データがＩＣＩＣＰＲＯＭへ転送が終わる前に機器の電
源が切られても，転送が終わる唾でメモリに電源を供給
する回路を有し，ＳＲＡＭのデータが変更されるたびに
！ＣＩ！ＰＲＯＭへデータを転送するのではなく，機器
の電源を切る時に一度だけ転送を行ない、ＩＥＩＣＰＲ
ＯＭ部すなわちメモリの寿命を大幅に向上させるメモリ
制御回路を提供することを目的とする。
データがＩＣＩＣＰＲＯＭへ転送が終わる前に機器の電
源が切られても，転送が終わる唾でメモリに電源を供給
する回路を有し，ＳＲＡＭのデータが変更されるたびに
！ＣＩ！ＰＲＯＭへデータを転送するのではなく，機器
の電源を切る時に一度だけ転送を行ない、ＩＥＩＣＰＲ
ＯＭ部すなわちメモリの寿命を大幅に向上させるメモリ
制御回路を提供することを目的とする。
課題を解決するための手段
この目的を達成するために本発明のメモリ制御回路は．
ＳＲＡＭとＩＥｉＣＰＲＯＭをフンチップに集積したメ
モリを有する回路と，機器の電源投入時に、前記ＫＩＰ
ＲＯＭのデータを８ＲＡＭへ転送する信号を発生する第
１の回路と、機器の電源遮断時に、前記ＳＲＡＭのデー
タをＲＸＰＲＯＭヘ転送する信号を発生する第２の回路
と，機器の電源が遮断されても，前記転送が終了するま
でメモリの電源を保持するバックアップ回路の構成を有
している。
ＳＲＡＭとＩＥｉＣＰＲＯＭをフンチップに集積したメ
モリを有する回路と，機器の電源投入時に、前記ＫＩＰ
ＲＯＭのデータを８ＲＡＭへ転送する信号を発生する第
１の回路と、機器の電源遮断時に、前記ＳＲＡＭのデー
タをＲＸＰＲＯＭヘ転送する信号を発生する第２の回路
と，機器の電源が遮断されても，前記転送が終了するま
でメモリの電源を保持するバックアップ回路の構成を有
している。
作用
この構成によって、機器の電源投入時には、ＮＮＦＲＯ
Ｍ（Ｄデー１をＳ Ｒ Ａ Ｍヘ， 電源遮断時には、
ＳＲＡＭデータをＩＣＥＦＲＯＭへ転送する制御信号を
出力することによ９、メモリの寿命を大幅に向上し、ま
たバックアップ回路を有することによシ，確実にＳＲＡ
ＭのデータをＫＩＣＰＲＯＭへ転送することができる。
Ｍ（Ｄデー１をＳ Ｒ Ａ Ｍヘ， 電源遮断時には、
ＳＲＡＭデータをＩＣＥＦＲＯＭへ転送する制御信号を
出力することによ９、メモリの寿命を大幅に向上し、ま
たバックアップ回路を有することによシ，確実にＳＲＡ
ＭのデータをＫＩＣＰＲＯＭへ転送することができる。
実施例
以下本発明の一実施例について、図面を参照しながら説
明する。
明する。
第１図および第２図は，本発明の一実施例のブロック図
かよび，タイミングチャートを示すものである。
かよび，タイミングチャートを示すものである。
第１図に＞いて１はＳＲＡＭとＸ！ＣＰＲＯＭをフンチ
ップに集積したメモリ，１１Ｌはメモリ内のＳＲＡＭデ
ータ部，１ｂはメモリ内（７）ＫＸＦＲＯＭデータ部、
１０はＩＣＩＰＲＯＭのデ−１’をＳＲＡＭへ転送する
ためのゲー｝，１（１はＳＲＡＭのデータを［ＦＲＯＭ
へ転送するためのゲート，２はＳＲＡＭのデータの番地
を示す信号９はＳＲＡＭへメモリ外部からデータを入出
力させるための制御信号，４はデータの入出力線、６は
バックアップ回路、ｅは１Ｃのゲートをアクティブにす
るモノマルチ回路，７は１ｄの゛ゲートをアクティブに
するモノマルチ回路、８は機器の電圧検知回路，９は機
器の電源スイッチである。第２図は第１図で示されてい
るａ〜●のタイミングチャートを示すもので、ａは機器
の電源電圧、ｂは電源検出回路の出力信号、０はメモリ
のバックアップ電源電圧、ｄ，●はモノマルチ出力信号
である。
ップに集積したメモリ，１１Ｌはメモリ内のＳＲＡＭデ
ータ部，１ｂはメモリ内（７）ＫＸＦＲＯＭデータ部、
１０はＩＣＩＰＲＯＭのデ−１’をＳＲＡＭへ転送する
ためのゲー｝，１（１はＳＲＡＭのデータを［ＦＲＯＭ
へ転送するためのゲート，２はＳＲＡＭのデータの番地
を示す信号９はＳＲＡＭへメモリ外部からデータを入出
力させるための制御信号，４はデータの入出力線、６は
バックアップ回路、ｅは１Ｃのゲートをアクティブにす
るモノマルチ回路，７は１ｄの゛ゲートをアクティブに
するモノマルチ回路、８は機器の電圧検知回路，９は機
器の電源スイッチである。第２図は第１図で示されてい
るａ〜●のタイミングチャートを示すもので、ａは機器
の電源電圧、ｂは電源検出回路の出力信号、０はメモリ
のバックアップ電源電圧、ｄ，●はモノマルチ出力信号
である。
以上のように構成されたメモリ制御回路について、以下
その動作を説明する。
その動作を説明する。
機器の電源スイッチ９によシ電源が投入されると（タイ
ミングチャート亀を参照）、電圧検出回路８は機器の電
圧が正常になるまでｏＶ（以後Ｌレベルと記す）を出力
し電圧が正常になってからＶｃａ （以後中レベルと記
す）に立上がる（タイミングチャートｂを参照）。ｂの
出力がＬレベルからＨレベルに立上がる時、モノマルチ
回路６はＫＩＣＦＲＯＭ（Ｄデータ１ ｂがｓＲＡＭＩ
＆へ転送するのに必要な時間だけグー｝１０をアクテ
ィブにする制御信号を出力する（タイミングチャートｄ
を参照〉。ＳＲＡＭデータは、機器の設定条件や通電時
間であるため、要求に応じて，メモリ外部から、ＳＲＡ
Ｍのデータ香地を示す信号２（一般にアドレスバス）、
シよびデータを入出力させる制御信号３（一般にチップ
セレク｝Ｄよびりード、ライト信号）によシ、データの
入出力線４（一般にデータバス）によシ％ＳＲＡＭデー
タ１ａの読み出しや変更が行なわれる。そして、機器の
電圧スイッチ９がオフられた時，機器の電圧の異常を検
知し，一定値以下に電圧が下がると、電圧検知回路８の
出力ｂはＨレベルからＬレベルに立下がる（タイミング
チャー｝ｂ参照）。前記ｂの出力がＨレベルからＬレベ
ルに立下がる時、七ノマルチ回路７は、変更されたＳＲ
ＡＭデータ１ａを保持するために、ＸＲＦＲＯＭ１ｂに
全データを転送するのに必要な時間ｔだけゲート１ｄを
アクティブにする制御信号を出力する（タイミングチャ
ートｅ参照）。筐た、機器の電源がオフられてもバック
アップ回路６によシ、前記データの転送が完了する筐で
は、メモリ１かよびモノマルチ回路６．７の電源電圧は
保持されている（タイミングチャートＣ参照）。
ミングチャート亀を参照）、電圧検出回路８は機器の電
圧が正常になるまでｏＶ（以後Ｌレベルと記す）を出力
し電圧が正常になってからＶｃａ （以後中レベルと記
す）に立上がる（タイミングチャートｂを参照）。ｂの
出力がＬレベルからＨレベルに立上がる時、モノマルチ
回路６はＫＩＣＦＲＯＭ（Ｄデータ１ ｂがｓＲＡＭＩ
＆へ転送するのに必要な時間だけグー｝１０をアクテ
ィブにする制御信号を出力する（タイミングチャートｄ
を参照〉。ＳＲＡＭデータは、機器の設定条件や通電時
間であるため、要求に応じて，メモリ外部から、ＳＲＡ
Ｍのデータ香地を示す信号２（一般にアドレスバス）、
シよびデータを入出力させる制御信号３（一般にチップ
セレク｝Ｄよびりード、ライト信号）によシ、データの
入出力線４（一般にデータバス）によシ％ＳＲＡＭデー
タ１ａの読み出しや変更が行なわれる。そして、機器の
電圧スイッチ９がオフられた時，機器の電圧の異常を検
知し，一定値以下に電圧が下がると、電圧検知回路８の
出力ｂはＨレベルからＬレベルに立下がる（タイミング
チャー｝ｂ参照）。前記ｂの出力がＨレベルからＬレベ
ルに立下がる時、七ノマルチ回路７は、変更されたＳＲ
ＡＭデータ１ａを保持するために、ＸＲＦＲＯＭ１ｂに
全データを転送するのに必要な時間ｔだけゲート１ｄを
アクティブにする制御信号を出力する（タイミングチャ
ートｅ参照）。筐た、機器の電源がオフられてもバック
アップ回路６によシ、前記データの転送が完了する筐で
は、メモリ１かよびモノマルチ回路６．７の電源電圧は
保持されている（タイミングチャートＣ参照）。
以上のように本実施例によれば、機器の電源投入あるい
はオフを検知する電圧検出回路と、その出力に応じてＥ
ＩＣｉ’ＲＯＭデータをＳＲＡＭへ転送するゲートをア
クティブにするモノマルチ回路，筐たは、ＳＲＡＭデー
タを］ＥＩＥＦＲＯＭへ転送するゲートをアクティブに
するモノマルチ回路と、バックアップ回路を設けること
によυＳＲＡＭデータの変更がされても、ｉｃＸＦＲＯ
Ｍへデータを転送する必要が無く，メモリの寿命を大幅
に向上することはいう！でもなく％また、機器電源オフ
時にも確実にデータを保存することができる。
はオフを検知する電圧検出回路と、その出力に応じてＥ
ＩＣｉ’ＲＯＭデータをＳＲＡＭへ転送するゲートをア
クティブにするモノマルチ回路，筐たは、ＳＲＡＭデー
タを］ＥＩＥＦＲＯＭへ転送するゲートをアクティブに
するモノマルチ回路と、バックアップ回路を設けること
によυＳＲＡＭデータの変更がされても、ｉｃＸＦＲＯ
Ｍへデータを転送する必要が無く，メモリの寿命を大幅
に向上することはいう！でもなく％また、機器電源オフ
時にも確実にデータを保存することができる。
発明の効果
以上のように本発明は、ＳＲＡＭと［ＦＲＯＭをワンチ
ップに集積したメモリを有する回路と、機器の電源投入
時に、前記ＩＣＩＣＰＲＯＭのデータをＳＲＡＭへ転送
する信号を発生する第１の回路と、機器の電源遮断時に
、前記ＳＲＡＭのデータをＸＩＰＲＯＭへ転送する信号
を発生する第２の回路と、機器の電源が遮断されても前
記転送が終了する會でメモリの電源を保持するバックア
ップ回路を設けることによシ、メモリの寿命を大幅に向
上し、筐た電源オフ時にも確実にデータを保存すること
ができる優れたメモリ制御回路を実現できるものである
。
ップに集積したメモリを有する回路と、機器の電源投入
時に、前記ＩＣＩＣＰＲＯＭのデータをＳＲＡＭへ転送
する信号を発生する第１の回路と、機器の電源遮断時に
、前記ＳＲＡＭのデータをＸＩＰＲＯＭへ転送する信号
を発生する第２の回路と、機器の電源が遮断されても前
記転送が終了する會でメモリの電源を保持するバックア
ップ回路を設けることによシ、メモリの寿命を大幅に向
上し、筐た電源オフ時にも確実にデータを保存すること
ができる優れたメモリ制御回路を実現できるものである
。
第１図は本発明の一実施例にかけるメモリ制御回路のブ
ロック図，第２図は同タイミングチャートである。 １・・・・・・メモリ，１１Ｌ・・団・メモリ内のＳＲ
ＡＭデータ部、１ｂ・・・・・・メモリ内のＩＥＫＦＲ
ＯＭデータ部、１０−・−ＩＣＩＣＰＲＯＭデータをＳ
ＲＡＭへ転送するゲート、１ｄ・・・・・・８ＲＡＭデ
ータをＲＩＣＦＲＯＭへ転送するゲート、６・・・・・
・バックアップ回路、６，７・・・・・・モノマルチ回
路、８・・・・・・電圧検知回路、９・・・・・・機器
の電源スイッチ、１０・・・・・・機器の電源。
ロック図，第２図は同タイミングチャートである。 １・・・・・・メモリ，１１Ｌ・・団・メモリ内のＳＲ
ＡＭデータ部、１ｂ・・・・・・メモリ内のＩＥＫＦＲ
ＯＭデータ部、１０−・−ＩＣＩＣＰＲＯＭデータをＳ
ＲＡＭへ転送するゲート、１ｄ・・・・・・８ＲＡＭデ
ータをＲＩＣＦＲＯＭへ転送するゲート、６・・・・・
・バックアップ回路、６，７・・・・・・モノマルチ回
路、８・・・・・・電圧検知回路、９・・・・・・機器
の電源スイッチ、１０・・・・・・機器の電源。
Claims (1)
- スタティックランダムアクセスメモリと電気的に書換可
能な不揮発性メモリをワンチップに集積したメモリを有
する回路と、機器の電源投入時に、前記不揮発性メモリ
のデータをスタティックランダムアクセスメモリへ転送
する信号を発生する第１の回路と、機器の電源遮断時に
、前記スタティックランダムアクセスメモリのデータを
不揮発性メモリへ転送する信号を発生する第２の回路と
、機器の電源が遮断されても、前記転送が終了するまで
メモリの電源を保持するバックアップ回路とを備えたメ
モリ制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1160374A JPH0325544A (ja) | 1989-06-22 | 1989-06-22 | メモリ制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1160374A JPH0325544A (ja) | 1989-06-22 | 1989-06-22 | メモリ制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0325544A true JPH0325544A (ja) | 1991-02-04 |
Family
ID=15713588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1160374A Pending JPH0325544A (ja) | 1989-06-22 | 1989-06-22 | メモリ制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0325544A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05143478A (ja) * | 1991-11-20 | 1993-06-11 | Sharp Corp | 不揮発性メモリ内容保護装置 |
| JPH05324494A (ja) * | 1992-05-21 | 1993-12-07 | Fujitsu Ltd | 不揮発性メモリ制御回路 |
-
1989
- 1989-06-22 JP JP1160374A patent/JPH0325544A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05143478A (ja) * | 1991-11-20 | 1993-06-11 | Sharp Corp | 不揮発性メモリ内容保護装置 |
| JPH05324494A (ja) * | 1992-05-21 | 1993-12-07 | Fujitsu Ltd | 不揮発性メモリ制御回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5382839A (en) | Power supply control circuit for use in IC memory card | |
| US6154808A (en) | Method and apparatus for controlling data erase operations of a non-volatile memory device | |
| US5706239A (en) | Rechargeable SRAM/flash PCMCIA card | |
| JPS62121979A (ja) | 集積回路メモリ | |
| JPS63223901A (ja) | 車載制御装置 | |
| EP0483978B1 (en) | I.C. card | |
| EP0173967B1 (en) | Microprogram load unit | |
| EP0438050B1 (en) | Nonvolatile semiconductor memory system | |
| US4620707A (en) | Non-volatile reprogrammable ram cartridge | |
| JPS59135698A (ja) | Ｅｅｐｒｏｍ装置 | |
| JPH09171486A (ja) | Ｐｃカード | |
| JPH0325544A (ja) | メモリ制御回路 | |
| US20050068842A1 (en) | Electronic device, nonvolatile memory and method of overwriting data in nonvolatile memory | |
| JPH04222997A (ja) | メモリカードにおけるデータ記録方法およびメモリカードシステム | |
| JPH11259357A (ja) | 半導体集積装置及び不揮発性メモリ書き込み方式 | |
| JPS6349860A (ja) | Ｅ↑２ｐｒｏｍ使用方式 | |
| JP3190421B2 (ja) | Ｉｃメモリカードシステム | |
| KR900005315A (ko) | 데이타 처리시스템의 개발방법 및 데이타 처리용 반도체 집적회로 | |
| JPS63305444A (ja) | 記憶装置 | |
| JP2581057B2 (ja) | 評価用マイクロコンピユ−タ | |
| JP2659147B2 (ja) | 評価用マイクロコンピュータ | |
| JPH0675866A (ja) | メモリ制御回路 | |
| US5889706A (en) | Apparatus for and method of terminal setting of integrated circuit | |
| JPH023834A (ja) | マイクロコンピュータシステム | |
| JPH0765586A (ja) | Ｅｅｐｒｏｍアクセス方式 |