JP2004118014A - 信号伝搬回路および表示装置 - Google Patents
信号伝搬回路および表示装置 Download PDFInfo
- Publication number
- JP2004118014A JP2004118014A JP2002283397A JP2002283397A JP2004118014A JP 2004118014 A JP2004118014 A JP 2004118014A JP 2002283397 A JP2002283397 A JP 2002283397A JP 2002283397 A JP2002283397 A JP 2002283397A JP 2004118014 A JP2004118014 A JP 2004118014A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- buffer
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000644 propagated effect Effects 0.000 claims abstract description 4
- 230000001902 propagating effect Effects 0.000 claims description 4
- 230000003287 optical effect Effects 0.000 description 15
- 238000007689 inspection Methods 0.000 description 10
- 239000011159 matrix material Substances 0.000 description 9
- 238000000034 method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 238000005401 electroluminescence Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000003086 colorant Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3266—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0283—Arrangement of drivers for different directions of scanning
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of El Displays (AREA)
Abstract
【課題】配線負荷が大きい場合でも、回路素子から出力された信号の歪みを低減する。
【解決手段】信号線駆動回路１４および走査線駆動回路１６は双方向に駆動可能である。表示装置１０は、信号線駆動回路１４をいずれかの方向で駆動する際に、最終段となる回路素子から出力される信号を伝搬する信号経路３６および４２ならびに２８および３４と、これらの信号経路が集結して形成される出力経路４６とを含む。信号経路３６および４２、信号経路２８および３４、および出力経路４６には、それぞれ、バッファ部３８およびスイッチ素子４０、バッファ部３０およびスイッチ素子３２、およびバッファ部４４が設けられる。信号線駆動回路１４における駆動の方向に応じてスイッチ素子４０または３２がオンとなって目的の信号が出力経路３４へ伝搬される。走査線駆動回路１６においても同様に行われる。
【選択図】 図１
【解決手段】信号線駆動回路１４および走査線駆動回路１６は双方向に駆動可能である。表示装置１０は、信号線駆動回路１４をいずれかの方向で駆動する際に、最終段となる回路素子から出力される信号を伝搬する信号経路３６および４２ならびに２８および３４と、これらの信号経路が集結して形成される出力経路４６とを含む。信号経路３６および４２、信号経路２８および３４、および出力経路４６には、それぞれ、バッファ部３８およびスイッチ素子４０、バッファ部３０およびスイッチ素子３２、およびバッファ部４４が設けられる。信号線駆動回路１４における駆動の方向に応じてスイッチ素子４０または３２がオンとなって目的の信号が出力経路３４へ伝搬される。走査線駆動回路１６においても同様に行われる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は信号伝搬回路および表示装置に関し、特に検査信号を出力する際に用いられる信号伝搬回路および表示装置に関する。
【０００２】
【従来の技術】
近年、各種電気機器の表示装置として液晶ディスプレイが用いられるようになっており、次世代平面表示パネルとして有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）ディスプレイの利用が期待されている。これらディスプレイの表示方法としてアクティブマトリックス駆動方式を用いたディスプレイは、アクティブマトリックス型ディスプレイと呼ばれる。アクティブマトリックス型ディスプレイは、縦横に配置されたマトリクス状の複数の画素を有し、各画素にはスイッチ素子が配置される。また、マトリックス状の画素群は、輝度データを伝搬する信号線を駆動する信号線駆動回路および走査線を駆動する走査線駆動回路により順次選択され、データの書き込みが行われる。これらの信号線駆動回路および走査線駆動回路において、たとえば、シフトレジスタが用いられる。
【０００３】
このようなアクティブマトリックス型ディスプレイの用途の広がりに伴い、画素へのデータ書き込みの方向を切り替え可能にするという要求が高まっている。たとえば、これらのディスプレイを最終製品である電気機器へ組み込む方法は電気機器の種類毎に異なり、組み込み方に応じてデータの書き込み方向を切り替える必要がある。
【０００４】
さらに、ディスプレイ一体型の各種カメラにおいて、通常の被写体の撮影には通常表示、撮影者自身の撮影には鏡像表示等の切り替えが必要であり、この場合もデータの書き込み方向の切り替えが可能な駆動回路が要求される。
【０００５】
このような要求を満たすために、双方向にデータの転送が可能なシフトレジスタを用いた信号線駆動回路や走査線駆動回路が開発されている（たとえば特許文献１参照）。
【０００６】
ところで、上述したようなマトリクス型表示装置の信号線駆動回路や走査線駆動回路の動作状態を検査するために、信号線駆動回路や走査線駆動回路のシフトレジスタの最終段から出力される信号を調べる手法が開示されている（特許文献２参照）。このように、シフトレジスタの最終段から出力される信号を検査に用いることにより、トランジスタの劣化を検知することができる。
【０００７】
【特許文献１】
特開平１０−７４０６０号公報
【特許文献２】
特開２０００−１３１７０８号公報
【０００８】
【発明が解決しようとする課題】
しかし、このような検査を行う場合、たとえばシフトレジスタの最終段と検査信号出力端子であるコネクタピンとの距離が長いと、配線負荷の影響により出力信号の歪みが大きくなり、検査を精度よく行えないという問題が生じる。とくに、データの書き込み方向が切り替え可能な信号線駆動回路および走査線駆動回路においては、シフトレジスタの初段および最終段の双方からの信号を検査信号として取り出す必要がある。通常、信号線駆動回路および走査線駆動回路は、表示領域の周囲に配置されるため、シフトレジスタの初段および最終段は、それぞれ、表示領域の幅および高さに応じた距離を隔てて設けられる。したがって、信号線駆動回路および走査線駆動回路のシフトレジスタの初段および最終段の双方からの出力を精度よく取り出すためには、これらのシフトレジスタの配置および出力端子の配置を考慮して、出力信号の歪みを適切に回復する回路設計を行う必要がある。
【０００９】
本発明は、そうした課題に鑑みてなされたものであり、その目的は、配線負荷が大きい場合でも、回路素子から出力された信号の歪みを低減して所望の出力特性を得る技術の提供にある。本発明の別の目的は、データの書き込み方向が切り替え可能な表示装置において、いずれの方向にデータが書き込まれるときでも、回路素子から出力された信号を精度よく取り出す技術の提供にある。
【００１０】
【課題を解決するための手段】
本発明のある態様はそれぞれが異なる回路素子から出力される信号を伝搬する複数の信号経路と、それらが集結して形成されるひとつの出力経路とを含み、複数の信号経路にはそれぞれバッファ素子と、そのバッファ素子の出力を受けるスイッチ素子とが設けられ、そのスイッチ素子の出力どうしが結線されて出力経路が形成され、出力経路にはバッファ素子が設けられ、動作モードに応じて複数の信号経路のいずれかのスイッチ素子がオンとなって目的の信号が選択され、出力経路へ伝搬されることを特徴とする信号伝搬回路に関する。
【００１１】
このようにすれば、異なる回路素子から出力された信号は、それぞれ信号経路に配置されたバッファ素子を通して出力経路に出力されるので、各回路素子から出力経路までの距離が遠くても、それぞれの信号経路において、配線負荷による信号特性の影響を回復することができる。さらに、出力経路においても、再度バッファ素子を通して配線負荷による信号の出力特性の影響を回復することができる。
【００１２】
ここで、バッファ素子は、複数の信号経路に設けられたバッファ素子と、出力経路に設けられたバッファ素子の両方を通過することによって目的の信号が所望の出力特性を得るべく、分散的に配置することができる。このように、バッファ素子を分散して配置することにより、それぞれのバッファ素子のサイズを小さくすることができる。
【００１３】
ここで、異なる回路素子はそれぞれ、複数の画素回路を順次駆動するブロックにおいて、駆動を正方向または逆方向で行う際に最終段となる回路素子であってよく、動作モードは、駆動を正方向または逆方向で行うことに対応して切り替えてよい。これにより、双方向に駆動を行うことのできる信号伝搬回路において、複数の回路素子の両端のいずれから信号が出力されても、配線負荷による信号の出力特性の影響を回復することができる。
【００１４】
本発明の別の態様は、複数の画素回路と、これらの画素回路を順次駆動する回路ブロックと、この回路ブロックにおいて、駆動を正方向または逆方向で行う際にそれぞれ最終段となる回路素子から出力される信号を伝搬する複数の信号経路と、それらの信号経路が集結して形成されるひとつの出力経路とを含み、複数の信号経路にはそれぞれバッファ素子と、そのバッファ素子の出力を受けるスイッチ素子とが設けられ、そのスイッチ素子の出力どうしが結線されて出力経路が形成され、出力経路にはバッファ素子が設けられ、回路ブロックにおける駆動の方向に応じて複数の信号経路のいずれかのスイッチ素子がオンとなって目的の信号が選択され、出力経路へ伝搬されることを特徴とする表示装置に関する。
【００１５】
このようにすれば、双方向にデータ書き込みが行える表示装置において、いずれの方向に書き込みを行う場合でも、最終段となる回路素子からの出力信号を、配線負荷による影響を回復して、所望の出力特性で得ることができる。
【００１６】
ここで、バッファ素子は、複数の信号経路に設けられたバッファ素子と、出力経路に設けられたバッファ素子の両方を通過することによって目的の信号が所望の出力特性を得るべく、分散的に配置することができる。このように、バッファ素子を分散して配置することにより、それぞれのバッファ素子のサイズを小さくすることができる。
【００１７】
本発明のまた別の態様は、複数の画素回路を順次駆動する回路ブロックにおいて、最終段に位置する回路素子からコネクタピンに至る信号経路を有し、この信号経路には、回路素子に近接するバッファ素子と、コネクタピンに近接するバッファ素子が設けられ、伝搬すべき信号が最終的に所望の出力特性を得るために必要な複数のバッファ素子が分散的に配置されたことを特徴とする信号伝搬回路に関する。
【００１８】
このようにすれば、コネクタピンと最終段の回路素子との間の距離が離れていても、回路素子からの出力信号を、配線負荷による影響を回復して、所望の出力特性で得ることができる。
【００１９】
なお、以上の構成要素の任意の組合せ、本発明の表現を方法に変換したものもまた、本発明の態様として有効である。
【００２０】
【発明の実施の形態】
実施の形態においては、本発明を表示装置に適用した例を説明する。ここでは、表示装置としてアクティブマトリックス型有機ＥＬディスプレイを想定する。以下、いくつかの実施の形態に分けて説明する。
【００２１】
（第一の実施の形態）
本実施の形態において、データの書き込み方向を切り替え可能な表示装置に本発明を適用した場合について説明する。
【００２２】
図１は本発明の第一の実施の形態に係る表示装置の平面図である。
表示装置１０は、表示領域１２と、信号線駆動回路１４と、走査線駆動回路１６と、制御回路１８とを有する。
【００２３】
表示領域１２は、縦方向にｍ行、横方向にｎ列のマトリクス状に配置された複数の画素２０を含む。各画素２０は、その内部に光学素子２２およびその画素回路２４を含む。ここで、光学素子２２は、発光素子として機能する有機発光ダイオード（ＯＬＥＤ：Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）である。画素２０の詳細については後述する。
【００２４】
表示領域１２において、１行目の画素２０は第１の走査線ＳＬ１に接続され、２行目の画素２０は第２の走査線ＳＬ２に接続され、それ以降各行の画素２０はそれぞれ対応する走査線に接続される。また、１列目の画素２０は第１の信号線ＤＬ１に接続され、２列目の画素２０は第２の信号線ＤＬ２に接続され、それ以降各列の画素２０はそれぞれ対応する信号線に接続される。
【００２５】
信号線駆動回路１４はｎ本の信号線のそれぞれを駆動する。走査線駆動回路１６はｍ本の走査線のそれぞれを駆動する。信号線駆動回路１４および走査線駆動回路１６の構成の詳細は後述するが、本実施の形態において、信号線駆動回路１４および走査線駆動回路１６は、双方向シフトレジスタを含む。
【００２６】
制御回路１８は、信号線駆動回路１４および走査線駆動回路１６それぞれに対して、これらに含まれるシフトレジスタを動作させるための水平クロック信号ＣＫＨ、水平スタート信号ＨＳＴ、垂直クロック信号ＣＫＶ、および垂直スタート信号ＶＳＴを供給する。また、制御回路１８は、信号線駆動回路１４および走査線駆動回路１６それぞれに対して、信号線駆動回路１４および走査線駆動回路１６のシフトレジスタのシフト方向を切り替える水平シフト方向切替信号ＨＣＨおよび垂直シフト方向切り替え信号ＶＣＨを供給する。水平シフト方向切替信号ＨＣＨおよび垂直シフト方向切り替え信号ＶＣＨが順方向を示す場合、図中、信号線は右方向に、走査線は下方向に順次選択される。水平シフト方向切替信号ＨＣＨおよび垂直シフト方向切り替え信号ＶＣＨが逆方向を示す場合、図中、信号線は左方向に、走査線は上方向に順次選択される。さらに、制御回路１８は、信号線駆動回路１４に映像信号Ｄａｔａを供給する。映像信号Ｄａｔａを供給するラインは、各画素２０の光学素子２２が発光する赤色（Ｒ）、緑色（Ｇ）、および青色（Ｂ）の色毎に複数設けることができる。なお、本実施の形態において、図中、制御回路１８と示しているのは、上記の各種信号を信号線駆動回路１４または走査線駆動回路１６に供給するコネクタピンである。
【００２７】
表示装置１０は、信号線駆動回路１４の異なる回路素子から出力される信号をそれぞれ伝搬する第１の信号経路２８および第３の信号経路３６と、第１のバッファ部３０および第１のスイッチ素子３２を介して第１の信号経路２８に接続された第２の信号経路３４と、第２のバッファ部３８および第２のスイッチ素子４０を介して第３の信号経路３６に接続された第４の信号経路４２とを有する。第２の信号経路３４と第４の信号経路４２は集結される。表示装置１０は、第３のバッファ部４４を介して第２の信号経路３４および第４の信号経路４２に接続された第１の出力経路４６をさらに有する。第１の出力経路４６は制御回路１８に接続され、信号線駆動回路１４からの検査信号が取り出される。ここで、第１の信号経路２８は、信号線駆動回路１４において、第１の信号線ＤＬ１を駆動するシフトレジスタの初段の回路素子からの出力信号を取り出す。また、第３の信号経路３６は、信号線駆動回路１４において、第ｎの信号線ＤＬｎを駆動するシフトレジスタの最終段の回路素子からの出力信号を取り出す。
【００２８】
表示装置１０は、走査線駆動回路１６の異なる回路素子から出力される信号を伝搬する第５の信号経路４８および第７の信号経路５６と、第４のバッファ部５０および第３のスイッチ素子５２を介して第５の信号経路４８に接続された第６の信号経路５４と、第５のバッファ部５８および第４のスイッチ素子６０を介して第７の信号経路５６に接続された第８の信号経路６２とを有する。第６の信号経路５４と第８の信号経路６２は集結される。表示装置１０は、第６のバッファ部６４を介して第６の信号経路５４および第８の信号経路６２に接続された第２の出力経路６６をさらに有する。第２の出力経路６６は制御回路１８に接続され、走査線駆動回路１６からの検査信号が取り出される。ここで、第５の信号経路４８は、走査線駆動回路１６において、第１の走査線ＳＬ１を駆動するシフトレジスタの初段の回路素子からの出力信号を取り出す。また、第７の信号経路５６は、走査線駆動回路１６において、第ｎの走査線ＳＬｎを駆動するシフトレジスタの最終段の回路素子からの出力信号を取り出す。
【００２９】
ここで、第１のバッファ部３０、第２のバッファ部３８、第３のバッファ部４４、第４のバッファ部５０、第５のバッファ部５８、および第６のバッファ部６４は、それぞれ複数のインバータ等のバッファ素子により構成することができる。これらのバッファ部のインバータの数はとくに限定されないが、第１のバッファ部３０と第３のバッファ部４４とに含まれるインバータの合計数、第２のバッファ部３８と第３のバッファ部４４とに含まれるインバータの合計数がそれぞれ偶数となるように設定される。また、第４のバッファ部５０と第６のバッファ部６４とに含まれるインバータの合計数、第５のバッファ部５８と第６のバッファ部６４とに含まれるインバータの合計数がそれぞれ偶数となるように設定される。また、これらのバッファ部のインバータは、制御回路１８に近づくにつれ、ファンアウトが大きくなるように構成されるのが好ましい。なお、各バッファ部３０、３８、４４、５０、５８、および６４は、通常の正論理のバッファ素子を用いて構成することもでき、この場合は、一経路上のバッファ素子の数は偶数でなくてもよい。
【００３０】
第１のスイッチ素子３２および第２のスイッチ素子４０は、たとえば、相補的にオンオフが切り替わるトランジスタにより構成することができる。第１のスイッチ素子３２および第２のスイッチ素子４０には、水平シフト方向切替信号ＨＣＨが入力されるように構成し、これらのオンオフの切り替えを行うようにすることができる。同様に、第３のスイッチ素子５２および第４のスイッチ素子６０とは、たとえば、相補的にオンオフが切り替わるトランジスタにより構成することができる。第３のスイッチ素子５２および第４のスイッチ素子６０には、垂直シフト方向切替信号ＶＣＨが入力されるように構成し、これらのオンオフの切り替えを行うようにすることができる。
【００３１】
図２は、図１に示した信号線駆動回路１４および走査線駆動回路１６の内部構成の一例を示す図である。信号線駆動回路１４は、信号線駆動用シフトレジスタ７０と、信号線駆動用バッファ回路７２と、スイッチ回路７４を含む。
【００３２】
図３は、図２に示した信号線駆動用シフトレジスタ７０の内部構成の一例を示す図である。信号線駆動用シフトレジスタ７０は、表示領域１２の画素の列数に対応する第１から第ｎの信号線用レジスタ回路Ｒ１〜Ｒｎを含む。ここで、信号線用レジスタ回路Ｒ１〜Ｒｎは、たとえばフリップフロップ回路やラッチ回路により構成することができる。各信号線用レジスタ回路Ｒ１〜Ｒｎには、水平クロック信号ＣＫＨが入力される。また、初段の第１の信号線用レジスタ回路Ｒ１および最終段の第ｎの信号線用レジスタ回路Ｒｎには、水平スタート信号ＨＳＴが入力される。さらに、各信号線用レジスタ回路Ｒ１〜Ｒｎには、水平シフト方向切替信号ＨＣＨが入力される。
【００３３】
各信号線用レジスタ回路Ｒ１〜Ｒｎは、水平クロック信号ＣＫＨに同期して、水平シフト方向切替信号ＨＣＨに応じた方向に水平スタート信号ＨＳＴをシフトする。
【００３４】
たとえば水平シフト方向切替信号ＨＣＨが順方向を示す場合、第１の信号線用レジスタ回路Ｒ１にハイの水平スタート信号ＨＳＴが入力される。この場合、各信号線用レジスタ回路Ｒ１〜Ｒｎはこの順で順次ハイの信号を次の信号線用レジスタ回路に出力していく。この行において、最終段の第ｎの信号線用レジスタ回路Ｒｎからのハイの信号は、第３の信号経路３６に出力される。
【００３５】
一方、水平シフト方向切替信号ＨＣＨが逆方向を示す場合、第ｎの信号線用レジスタ回路Ｒｎにハイの水平スタート信号ＨＳＴが入力される。この場合、各信号線用レジスタ回路Ｒｎ〜Ｒ１はこの順で順次ハイの信号を次の信号線用レジスタ回路に出力していく。この行において、初段の第１の信号線用レジスタ回路Ｒ１からのハイの信号は、第１の信号経路２８に出力される。
【００３６】
ハイの信号が入力された信号線用レジスタ回路Ｒ１〜Ｒｎは水平クロック信号ＣＫＨに同期して各信号線Ｑ１〜Ｑｎにハイを出力する。
【００３７】
図２に戻り、スイッチ回路７４は、表示領域１２の画素の列数に対応する第１から第ｎのトランジスタＴｒ１〜Ｔｒｎを含む。第１から第ｎのトランジスタＴｒ１〜Ｔｒｎのドレイン電極（ソース電極）には、データ線Ｄａｔａから輝度データが入力される。信号線駆動用シフトレジスタ７０から出力されたハイの信号は、信号線駆動用バッファ回路７２を介して第１から第ｎのトランジスタＴｒ１〜Ｔｒｎのゲートに印加される。これにより、第１から第ｎのトランジスタＴｒ１〜Ｔｒｎは順次オンとなる。第１から第ｎのトランジスタＴｒ１〜Ｔｒｎがオンとなると、対応する第１から第ｎの信号線ＤＬ１〜ＤＬｎには輝度データが流れる。
【００３８】
走査線駆動回路１６は、走査線駆動用シフトレジスタ７６および走査線駆動用バッファ回路７８を含む。走査線駆動用シフトレジスタ７６は、表示領域１２の行数に対応するｍ個の走査線用レジスタ回路を含む。走査線駆動用シフトレジスタ７６においても信号線駆動用シフトレジスタ７０と同様、各走査線用レジスタ回路には垂直クロック信号ＣＫＶが入力される。また、初段の走査線用レジスタ回路および最終段の走査線用レジスタ回路には、垂直スタート信号ＶＳＴが入力される。さらに、各走査線用レジスタ回路には垂直シフト方向切替信号ＶＣＨが入力される。各走査線用レジスタ回路は、垂直クロック信号ＣＫＶに同期して、垂直シフト方向切替信号ＶＣＨに応じた方向に垂直スタート信号ＶＳＴをシフトする。初段または最終段の走査線用レジスタ回路にハイの垂直スタート信号ＶＳＴが入力されると、各走査線用レジスタ回路は順方向または逆方向に順次ハイの信号を次の走査線用レジスタ回路に出力していく。ハイの信号が入力された走査線用レジスタ回路は垂直クロック信号ＣＫＶに同期して各走査線ＳＬ１〜ＳＬｎにハイを出力する。このとき、最終段または初段の走査線用レジスタ回路からのハイの信号は、第７の信号経路５６または第５の信号経路４８に出力される。
【００３９】
図４は、図１に示した画素２０の構成を示す回路図である。画素２０は、画素回路２４および光学素子２２を有する。画素回路２４は、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：以下、単にトランジスタという）であるスイッチング用トランジスタ８０および光学素子２２を駆動する駆動用トランジスタ８２、ならびに容量Ｃを含む。
【００４０】
スイッチング用トランジスタ８０において、ゲート電極は第１の走査線ＳＬ１に接続され、ドレイン電極（またはソース電極）は第１の信号線ＤＬ１に接続され、ソース電極（またはドレイン電極）は駆動用トランジスタ８２のゲート電極および容量Ｃの一方の電極に接続される。容量Ｃの他方の電極は駆動用トランジスタ８２のソース電極に接続される。
【００４１】
駆動用トランジスタ８２において、ソース電極は光学素子２２のアノードに接続され、ドレイン電極は電源線２６に接続され、実際に光学素子２２を発光させるための電圧Ｖｄｄが印加される。
【００４２】
光学素子２２は、アノードとカソードとの間に挟まれた発光素子層を含む。光学素子２２のアノードは駆動用トランジスタ８２のソース電極に接続され、カソードは接地される。
【００４３】
次に、図１〜４を参照して、本実施の形態における表示装置１０の動作を説明する。
まず、信号線が順方向に駆動される場合について説明する。この場合、まず、信号線駆動回路１４において、第１の信号線用レジスタ回路Ｒ１にハイの水平スタート信号ＨＳＴが入力される。走査線駆動回路１６においても同様に、初段の走査線用レジスタ回路にハイの垂直スタート信号ＶＳＴが入力される。これにより、第１の信号線用レジスタ回路Ｒ１および初段の走査線用レジスタ回路からハイの信号が出力され、第１の信号線ＤＬ１には所望の輝度データが、第１の走査線ＳＬ１にはハイの信号がそれぞれ出力される。したがって、第１の信号線ＤＬ１および第１の走査線ＳＬ１が交差する位置の画素２０が選択され、この画素２０の光学素子２２に輝度データの書き込みが行われる。
【００４４】
この後、１行目の画素が右方向に順次選択されていく。最終列の第ｎの信号線用レジスタ回路Ｒｎが選択されて次の水平クロック信号ＣＫＨが入力されると、第ｎの信号線用レジスタ回路Ｒｎは第３の信号経路３６にハイを出力する。第３の信号経路３６に出力されたハイの信号は、第２のバッファ部３８で増幅される。このとき、第２のスイッチ素子４０はオンとなっているので、この信号は第２のスイッチ素子４０および第４の信号経路４２を介して第３のバッファ部４４に入力され、さらに増幅された後、第１の出力経路４６を通じて制御回路１８から取り出される。
【００４５】
また、第１の信号線用レジスタ回路Ｒ１に水平スタート信号ＨＳＴが入力されるタイミングで、再び第１の信号線用レジスタ回路Ｒ１に水平スタート信号ＨＳＴが入力される。このとき、第ｎの信号線用レジスタ回路Ｒｎからのハイの信号は、再び第１の信号線用レジスタ回路Ｒ１に入力されるように構成していてもよい。
【００４６】
同様のタイミングで、走査線駆動回路１６において、２段目の走査線用レジスタ回路にハイが出力される。この後、１行目の画素と同様に２行目の画素が右方向に順次選択されていく。２行目の画素への輝度データの書き込みが終了すると３行目、４行目・・・と同様の処理が行われ、次いで最終段のｍ行目の画素への輝度データの書き込みが行われる。
【００４７】
最終段の走査線用レジスタ回路が選択されて次の垂直クロック信号ＣＫＶが入力されると、最終段の走査線用レジスタ回路は第７の信号経路５６にハイを出力する。第７の信号経路５６に出力されたハイの信号は、第５のバッファ部５８で増幅される。このとき、第４のスイッチ素子６０はオンとなっているので、この信号は第４のスイッチ素子６０および第８の信号経路６２を介して第６のバッファ部６４に入力され、さらに増幅された後、第２の出力経路６６を通じて制御回路１８から取り出される。
【００４８】
次に、信号線が逆方向に駆動される場合について説明する。この場合、信号線駆動回路１４および走査線駆動回路１６において、最終段の第ｎの信号線用レジスタ回路Ｒｎにハイの水平スタート信号ＨＳＴ、および最終段の走査線用レジスタ回路にハイの垂直スタート信号ＶＳＴがそれぞれ入力される。これにより、第ｎの信号線用レジスタ回路Ｒｎおよび最終段の走査線用レジスタ回路からハイの信号が出力され、第ｎの信号線ＤＬｎには所望の輝度データが、第ｍの走査線ＳＬｍにはハイの信号がそれぞれ出力される。したがって、第ｎの信号線ＤＬｎおよび第ｍの走査線ＳＬｍが交差する位置の画素２０が選択され、この画素２０の光学素子２２に輝度データの書き込みが行われる。
【００４９】
この後、ｍ行目の画素が左方向に順次選択されていく。初段の第１の信号線用レジスタ回路Ｒ１が選択されて次の水平クロック信号ＣＫＨが入力されると、第１の信号線用レジスタ回路Ｒ１は第１の信号経路２８にハイを出力する。第１の信号経路２８に出力されたハイの信号は、第１のバッファ部３０で増幅される。このとき、第１のスイッチ素子３２はオンとなっているので、この信号は第１のスイッチ素子３２および第２の信号経路３４を介して第３のバッファ部４４に入力され、さらに増幅された後、第１の出力経路４６を通じて制御回路１８から取り出される。
【００５０】
これ以降、信号線が順方向に駆動される場合と逆に、ｍ−１行目、ｍ−２行目・・・と同様の処理が行われ、次いで、初段の１行目の画素への書き込みが行われる。
【００５１】
初段の走査線用レジスタ回路が選択されて次の垂直クロック信号ＣＫＶが入力されると、初段の走査線用レジスタ回路は第５の信号経路４８にハイを出力する。第５の信号経路４８に出力されたハイの信号は、第４のバッファ部５０で増幅される。このとき、第４のスイッチ素子５２はオンとなっているので、この信号は第４のスイッチ素子５２および第６の信号経路５４を介して第６のバッファ部６４に入力され、さらに増幅された後、第２の出力経路６６を通じて制御回路１８から取り出される。
【００５２】
次に、図４を参照して、第１の信号線ＤＬ１および第１の走査線ＳＬ１が選択されたときの画素２０の動作を説明する。まず、第１の走査線ＳＬ１を選択してスイッチング用トランジスタ８０をオンとした後、第１の信号線ＤＬ１にデータ電位を与える。このとき、容量Ｃの電極の電位が上昇する。同時に、駆動用トランジスタ８２のゲート電極の電位も容量Ｃの電極の電位と同じに推移する。
【００５３】
駆動用トランジスタ８２のゲート電極の電位が所定値以上になると、その電圧に応じた電流が電源線２６から光学素子２２に流れ、光学素子２２が発光する。第１の走査線ＳＬ１を非選択としても、駆動用トランジスタ８２のゲート電位は保持されるので、光学素子２２は、駆動用トランジスタ８２のゲート電極に印加されるデータ電位に応じた輝度で発光しつづける。
【００５４】
以上のように、本実施の形態における表示装置１０によれば、信号線駆動回路１４の初段または最終段のいずれから信号が出力される場合であっても、第一のバッファ部３０または第二のバッファ部４０により信号値を増幅させ、次いで第三のバッファ部４４によりさらに信号値を増幅させるので、配線負荷の大きい場合でも、信号波形のゆがみを少なくすることができる。また、同様の処理により、走査線駆動回路１６からの出力も、信号波形のゆがみを少なくすることができる。
【００５５】
（第二の実施の形態）
本実施の形態において、データの書き込み方向が固定された表示装置に本発明を適用した場合について説明する。
【００５６】
図５は本発明の第二の実施の形態に係る表示装置の平面図である。
表示装置１００は、表示領域１０２と、信号線駆動回路１０４と、走査線駆動回路１０６と、制御回路１２８とを有する。ここで、信号線駆動回路１０４および走査線駆動回路１０６は、第一の実施の形態における信号線駆動回路１４および走査線駆動回路１６と同様、それぞれ複数の回路素子を含む。本実施の形態において、複数の回路素子は一方向にのみシフトするレジスタ回路である。
【００５７】
表示装置１００は、信号線駆動回路１０４の最終段の回路素子からの出力信号を取り出す第９の信号経路１０８と、第７のバッファ部１１０を介して第９の信号経路１０８に接続された第１０の信号経路１１２と、第８のバッファ部１１４を介して第１０の信号経路１１２に接続された第３の出力経路１１６とを有する。また、表示装置１００は、走査線駆動回路１０６の最終段の回路素子からの出力信号を取り出す第１１の信号経路１１８と、第９のバッファ部１２０を介して第１１の信号経路１１８に接続された第１２の信号経路１２２と、第１０のバッファ部１２４を介して第１２の信号経路１２２に接続された第４の出力経路１２６とを有する。第３の出力経路１１６および第４の出力経路１２６は、制御回路１２８に接続され、信号線駆動回路１０４および走査線駆動回路１０６からの検査信号がそれぞれ取り出される。
【００５８】
ここで、第７のバッファ部１１０は信号線駆動回路１０４に近接して設けられ、第８のバッファ部１１４は制御回路１２８に近接して設けられる。このように、複数のバッファ部１１０および１１４が信号線駆動回路１０４の最終段のレジスタ回路から制御回路１２８までの経路状に分散的に配置されるので、制御回路１２８において、信号線駆動回路１０４からの出力信号を所望の出力特性で得ることができる。走査線駆動回路１０６からの出力信号についても同様である。
【００５９】
なお、図示していないが、制御回路１２８は、信号線駆動回路１０４に水平クロック信号ＣＫＨ、水平スタート信号ＨＳＴ、および映像信号Ｄａｔａを供給し、走査線駆動回路１０６に垂直クロック信号ＣＫＶおよび垂直スタート信号ＶＳＴを供給する。なお、本実施の形態においても、図中制御回路１２８と示しているのは、上記の各種信号を信号線駆動回路１０４または走査線駆動回路１０６に供給するコネクタピンである。
【００６０】
以上のように、本実施の形態における表示装置１００によれば、信号線駆動回路１０４の最終段から制御回路１２８までの距離が長く、配線負荷の大きい場合でも、信号波形のゆがみを少なくすることができる。
【００６１】
以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、そうした例を述べる。
【００６２】
図４に示したスイッチング用トランジスタは、ふたつ以上直列におかれてもよい。その際、電流増幅率など、それらのトランジスタの特性を異ならせてもよい。例えば、駆動用トランジスタに近い側のトランジスタの電流増幅率を低めに設定すれば、漏れ電流を減らす効果が大きい。
【００６３】
さらに、これらのスイッチング用トランジスタと駆動用トランジスタの特性を異ならせるようにしてもよい。例えば、駆動用トランジスタの電流増幅率を小さくした場合、同じ輝度レンジに対応する設定データのレンジが広がるため、輝度の制御が容易になる。
【００６４】
本発明は、表示装置への適用に限定されず、たとえばシフトレジスタを用いた装置に広く適用することができる。また、実施の形態においては、表示装置としてアクティブマトリックス型有機ＥＬディスプレイを想定して説明したが、表示装置として液晶を用いることもできる。
【００６５】
実施の形態においては、信号線駆動回路および走査線駆動回路の双方から検査信号を取り出す例を説明したが、いずれか一方のみから検査信号を取り出す構成とすることもできる。
【００６６】
【発明の効果】
本発明によれば、配線負荷が大きい場合でも、回路素子から出力された信号の歪みを低減して所望の出力特性を得ることができる。また、本発明によれば、データの書き込み方向が切り替え可能な表示装置において、いずれの方向にデータが書き込まれるときでも、回路素子から出力された信号を精度よく取り出すことができる。
【図面の簡単な説明】
【図１】本発明の第一の実施の形態に係る表示装置の平面図である。
【図２】図１に示した信号線駆動回路および走査線駆動回路の内部構成の一例を示す図である。
【図３】図２に示した信号線駆動用シフトレジスタの内部構成の一例を示す図である。
【図４】図１に示した画素２０の構成を示す回路図である。
【図５】本発明の第二の実施の形態に係る表示装置の平面図である。
【符号の説明】
１０ 表示装置、 １２ 表示領域、 １４ 信号線駆動回路、 １６ 走査線駆動回路、 １８ 制御回路、 ２０ 画素、 ２２ 光学素子、 画素回路２４、 第１のバッファ部３０、 ３２ 第１のスイッチ素子、 ３４ 第２の信号経路、 ３６ 第３の信号経路、 ３８ 第２のバッファ部、 ４０ 第２のスイッチ素子、 ４２ 第４の信号経路、 ４４ 第３のバッファ部、 ４６ 第１の出力経路、 ４８ 第５の信号経路、 ５０ 第４のバッファ部、 ５２第３のスイッチ素子、 ５４ 第６の信号経路、 ５６ 第７の信号経路、 ５８ 第５のバッファ部、 ６０ 第４のスイッチ素子、 ６２ 第８の信号経路、 ６４ 第６のバッファ部、 ６６ 第２の出力経路、 ７０ 信号線駆動用シフトレジスタ、 ７２ 信号線駆動用バッファ回路、 ７４ スイッチ回路、 ７６ 走査線駆動用シフトレジスタ、 ７８ 走査線駆動用バッファ回路、８０ スイッチング用トランジスタ、 ８２ 駆動用トランジスタ、 １００表示装置、 １０２ 表示領域、 １０４ 信号線駆動回路、 １０６ 走査線駆動回路、 １０８ 第９の信号経路、 １１０ 第７のバッファ部、 １１２ 第１０の信号経路、 １１４ 第８のバッファ部、 １１６ 第３の出力経路、 １１８ 第１１の信号経路、 １２０ 第９のバッファ部、 １２２ 第１２の信号経路、 １２４ 第１０のバッファ部、 １２６ 第４の出力経路、１２８ 制御回路
【発明の属する技術分野】
本発明は信号伝搬回路および表示装置に関し、特に検査信号を出力する際に用いられる信号伝搬回路および表示装置に関する。
【０００２】
【従来の技術】
近年、各種電気機器の表示装置として液晶ディスプレイが用いられるようになっており、次世代平面表示パネルとして有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）ディスプレイの利用が期待されている。これらディスプレイの表示方法としてアクティブマトリックス駆動方式を用いたディスプレイは、アクティブマトリックス型ディスプレイと呼ばれる。アクティブマトリックス型ディスプレイは、縦横に配置されたマトリクス状の複数の画素を有し、各画素にはスイッチ素子が配置される。また、マトリックス状の画素群は、輝度データを伝搬する信号線を駆動する信号線駆動回路および走査線を駆動する走査線駆動回路により順次選択され、データの書き込みが行われる。これらの信号線駆動回路および走査線駆動回路において、たとえば、シフトレジスタが用いられる。
【０００３】
このようなアクティブマトリックス型ディスプレイの用途の広がりに伴い、画素へのデータ書き込みの方向を切り替え可能にするという要求が高まっている。たとえば、これらのディスプレイを最終製品である電気機器へ組み込む方法は電気機器の種類毎に異なり、組み込み方に応じてデータの書き込み方向を切り替える必要がある。
【０００４】
さらに、ディスプレイ一体型の各種カメラにおいて、通常の被写体の撮影には通常表示、撮影者自身の撮影には鏡像表示等の切り替えが必要であり、この場合もデータの書き込み方向の切り替えが可能な駆動回路が要求される。
【０００５】
このような要求を満たすために、双方向にデータの転送が可能なシフトレジスタを用いた信号線駆動回路や走査線駆動回路が開発されている（たとえば特許文献１参照）。
【０００６】
ところで、上述したようなマトリクス型表示装置の信号線駆動回路や走査線駆動回路の動作状態を検査するために、信号線駆動回路や走査線駆動回路のシフトレジスタの最終段から出力される信号を調べる手法が開示されている（特許文献２参照）。このように、シフトレジスタの最終段から出力される信号を検査に用いることにより、トランジスタの劣化を検知することができる。
【０００７】
【特許文献１】
特開平１０−７４０６０号公報
【特許文献２】
特開２０００−１３１７０８号公報
【０００８】
【発明が解決しようとする課題】
しかし、このような検査を行う場合、たとえばシフトレジスタの最終段と検査信号出力端子であるコネクタピンとの距離が長いと、配線負荷の影響により出力信号の歪みが大きくなり、検査を精度よく行えないという問題が生じる。とくに、データの書き込み方向が切り替え可能な信号線駆動回路および走査線駆動回路においては、シフトレジスタの初段および最終段の双方からの信号を検査信号として取り出す必要がある。通常、信号線駆動回路および走査線駆動回路は、表示領域の周囲に配置されるため、シフトレジスタの初段および最終段は、それぞれ、表示領域の幅および高さに応じた距離を隔てて設けられる。したがって、信号線駆動回路および走査線駆動回路のシフトレジスタの初段および最終段の双方からの出力を精度よく取り出すためには、これらのシフトレジスタの配置および出力端子の配置を考慮して、出力信号の歪みを適切に回復する回路設計を行う必要がある。
【０００９】
本発明は、そうした課題に鑑みてなされたものであり、その目的は、配線負荷が大きい場合でも、回路素子から出力された信号の歪みを低減して所望の出力特性を得る技術の提供にある。本発明の別の目的は、データの書き込み方向が切り替え可能な表示装置において、いずれの方向にデータが書き込まれるときでも、回路素子から出力された信号を精度よく取り出す技術の提供にある。
【００１０】
【課題を解決するための手段】
本発明のある態様はそれぞれが異なる回路素子から出力される信号を伝搬する複数の信号経路と、それらが集結して形成されるひとつの出力経路とを含み、複数の信号経路にはそれぞれバッファ素子と、そのバッファ素子の出力を受けるスイッチ素子とが設けられ、そのスイッチ素子の出力どうしが結線されて出力経路が形成され、出力経路にはバッファ素子が設けられ、動作モードに応じて複数の信号経路のいずれかのスイッチ素子がオンとなって目的の信号が選択され、出力経路へ伝搬されることを特徴とする信号伝搬回路に関する。
【００１１】
このようにすれば、異なる回路素子から出力された信号は、それぞれ信号経路に配置されたバッファ素子を通して出力経路に出力されるので、各回路素子から出力経路までの距離が遠くても、それぞれの信号経路において、配線負荷による信号特性の影響を回復することができる。さらに、出力経路においても、再度バッファ素子を通して配線負荷による信号の出力特性の影響を回復することができる。
【００１２】
ここで、バッファ素子は、複数の信号経路に設けられたバッファ素子と、出力経路に設けられたバッファ素子の両方を通過することによって目的の信号が所望の出力特性を得るべく、分散的に配置することができる。このように、バッファ素子を分散して配置することにより、それぞれのバッファ素子のサイズを小さくすることができる。
【００１３】
ここで、異なる回路素子はそれぞれ、複数の画素回路を順次駆動するブロックにおいて、駆動を正方向または逆方向で行う際に最終段となる回路素子であってよく、動作モードは、駆動を正方向または逆方向で行うことに対応して切り替えてよい。これにより、双方向に駆動を行うことのできる信号伝搬回路において、複数の回路素子の両端のいずれから信号が出力されても、配線負荷による信号の出力特性の影響を回復することができる。
【００１４】
本発明の別の態様は、複数の画素回路と、これらの画素回路を順次駆動する回路ブロックと、この回路ブロックにおいて、駆動を正方向または逆方向で行う際にそれぞれ最終段となる回路素子から出力される信号を伝搬する複数の信号経路と、それらの信号経路が集結して形成されるひとつの出力経路とを含み、複数の信号経路にはそれぞれバッファ素子と、そのバッファ素子の出力を受けるスイッチ素子とが設けられ、そのスイッチ素子の出力どうしが結線されて出力経路が形成され、出力経路にはバッファ素子が設けられ、回路ブロックにおける駆動の方向に応じて複数の信号経路のいずれかのスイッチ素子がオンとなって目的の信号が選択され、出力経路へ伝搬されることを特徴とする表示装置に関する。
【００１５】
このようにすれば、双方向にデータ書き込みが行える表示装置において、いずれの方向に書き込みを行う場合でも、最終段となる回路素子からの出力信号を、配線負荷による影響を回復して、所望の出力特性で得ることができる。
【００１６】
ここで、バッファ素子は、複数の信号経路に設けられたバッファ素子と、出力経路に設けられたバッファ素子の両方を通過することによって目的の信号が所望の出力特性を得るべく、分散的に配置することができる。このように、バッファ素子を分散して配置することにより、それぞれのバッファ素子のサイズを小さくすることができる。
【００１７】
本発明のまた別の態様は、複数の画素回路を順次駆動する回路ブロックにおいて、最終段に位置する回路素子からコネクタピンに至る信号経路を有し、この信号経路には、回路素子に近接するバッファ素子と、コネクタピンに近接するバッファ素子が設けられ、伝搬すべき信号が最終的に所望の出力特性を得るために必要な複数のバッファ素子が分散的に配置されたことを特徴とする信号伝搬回路に関する。
【００１８】
このようにすれば、コネクタピンと最終段の回路素子との間の距離が離れていても、回路素子からの出力信号を、配線負荷による影響を回復して、所望の出力特性で得ることができる。
【００１９】
なお、以上の構成要素の任意の組合せ、本発明の表現を方法に変換したものもまた、本発明の態様として有効である。
【００２０】
【発明の実施の形態】
実施の形態においては、本発明を表示装置に適用した例を説明する。ここでは、表示装置としてアクティブマトリックス型有機ＥＬディスプレイを想定する。以下、いくつかの実施の形態に分けて説明する。
【００２１】
（第一の実施の形態）
本実施の形態において、データの書き込み方向を切り替え可能な表示装置に本発明を適用した場合について説明する。
【００２２】
図１は本発明の第一の実施の形態に係る表示装置の平面図である。
表示装置１０は、表示領域１２と、信号線駆動回路１４と、走査線駆動回路１６と、制御回路１８とを有する。
【００２３】
表示領域１２は、縦方向にｍ行、横方向にｎ列のマトリクス状に配置された複数の画素２０を含む。各画素２０は、その内部に光学素子２２およびその画素回路２４を含む。ここで、光学素子２２は、発光素子として機能する有機発光ダイオード（ＯＬＥＤ：Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）である。画素２０の詳細については後述する。
【００２４】
表示領域１２において、１行目の画素２０は第１の走査線ＳＬ１に接続され、２行目の画素２０は第２の走査線ＳＬ２に接続され、それ以降各行の画素２０はそれぞれ対応する走査線に接続される。また、１列目の画素２０は第１の信号線ＤＬ１に接続され、２列目の画素２０は第２の信号線ＤＬ２に接続され、それ以降各列の画素２０はそれぞれ対応する信号線に接続される。
【００２５】
信号線駆動回路１４はｎ本の信号線のそれぞれを駆動する。走査線駆動回路１６はｍ本の走査線のそれぞれを駆動する。信号線駆動回路１４および走査線駆動回路１６の構成の詳細は後述するが、本実施の形態において、信号線駆動回路１４および走査線駆動回路１６は、双方向シフトレジスタを含む。
【００２６】
制御回路１８は、信号線駆動回路１４および走査線駆動回路１６それぞれに対して、これらに含まれるシフトレジスタを動作させるための水平クロック信号ＣＫＨ、水平スタート信号ＨＳＴ、垂直クロック信号ＣＫＶ、および垂直スタート信号ＶＳＴを供給する。また、制御回路１８は、信号線駆動回路１４および走査線駆動回路１６それぞれに対して、信号線駆動回路１４および走査線駆動回路１６のシフトレジスタのシフト方向を切り替える水平シフト方向切替信号ＨＣＨおよび垂直シフト方向切り替え信号ＶＣＨを供給する。水平シフト方向切替信号ＨＣＨおよび垂直シフト方向切り替え信号ＶＣＨが順方向を示す場合、図中、信号線は右方向に、走査線は下方向に順次選択される。水平シフト方向切替信号ＨＣＨおよび垂直シフト方向切り替え信号ＶＣＨが逆方向を示す場合、図中、信号線は左方向に、走査線は上方向に順次選択される。さらに、制御回路１８は、信号線駆動回路１４に映像信号Ｄａｔａを供給する。映像信号Ｄａｔａを供給するラインは、各画素２０の光学素子２２が発光する赤色（Ｒ）、緑色（Ｇ）、および青色（Ｂ）の色毎に複数設けることができる。なお、本実施の形態において、図中、制御回路１８と示しているのは、上記の各種信号を信号線駆動回路１４または走査線駆動回路１６に供給するコネクタピンである。
【００２７】
表示装置１０は、信号線駆動回路１４の異なる回路素子から出力される信号をそれぞれ伝搬する第１の信号経路２８および第３の信号経路３６と、第１のバッファ部３０および第１のスイッチ素子３２を介して第１の信号経路２８に接続された第２の信号経路３４と、第２のバッファ部３８および第２のスイッチ素子４０を介して第３の信号経路３６に接続された第４の信号経路４２とを有する。第２の信号経路３４と第４の信号経路４２は集結される。表示装置１０は、第３のバッファ部４４を介して第２の信号経路３４および第４の信号経路４２に接続された第１の出力経路４６をさらに有する。第１の出力経路４６は制御回路１８に接続され、信号線駆動回路１４からの検査信号が取り出される。ここで、第１の信号経路２８は、信号線駆動回路１４において、第１の信号線ＤＬ１を駆動するシフトレジスタの初段の回路素子からの出力信号を取り出す。また、第３の信号経路３６は、信号線駆動回路１４において、第ｎの信号線ＤＬｎを駆動するシフトレジスタの最終段の回路素子からの出力信号を取り出す。
【００２８】
表示装置１０は、走査線駆動回路１６の異なる回路素子から出力される信号を伝搬する第５の信号経路４８および第７の信号経路５６と、第４のバッファ部５０および第３のスイッチ素子５２を介して第５の信号経路４８に接続された第６の信号経路５４と、第５のバッファ部５８および第４のスイッチ素子６０を介して第７の信号経路５６に接続された第８の信号経路６２とを有する。第６の信号経路５４と第８の信号経路６２は集結される。表示装置１０は、第６のバッファ部６４を介して第６の信号経路５４および第８の信号経路６２に接続された第２の出力経路６６をさらに有する。第２の出力経路６６は制御回路１８に接続され、走査線駆動回路１６からの検査信号が取り出される。ここで、第５の信号経路４８は、走査線駆動回路１６において、第１の走査線ＳＬ１を駆動するシフトレジスタの初段の回路素子からの出力信号を取り出す。また、第７の信号経路５６は、走査線駆動回路１６において、第ｎの走査線ＳＬｎを駆動するシフトレジスタの最終段の回路素子からの出力信号を取り出す。
【００２９】
ここで、第１のバッファ部３０、第２のバッファ部３８、第３のバッファ部４４、第４のバッファ部５０、第５のバッファ部５８、および第６のバッファ部６４は、それぞれ複数のインバータ等のバッファ素子により構成することができる。これらのバッファ部のインバータの数はとくに限定されないが、第１のバッファ部３０と第３のバッファ部４４とに含まれるインバータの合計数、第２のバッファ部３８と第３のバッファ部４４とに含まれるインバータの合計数がそれぞれ偶数となるように設定される。また、第４のバッファ部５０と第６のバッファ部６４とに含まれるインバータの合計数、第５のバッファ部５８と第６のバッファ部６４とに含まれるインバータの合計数がそれぞれ偶数となるように設定される。また、これらのバッファ部のインバータは、制御回路１８に近づくにつれ、ファンアウトが大きくなるように構成されるのが好ましい。なお、各バッファ部３０、３８、４４、５０、５８、および６４は、通常の正論理のバッファ素子を用いて構成することもでき、この場合は、一経路上のバッファ素子の数は偶数でなくてもよい。
【００３０】
第１のスイッチ素子３２および第２のスイッチ素子４０は、たとえば、相補的にオンオフが切り替わるトランジスタにより構成することができる。第１のスイッチ素子３２および第２のスイッチ素子４０には、水平シフト方向切替信号ＨＣＨが入力されるように構成し、これらのオンオフの切り替えを行うようにすることができる。同様に、第３のスイッチ素子５２および第４のスイッチ素子６０とは、たとえば、相補的にオンオフが切り替わるトランジスタにより構成することができる。第３のスイッチ素子５２および第４のスイッチ素子６０には、垂直シフト方向切替信号ＶＣＨが入力されるように構成し、これらのオンオフの切り替えを行うようにすることができる。
【００３１】
図２は、図１に示した信号線駆動回路１４および走査線駆動回路１６の内部構成の一例を示す図である。信号線駆動回路１４は、信号線駆動用シフトレジスタ７０と、信号線駆動用バッファ回路７２と、スイッチ回路７４を含む。
【００３２】
図３は、図２に示した信号線駆動用シフトレジスタ７０の内部構成の一例を示す図である。信号線駆動用シフトレジスタ７０は、表示領域１２の画素の列数に対応する第１から第ｎの信号線用レジスタ回路Ｒ１〜Ｒｎを含む。ここで、信号線用レジスタ回路Ｒ１〜Ｒｎは、たとえばフリップフロップ回路やラッチ回路により構成することができる。各信号線用レジスタ回路Ｒ１〜Ｒｎには、水平クロック信号ＣＫＨが入力される。また、初段の第１の信号線用レジスタ回路Ｒ１および最終段の第ｎの信号線用レジスタ回路Ｒｎには、水平スタート信号ＨＳＴが入力される。さらに、各信号線用レジスタ回路Ｒ１〜Ｒｎには、水平シフト方向切替信号ＨＣＨが入力される。
【００３３】
各信号線用レジスタ回路Ｒ１〜Ｒｎは、水平クロック信号ＣＫＨに同期して、水平シフト方向切替信号ＨＣＨに応じた方向に水平スタート信号ＨＳＴをシフトする。
【００３４】
たとえば水平シフト方向切替信号ＨＣＨが順方向を示す場合、第１の信号線用レジスタ回路Ｒ１にハイの水平スタート信号ＨＳＴが入力される。この場合、各信号線用レジスタ回路Ｒ１〜Ｒｎはこの順で順次ハイの信号を次の信号線用レジスタ回路に出力していく。この行において、最終段の第ｎの信号線用レジスタ回路Ｒｎからのハイの信号は、第３の信号経路３６に出力される。
【００３５】
一方、水平シフト方向切替信号ＨＣＨが逆方向を示す場合、第ｎの信号線用レジスタ回路Ｒｎにハイの水平スタート信号ＨＳＴが入力される。この場合、各信号線用レジスタ回路Ｒｎ〜Ｒ１はこの順で順次ハイの信号を次の信号線用レジスタ回路に出力していく。この行において、初段の第１の信号線用レジスタ回路Ｒ１からのハイの信号は、第１の信号経路２８に出力される。
【００３６】
ハイの信号が入力された信号線用レジスタ回路Ｒ１〜Ｒｎは水平クロック信号ＣＫＨに同期して各信号線Ｑ１〜Ｑｎにハイを出力する。
【００３７】
図２に戻り、スイッチ回路７４は、表示領域１２の画素の列数に対応する第１から第ｎのトランジスタＴｒ１〜Ｔｒｎを含む。第１から第ｎのトランジスタＴｒ１〜Ｔｒｎのドレイン電極（ソース電極）には、データ線Ｄａｔａから輝度データが入力される。信号線駆動用シフトレジスタ７０から出力されたハイの信号は、信号線駆動用バッファ回路７２を介して第１から第ｎのトランジスタＴｒ１〜Ｔｒｎのゲートに印加される。これにより、第１から第ｎのトランジスタＴｒ１〜Ｔｒｎは順次オンとなる。第１から第ｎのトランジスタＴｒ１〜Ｔｒｎがオンとなると、対応する第１から第ｎの信号線ＤＬ１〜ＤＬｎには輝度データが流れる。
【００３８】
走査線駆動回路１６は、走査線駆動用シフトレジスタ７６および走査線駆動用バッファ回路７８を含む。走査線駆動用シフトレジスタ７６は、表示領域１２の行数に対応するｍ個の走査線用レジスタ回路を含む。走査線駆動用シフトレジスタ７６においても信号線駆動用シフトレジスタ７０と同様、各走査線用レジスタ回路には垂直クロック信号ＣＫＶが入力される。また、初段の走査線用レジスタ回路および最終段の走査線用レジスタ回路には、垂直スタート信号ＶＳＴが入力される。さらに、各走査線用レジスタ回路には垂直シフト方向切替信号ＶＣＨが入力される。各走査線用レジスタ回路は、垂直クロック信号ＣＫＶに同期して、垂直シフト方向切替信号ＶＣＨに応じた方向に垂直スタート信号ＶＳＴをシフトする。初段または最終段の走査線用レジスタ回路にハイの垂直スタート信号ＶＳＴが入力されると、各走査線用レジスタ回路は順方向または逆方向に順次ハイの信号を次の走査線用レジスタ回路に出力していく。ハイの信号が入力された走査線用レジスタ回路は垂直クロック信号ＣＫＶに同期して各走査線ＳＬ１〜ＳＬｎにハイを出力する。このとき、最終段または初段の走査線用レジスタ回路からのハイの信号は、第７の信号経路５６または第５の信号経路４８に出力される。
【００３９】
図４は、図１に示した画素２０の構成を示す回路図である。画素２０は、画素回路２４および光学素子２２を有する。画素回路２４は、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：以下、単にトランジスタという）であるスイッチング用トランジスタ８０および光学素子２２を駆動する駆動用トランジスタ８２、ならびに容量Ｃを含む。
【００４０】
スイッチング用トランジスタ８０において、ゲート電極は第１の走査線ＳＬ１に接続され、ドレイン電極（またはソース電極）は第１の信号線ＤＬ１に接続され、ソース電極（またはドレイン電極）は駆動用トランジスタ８２のゲート電極および容量Ｃの一方の電極に接続される。容量Ｃの他方の電極は駆動用トランジスタ８２のソース電極に接続される。
【００４１】
駆動用トランジスタ８２において、ソース電極は光学素子２２のアノードに接続され、ドレイン電極は電源線２６に接続され、実際に光学素子２２を発光させるための電圧Ｖｄｄが印加される。
【００４２】
光学素子２２は、アノードとカソードとの間に挟まれた発光素子層を含む。光学素子２２のアノードは駆動用トランジスタ８２のソース電極に接続され、カソードは接地される。
【００４３】
次に、図１〜４を参照して、本実施の形態における表示装置１０の動作を説明する。
まず、信号線が順方向に駆動される場合について説明する。この場合、まず、信号線駆動回路１４において、第１の信号線用レジスタ回路Ｒ１にハイの水平スタート信号ＨＳＴが入力される。走査線駆動回路１６においても同様に、初段の走査線用レジスタ回路にハイの垂直スタート信号ＶＳＴが入力される。これにより、第１の信号線用レジスタ回路Ｒ１および初段の走査線用レジスタ回路からハイの信号が出力され、第１の信号線ＤＬ１には所望の輝度データが、第１の走査線ＳＬ１にはハイの信号がそれぞれ出力される。したがって、第１の信号線ＤＬ１および第１の走査線ＳＬ１が交差する位置の画素２０が選択され、この画素２０の光学素子２２に輝度データの書き込みが行われる。
【００４４】
この後、１行目の画素が右方向に順次選択されていく。最終列の第ｎの信号線用レジスタ回路Ｒｎが選択されて次の水平クロック信号ＣＫＨが入力されると、第ｎの信号線用レジスタ回路Ｒｎは第３の信号経路３６にハイを出力する。第３の信号経路３６に出力されたハイの信号は、第２のバッファ部３８で増幅される。このとき、第２のスイッチ素子４０はオンとなっているので、この信号は第２のスイッチ素子４０および第４の信号経路４２を介して第３のバッファ部４４に入力され、さらに増幅された後、第１の出力経路４６を通じて制御回路１８から取り出される。
【００４５】
また、第１の信号線用レジスタ回路Ｒ１に水平スタート信号ＨＳＴが入力されるタイミングで、再び第１の信号線用レジスタ回路Ｒ１に水平スタート信号ＨＳＴが入力される。このとき、第ｎの信号線用レジスタ回路Ｒｎからのハイの信号は、再び第１の信号線用レジスタ回路Ｒ１に入力されるように構成していてもよい。
【００４６】
同様のタイミングで、走査線駆動回路１６において、２段目の走査線用レジスタ回路にハイが出力される。この後、１行目の画素と同様に２行目の画素が右方向に順次選択されていく。２行目の画素への輝度データの書き込みが終了すると３行目、４行目・・・と同様の処理が行われ、次いで最終段のｍ行目の画素への輝度データの書き込みが行われる。
【００４７】
最終段の走査線用レジスタ回路が選択されて次の垂直クロック信号ＣＫＶが入力されると、最終段の走査線用レジスタ回路は第７の信号経路５６にハイを出力する。第７の信号経路５６に出力されたハイの信号は、第５のバッファ部５８で増幅される。このとき、第４のスイッチ素子６０はオンとなっているので、この信号は第４のスイッチ素子６０および第８の信号経路６２を介して第６のバッファ部６４に入力され、さらに増幅された後、第２の出力経路６６を通じて制御回路１８から取り出される。
【００４８】
次に、信号線が逆方向に駆動される場合について説明する。この場合、信号線駆動回路１４および走査線駆動回路１６において、最終段の第ｎの信号線用レジスタ回路Ｒｎにハイの水平スタート信号ＨＳＴ、および最終段の走査線用レジスタ回路にハイの垂直スタート信号ＶＳＴがそれぞれ入力される。これにより、第ｎの信号線用レジスタ回路Ｒｎおよび最終段の走査線用レジスタ回路からハイの信号が出力され、第ｎの信号線ＤＬｎには所望の輝度データが、第ｍの走査線ＳＬｍにはハイの信号がそれぞれ出力される。したがって、第ｎの信号線ＤＬｎおよび第ｍの走査線ＳＬｍが交差する位置の画素２０が選択され、この画素２０の光学素子２２に輝度データの書き込みが行われる。
【００４９】
この後、ｍ行目の画素が左方向に順次選択されていく。初段の第１の信号線用レジスタ回路Ｒ１が選択されて次の水平クロック信号ＣＫＨが入力されると、第１の信号線用レジスタ回路Ｒ１は第１の信号経路２８にハイを出力する。第１の信号経路２８に出力されたハイの信号は、第１のバッファ部３０で増幅される。このとき、第１のスイッチ素子３２はオンとなっているので、この信号は第１のスイッチ素子３２および第２の信号経路３４を介して第３のバッファ部４４に入力され、さらに増幅された後、第１の出力経路４６を通じて制御回路１８から取り出される。
【００５０】
これ以降、信号線が順方向に駆動される場合と逆に、ｍ−１行目、ｍ−２行目・・・と同様の処理が行われ、次いで、初段の１行目の画素への書き込みが行われる。
【００５１】
初段の走査線用レジスタ回路が選択されて次の垂直クロック信号ＣＫＶが入力されると、初段の走査線用レジスタ回路は第５の信号経路４８にハイを出力する。第５の信号経路４８に出力されたハイの信号は、第４のバッファ部５０で増幅される。このとき、第４のスイッチ素子５２はオンとなっているので、この信号は第４のスイッチ素子５２および第６の信号経路５４を介して第６のバッファ部６４に入力され、さらに増幅された後、第２の出力経路６６を通じて制御回路１８から取り出される。
【００５２】
次に、図４を参照して、第１の信号線ＤＬ１および第１の走査線ＳＬ１が選択されたときの画素２０の動作を説明する。まず、第１の走査線ＳＬ１を選択してスイッチング用トランジスタ８０をオンとした後、第１の信号線ＤＬ１にデータ電位を与える。このとき、容量Ｃの電極の電位が上昇する。同時に、駆動用トランジスタ８２のゲート電極の電位も容量Ｃの電極の電位と同じに推移する。
【００５３】
駆動用トランジスタ８２のゲート電極の電位が所定値以上になると、その電圧に応じた電流が電源線２６から光学素子２２に流れ、光学素子２２が発光する。第１の走査線ＳＬ１を非選択としても、駆動用トランジスタ８２のゲート電位は保持されるので、光学素子２２は、駆動用トランジスタ８２のゲート電極に印加されるデータ電位に応じた輝度で発光しつづける。
【００５４】
以上のように、本実施の形態における表示装置１０によれば、信号線駆動回路１４の初段または最終段のいずれから信号が出力される場合であっても、第一のバッファ部３０または第二のバッファ部４０により信号値を増幅させ、次いで第三のバッファ部４４によりさらに信号値を増幅させるので、配線負荷の大きい場合でも、信号波形のゆがみを少なくすることができる。また、同様の処理により、走査線駆動回路１６からの出力も、信号波形のゆがみを少なくすることができる。
【００５５】
（第二の実施の形態）
本実施の形態において、データの書き込み方向が固定された表示装置に本発明を適用した場合について説明する。
【００５６】
図５は本発明の第二の実施の形態に係る表示装置の平面図である。
表示装置１００は、表示領域１０２と、信号線駆動回路１０４と、走査線駆動回路１０６と、制御回路１２８とを有する。ここで、信号線駆動回路１０４および走査線駆動回路１０６は、第一の実施の形態における信号線駆動回路１４および走査線駆動回路１６と同様、それぞれ複数の回路素子を含む。本実施の形態において、複数の回路素子は一方向にのみシフトするレジスタ回路である。
【００５７】
表示装置１００は、信号線駆動回路１０４の最終段の回路素子からの出力信号を取り出す第９の信号経路１０８と、第７のバッファ部１１０を介して第９の信号経路１０８に接続された第１０の信号経路１１２と、第８のバッファ部１１４を介して第１０の信号経路１１２に接続された第３の出力経路１１６とを有する。また、表示装置１００は、走査線駆動回路１０６の最終段の回路素子からの出力信号を取り出す第１１の信号経路１１８と、第９のバッファ部１２０を介して第１１の信号経路１１８に接続された第１２の信号経路１２２と、第１０のバッファ部１２４を介して第１２の信号経路１２２に接続された第４の出力経路１２６とを有する。第３の出力経路１１６および第４の出力経路１２６は、制御回路１２８に接続され、信号線駆動回路１０４および走査線駆動回路１０６からの検査信号がそれぞれ取り出される。
【００５８】
ここで、第７のバッファ部１１０は信号線駆動回路１０４に近接して設けられ、第８のバッファ部１１４は制御回路１２８に近接して設けられる。このように、複数のバッファ部１１０および１１４が信号線駆動回路１０４の最終段のレジスタ回路から制御回路１２８までの経路状に分散的に配置されるので、制御回路１２８において、信号線駆動回路１０４からの出力信号を所望の出力特性で得ることができる。走査線駆動回路１０６からの出力信号についても同様である。
【００５９】
なお、図示していないが、制御回路１２８は、信号線駆動回路１０４に水平クロック信号ＣＫＨ、水平スタート信号ＨＳＴ、および映像信号Ｄａｔａを供給し、走査線駆動回路１０６に垂直クロック信号ＣＫＶおよび垂直スタート信号ＶＳＴを供給する。なお、本実施の形態においても、図中制御回路１２８と示しているのは、上記の各種信号を信号線駆動回路１０４または走査線駆動回路１０６に供給するコネクタピンである。
【００６０】
以上のように、本実施の形態における表示装置１００によれば、信号線駆動回路１０４の最終段から制御回路１２８までの距離が長く、配線負荷の大きい場合でも、信号波形のゆがみを少なくすることができる。
【００６１】
以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、そうした例を述べる。
【００６２】
図４に示したスイッチング用トランジスタは、ふたつ以上直列におかれてもよい。その際、電流増幅率など、それらのトランジスタの特性を異ならせてもよい。例えば、駆動用トランジスタに近い側のトランジスタの電流増幅率を低めに設定すれば、漏れ電流を減らす効果が大きい。
【００６３】
さらに、これらのスイッチング用トランジスタと駆動用トランジスタの特性を異ならせるようにしてもよい。例えば、駆動用トランジスタの電流増幅率を小さくした場合、同じ輝度レンジに対応する設定データのレンジが広がるため、輝度の制御が容易になる。
【００６４】
本発明は、表示装置への適用に限定されず、たとえばシフトレジスタを用いた装置に広く適用することができる。また、実施の形態においては、表示装置としてアクティブマトリックス型有機ＥＬディスプレイを想定して説明したが、表示装置として液晶を用いることもできる。
【００６５】
実施の形態においては、信号線駆動回路および走査線駆動回路の双方から検査信号を取り出す例を説明したが、いずれか一方のみから検査信号を取り出す構成とすることもできる。
【００６６】
【発明の効果】
本発明によれば、配線負荷が大きい場合でも、回路素子から出力された信号の歪みを低減して所望の出力特性を得ることができる。また、本発明によれば、データの書き込み方向が切り替え可能な表示装置において、いずれの方向にデータが書き込まれるときでも、回路素子から出力された信号を精度よく取り出すことができる。
【図面の簡単な説明】
【図１】本発明の第一の実施の形態に係る表示装置の平面図である。
【図２】図１に示した信号線駆動回路および走査線駆動回路の内部構成の一例を示す図である。
【図３】図２に示した信号線駆動用シフトレジスタの内部構成の一例を示す図である。
【図４】図１に示した画素２０の構成を示す回路図である。
【図５】本発明の第二の実施の形態に係る表示装置の平面図である。
【符号の説明】
１０ 表示装置、 １２ 表示領域、 １４ 信号線駆動回路、 １６ 走査線駆動回路、 １８ 制御回路、 ２０ 画素、 ２２ 光学素子、 画素回路２４、 第１のバッファ部３０、 ３２ 第１のスイッチ素子、 ３４ 第２の信号経路、 ３６ 第３の信号経路、 ３８ 第２のバッファ部、 ４０ 第２のスイッチ素子、 ４２ 第４の信号経路、 ４４ 第３のバッファ部、 ４６ 第１の出力経路、 ４８ 第５の信号経路、 ５０ 第４のバッファ部、 ５２第３のスイッチ素子、 ５４ 第６の信号経路、 ５６ 第７の信号経路、 ５８ 第５のバッファ部、 ６０ 第４のスイッチ素子、 ６２ 第８の信号経路、 ６４ 第６のバッファ部、 ６６ 第２の出力経路、 ７０ 信号線駆動用シフトレジスタ、 ７２ 信号線駆動用バッファ回路、 ７４ スイッチ回路、 ７６ 走査線駆動用シフトレジスタ、 ７８ 走査線駆動用バッファ回路、８０ スイッチング用トランジスタ、 ８２ 駆動用トランジスタ、 １００表示装置、 １０２ 表示領域、 １０４ 信号線駆動回路、 １０６ 走査線駆動回路、 １０８ 第９の信号経路、 １１０ 第７のバッファ部、 １１２ 第１０の信号経路、 １１４ 第８のバッファ部、 １１６ 第３の出力経路、 １１８ 第１１の信号経路、 １２０ 第９のバッファ部、 １２２ 第１２の信号経路、 １２４ 第１０のバッファ部、 １２６ 第４の出力経路、１２８ 制御回路
Claims (6)
- それぞれが異なる回路素子から出力される信号を伝搬する複数の信号経路と、それらが集結して形成されるひとつの出力経路とを含み、
前記複数の信号経路にはそれぞれバッファ素子と、そのバッファ素子の出力を受けるスイッチ素子とが設けられ、そのスイッチ素子の出力どうしが結線されて前記出力経路が形成され、
前記出力経路にはバッファ素子が設けられ、
動作モードに応じて前記複数の信号経路のいずれかのスイッチ素子がオンとなって目的の信号が選択され、出力経路へ伝搬されることを特徴とする信号伝搬回路。 - 前記複数の信号経路に設けられたバッファ素子と、前記出力経路に設けられたバッファ素子の両方を通過することによって前記目的の信号が所望の出力特性を得るべく、バッファ素子が分散的に配置されたことを特徴とする請求項１に記載の信号伝搬回路。
- 前記異なる回路素子はそれぞれ、複数の画素回路を順次駆動するブロックにおいて、駆動を正方向または逆方向で行う際に最終段となる回路素子であり、前記動作モードは、駆動を正方向または逆方向で行うことに対応して切り替わることを特徴とする請求項１または２に記載の信号伝搬回路。
- 複数の画素回路と、
これらの画素回路を順次駆動する回路ブロックと、
この回路ブロックにおいて、駆動を正方向または逆方向で行う際にそれぞれ最終段となる回路素子から出力される信号を伝搬する複数の信号経路と、
それらの信号経路が集結して形成されるひとつの出力経路とを含み、
前記複数の信号経路にはそれぞれバッファ素子と、そのバッファ素子の出力を受けるスイッチ素子とが設けられ、そのスイッチ素子の出力どうしが結線されて前記出力経路が形成され、
前記出力経路にはバッファ素子が設けられ、
前記回路ブロックにおける駆動の方向に応じて前記複数の信号経路のいずれかのスイッチ素子がオンとなって目的の信号が選択され、出力経路へ伝搬されることを特徴とする表示装置。 - 前記複数の信号経路に設けられたバッファ素子と、前記出力経路に設けられたバッファ素子の両方を通過することによって前記目的の信号が所望の出力特性を得るべく、バッファ素子が分散的に配置されたことを特徴とする請求項４に記載の表示装置。
- 複数の画素回路を順次駆動する回路ブロックにおいて、最終段に位置する回路素子からコネクタピンに至る信号経路を有し、
この信号経路には、前記回路素子に近接するバッファ素子と、前記コネクタピンに近接するバッファ素子が設けられ、伝搬すべき信号が最終的に所望の出力特性を得るために必要な複数のバッファ素子が分散的に配置されたことを特徴とする信号伝搬回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002283397A JP3889691B2 (ja) | 2002-09-27 | 2002-09-27 | 信号伝搬回路および表示装置 |
| US10/667,518 US7215314B2 (en) | 2002-09-27 | 2003-09-23 | Signal transmission circuit and display apparatus |
| CNB031601421A CN100369075C (zh) | 2002-09-27 | 2003-09-26 | 信号传输电路和显示设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002283397A JP3889691B2 (ja) | 2002-09-27 | 2002-09-27 | 信号伝搬回路および表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004118014A true JP2004118014A (ja) | 2004-04-15 |
| JP3889691B2 JP3889691B2 (ja) | 2007-03-07 |
Family
ID=32025265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002283397A Expired - Lifetime JP3889691B2 (ja) | 2002-09-27 | 2002-09-27 | 信号伝搬回路および表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7215314B2 (ja) |
| JP (1) | JP3889691B2 (ja) |
| CN (1) | CN100369075C (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006157462A (ja) * | 2004-11-29 | 2006-06-15 | Sanyo Electric Co Ltd | バッファ回路 |
| JP2006323267A (ja) * | 2005-05-20 | 2006-11-30 | Sanyo Epson Imaging Devices Corp | 検査回路、電気光学装置および電子機器 |
| JP2008139520A (ja) * | 2006-12-01 | 2008-06-19 | Sony Corp | 表示装置 |
| WO2015008424A1 (ja) * | 2013-07-18 | 2015-01-22 | パナソニック株式会社 | Ｅｌ表示装置 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8937580B2 (en) * | 2003-08-08 | 2015-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Driving method of light emitting device and light emitting device |
| JP2006208653A (ja) * | 2005-01-27 | 2006-08-10 | Mitsubishi Electric Corp | 表示装置 |
| KR100739336B1 (ko) * | 2006-08-18 | 2007-07-12 | 삼성에스디아이 주식회사 | 유기 전계발광 표시장치 |
| CN101303836B (zh) * | 2007-05-09 | 2011-01-26 | 奇景光电股份有限公司 | 显示装置及其栅极驱动器 |
| CN102411891B (zh) * | 2010-09-21 | 2014-10-08 | 群康科技(深圳)有限公司 | 显示装置及其驱动方法 |
| KR102435257B1 (ko) * | 2015-08-04 | 2022-08-25 | 삼성디스플레이 주식회사 | 게이트 보호회로 및 이를 포함하는 표시장치 |
| CN106526923B (zh) * | 2017-01-12 | 2019-04-23 | 京东方科技集团股份有限公司 | 阵列基板、其测试方法及显示装置 |
| CN109493823A (zh) * | 2018-12-21 | 2019-03-19 | 惠科股份有限公司 | 控制电路及其应用的显示面板 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5151689A (en) * | 1988-04-25 | 1992-09-29 | Hitachi, Ltd. | Display device with matrix-arranged pixels having reduced number of vertical signal lines |
| JPH03198087A (ja) * | 1989-12-27 | 1991-08-29 | Sharp Corp | 表示装置の列電極駆動回路 |
| JPH04204993A (ja) * | 1990-11-30 | 1992-07-27 | Sharp Corp | 表示装置の駆動回路 |
| JPH06138449A (ja) | 1992-10-30 | 1994-05-20 | Advantest Corp | 液晶表示器用基板検査装置 |
| JP2788401B2 (ja) | 1993-11-09 | 1998-08-20 | 小糸工業株式会社 | 表示装置 |
| JP2646974B2 (ja) * | 1993-11-11 | 1997-08-27 | 日本電気株式会社 | 走査回路およびその駆動方法 |
| JP3325780B2 (ja) | 1996-08-30 | 2002-09-17 | シャープ株式会社 | シフトレジスタ回路および画像表示装置 |
| US6731260B2 (en) * | 1997-10-13 | 2004-05-04 | Sanyo Electric Co., Ltd. | Display device |
| JP3077650B2 (ja) * | 1997-10-27 | 2000-08-14 | 日本ビクター株式会社 | アクティブマトリクス方式液晶パネルの駆動装置 |
| TW491954B (en) | 1997-11-10 | 2002-06-21 | Hitachi Device Eng | Liquid crystal display device |
| US6377235B1 (en) * | 1997-11-28 | 2002-04-23 | Seiko Epson Corporation | Drive circuit for electro-optic apparatus, method of driving the electro-optic apparatus, electro-optic apparatus, and electronic apparatus |
| JPH11214700A (ja) * | 1998-01-23 | 1999-08-06 | Semiconductor Energy Lab Co Ltd | 半導体表示装置 |
| JPH11339491A (ja) * | 1998-05-22 | 1999-12-10 | Denso Corp | シフトレジスタ装置及びそのシフトレジスタ装置を利用した負荷駆動装置 |
| JP3499442B2 (ja) | 1998-07-10 | 2004-02-23 | シャープ株式会社 | 画像表示装置 |
| JP4043112B2 (ja) * | 1998-09-21 | 2008-02-06 | 東芝松下ディスプレイテクノロジー株式会社 | 液晶表示装置およびその駆動方法 |
| JP2000131708A (ja) | 1998-10-27 | 2000-05-12 | Fujitsu Ltd | 液晶表示装置 |
| JP3490353B2 (ja) * | 1998-12-16 | 2004-01-26 | シャープ株式会社 | 表示用駆動装置およびその製造方法ならびにそれを用いた液晶モジュール |
| JP3437489B2 (ja) * | 1999-05-14 | 2003-08-18 | シャープ株式会社 | 信号線駆動回路および画像表示装置 |
| JP4099913B2 (ja) * | 1999-12-09 | 2008-06-11 | セイコーエプソン株式会社 | 電気光学装置、そのクロック信号調整方法および回路、その生産方法、ならびに電子機器 |
| JP2002351430A (ja) * | 2001-05-30 | 2002-12-06 | Mitsubishi Electric Corp | 表示装置 |
-
2002
- 2002-09-27 JP JP2002283397A patent/JP3889691B2/ja not_active Expired - Lifetime
-
2003
- 2003-09-23 US US10/667,518 patent/US7215314B2/en active Active
- 2003-09-26 CN CNB031601421A patent/CN100369075C/zh not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006157462A (ja) * | 2004-11-29 | 2006-06-15 | Sanyo Electric Co Ltd | バッファ回路 |
| JP2006323267A (ja) * | 2005-05-20 | 2006-11-30 | Sanyo Epson Imaging Devices Corp | 検査回路、電気光学装置および電子機器 |
| JP4600147B2 (ja) * | 2005-05-20 | 2010-12-15 | エプソンイメージングデバイス株式会社 | 検査回路、電気光学装置および電子機器 |
| JP2008139520A (ja) * | 2006-12-01 | 2008-06-19 | Sony Corp | 表示装置 |
| KR101405909B1 (ko) | 2006-12-01 | 2014-06-17 | 소니 주식회사 | 표시장치 |
| WO2015008424A1 (ja) * | 2013-07-18 | 2015-01-22 | パナソニック株式会社 | Ｅｌ表示装置 |
| JPWO2015008424A1 (ja) * | 2013-07-18 | 2017-03-02 | 株式会社Ｊｏｌｅｄ | Ｅｌ表示装置 |
| US9773452B2 (en) | 2013-07-18 | 2017-09-26 | Joled Inc. | EL display apparatus having a control circuit for protection of a gate driver circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| US7215314B2 (en) | 2007-05-08 |
| JP3889691B2 (ja) | 2007-03-07 |
| US20040061693A1 (en) | 2004-04-01 |
| CN1497512A (zh) | 2004-05-19 |
| CN100369075C (zh) | 2008-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4692828B2 (ja) | 表示装置及びその駆動制御方法 | |
| CN110178174B (zh) | 一种栅极驱动电路及其控制方法、移动终端 | |
| US7944414B2 (en) | Display drive apparatus in which display pixels in a plurality of specific rows are set in a selected state with periods at least overlapping each other, and gradation current is supplied to the display pixels during the selected state, and display apparatus | |
| JP4573703B2 (ja) | フラットパネルディスプレイ装置、その駆動方法およびフラットパネルディスプレイ装置制御用デマルチプレクサ | |
| WO2017080081A1 (zh) | 采用外部补偿的amoled驱动电路架构 | |
| JP6159965B2 (ja) | 表示パネル、表示装置ならびに電子機器 | |
| WO2020238490A1 (zh) | 像素电路、显示基板、显示装置及驱动方法 | |
| JP2003195815A (ja) | アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置 | |
| JP5780649B2 (ja) | バッファ回路、走査回路、表示装置、及び、電子機器 | |
| JP5780650B2 (ja) | レベルシフタ回路、走査回路、表示装置、及び、電子機器 | |
| KR101635670B1 (ko) | 표시 장치 | |
| JP3889691B2 (ja) | 信号伝搬回路および表示装置 | |
| EP3561801B1 (en) | Display panel | |
| KR20190079855A (ko) | 시프트 레지스터 및 이를 포함하는 표시 장치 | |
| JP2015187672A (ja) | 表示装置、表示装置の駆動方法、及び、電子機器 | |
| JP2002244578A (ja) | 表示装置 | |
| KR100524122B1 (ko) | 저소비 전력 유기 전계 발광 디바이스 디스플레이 구동 장치 | |
| US7009589B1 (en) | Active matrix type electroluminescence display device | |
| JP5903421B2 (ja) | 表示装置 | |
| JP6131289B2 (ja) | 表示装置 | |
| TWI699752B (zh) | 顯示驅動器、顯示面板及資訊處理裝置 | |
| JP5442678B2 (ja) | 表示装置 | |
| JP5201712B2 (ja) | 表示装置 | |
| US20230300304A1 (en) | Projection device and method of controlling projection device | |
| US20230260450A1 (en) | Display panel and display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050113 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060802 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060815 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061013 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061114 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061130 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3889691 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121208 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131208 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |