JP2004118014A - 信号伝搬回路および表示装置 - Google Patents

信号伝搬回路および表示装置 Download PDF

Info

Publication number
JP2004118014A
JP2004118014A JP2002283397A JP2002283397A JP2004118014A JP 2004118014 A JP2004118014 A JP 2004118014A JP 2002283397 A JP2002283397 A JP 2002283397A JP 2002283397 A JP2002283397 A JP 2002283397A JP 2004118014 A JP2004118014 A JP 2004118014A
Authority
JP
Japan
Prior art keywords
signal
circuit
output
buffer
path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002283397A
Other languages
English (en)
Other versions
JP3889691B2 (ja
Inventor
Yukihiro Noguchi
野口 幸宏
Sumiyoshi Kaya
加屋 純佳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2002283397A priority Critical patent/JP3889691B2/ja
Priority to US10/667,518 priority patent/US7215314B2/en
Priority to CNB031601421A priority patent/CN100369075C/zh
Publication of JP2004118014A publication Critical patent/JP2004118014A/ja
Application granted granted Critical
Publication of JP3889691B2 publication Critical patent/JP3889691B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266Details of drivers for scan electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275Details of drivers for data electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0283Arrangement of drivers for different directions of scanning

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of El Displays (AREA)

Abstract

【課題】配線負荷が大きい場合でも、回路素子から出力された信号の歪みを低減する。
【解決手段】信号線駆動回路14および走査線駆動回路16は双方向に駆動可能である。表示装置10は、信号線駆動回路14をいずれかの方向で駆動する際に、最終段となる回路素子から出力される信号を伝搬する信号経路36および42ならびに28および34と、これらの信号経路が集結して形成される出力経路46とを含む。信号経路36および42、信号経路28および34、および出力経路46には、それぞれ、バッファ部38およびスイッチ素子40、バッファ部30およびスイッチ素子32、およびバッファ部44が設けられる。信号線駆動回路14における駆動の方向に応じてスイッチ素子40または32がオンとなって目的の信号が出力経路34へ伝搬される。走査線駆動回路16においても同様に行われる。
【選択図】    図1

Description

【0001】
【発明の属する技術分野】
本発明は信号伝搬回路および表示装置に関し、特に検査信号を出力する際に用いられる信号伝搬回路および表示装置に関する。
【0002】
【従来の技術】
近年、各種電気機器の表示装置として液晶ディスプレイが用いられるようになっており、次世代平面表示パネルとして有機EL(Electro Luminescence)ディスプレイの利用が期待されている。これらディスプレイの表示方法としてアクティブマトリックス駆動方式を用いたディスプレイは、アクティブマトリックス型ディスプレイと呼ばれる。アクティブマトリックス型ディスプレイは、縦横に配置されたマトリクス状の複数の画素を有し、各画素にはスイッチ素子が配置される。また、マトリックス状の画素群は、輝度データを伝搬する信号線を駆動する信号線駆動回路および走査線を駆動する走査線駆動回路により順次選択され、データの書き込みが行われる。これらの信号線駆動回路および走査線駆動回路において、たとえば、シフトレジスタが用いられる。
【0003】
このようなアクティブマトリックス型ディスプレイの用途の広がりに伴い、画素へのデータ書き込みの方向を切り替え可能にするという要求が高まっている。たとえば、これらのディスプレイを最終製品である電気機器へ組み込む方法は電気機器の種類毎に異なり、組み込み方に応じてデータの書き込み方向を切り替える必要がある。
【0004】
さらに、ディスプレイ一体型の各種カメラにおいて、通常の被写体の撮影には通常表示、撮影者自身の撮影には鏡像表示等の切り替えが必要であり、この場合もデータの書き込み方向の切り替えが可能な駆動回路が要求される。
【0005】
このような要求を満たすために、双方向にデータの転送が可能なシフトレジスタを用いた信号線駆動回路や走査線駆動回路が開発されている(たとえば特許文献1参照)。
【0006】
ところで、上述したようなマトリクス型表示装置の信号線駆動回路や走査線駆動回路の動作状態を検査するために、信号線駆動回路や走査線駆動回路のシフトレジスタの最終段から出力される信号を調べる手法が開示されている(特許文献2参照)。このように、シフトレジスタの最終段から出力される信号を検査に用いることにより、トランジスタの劣化を検知することができる。
【0007】
【特許文献1】
特開平10−74060号公報
【特許文献2】
特開2000−131708号公報
【0008】
【発明が解決しようとする課題】
しかし、このような検査を行う場合、たとえばシフトレジスタの最終段と検査信号出力端子であるコネクタピンとの距離が長いと、配線負荷の影響により出力信号の歪みが大きくなり、検査を精度よく行えないという問題が生じる。とくに、データの書き込み方向が切り替え可能な信号線駆動回路および走査線駆動回路においては、シフトレジスタの初段および最終段の双方からの信号を検査信号として取り出す必要がある。通常、信号線駆動回路および走査線駆動回路は、表示領域の周囲に配置されるため、シフトレジスタの初段および最終段は、それぞれ、表示領域の幅および高さに応じた距離を隔てて設けられる。したがって、信号線駆動回路および走査線駆動回路のシフトレジスタの初段および最終段の双方からの出力を精度よく取り出すためには、これらのシフトレジスタの配置および出力端子の配置を考慮して、出力信号の歪みを適切に回復する回路設計を行う必要がある。
【0009】
本発明は、そうした課題に鑑みてなされたものであり、その目的は、配線負荷が大きい場合でも、回路素子から出力された信号の歪みを低減して所望の出力特性を得る技術の提供にある。本発明の別の目的は、データの書き込み方向が切り替え可能な表示装置において、いずれの方向にデータが書き込まれるときでも、回路素子から出力された信号を精度よく取り出す技術の提供にある。
【0010】
【課題を解決するための手段】
本発明のある態様はそれぞれが異なる回路素子から出力される信号を伝搬する複数の信号経路と、それらが集結して形成されるひとつの出力経路とを含み、複数の信号経路にはそれぞれバッファ素子と、そのバッファ素子の出力を受けるスイッチ素子とが設けられ、そのスイッチ素子の出力どうしが結線されて出力経路が形成され、出力経路にはバッファ素子が設けられ、動作モードに応じて複数の信号経路のいずれかのスイッチ素子がオンとなって目的の信号が選択され、出力経路へ伝搬されることを特徴とする信号伝搬回路に関する。
【0011】
このようにすれば、異なる回路素子から出力された信号は、それぞれ信号経路に配置されたバッファ素子を通して出力経路に出力されるので、各回路素子から出力経路までの距離が遠くても、それぞれの信号経路において、配線負荷による信号特性の影響を回復することができる。さらに、出力経路においても、再度バッファ素子を通して配線負荷による信号の出力特性の影響を回復することができる。
【0012】
ここで、バッファ素子は、複数の信号経路に設けられたバッファ素子と、出力経路に設けられたバッファ素子の両方を通過することによって目的の信号が所望の出力特性を得るべく、分散的に配置することができる。このように、バッファ素子を分散して配置することにより、それぞれのバッファ素子のサイズを小さくすることができる。
【0013】
ここで、異なる回路素子はそれぞれ、複数の画素回路を順次駆動するブロックにおいて、駆動を正方向または逆方向で行う際に最終段となる回路素子であってよく、動作モードは、駆動を正方向または逆方向で行うことに対応して切り替えてよい。これにより、双方向に駆動を行うことのできる信号伝搬回路において、複数の回路素子の両端のいずれから信号が出力されても、配線負荷による信号の出力特性の影響を回復することができる。
【0014】
本発明の別の態様は、複数の画素回路と、これらの画素回路を順次駆動する回路ブロックと、この回路ブロックにおいて、駆動を正方向または逆方向で行う際にそれぞれ最終段となる回路素子から出力される信号を伝搬する複数の信号経路と、それらの信号経路が集結して形成されるひとつの出力経路とを含み、複数の信号経路にはそれぞれバッファ素子と、そのバッファ素子の出力を受けるスイッチ素子とが設けられ、そのスイッチ素子の出力どうしが結線されて出力経路が形成され、出力経路にはバッファ素子が設けられ、回路ブロックにおける駆動の方向に応じて複数の信号経路のいずれかのスイッチ素子がオンとなって目的の信号が選択され、出力経路へ伝搬されることを特徴とする表示装置に関する。
【0015】
このようにすれば、双方向にデータ書き込みが行える表示装置において、いずれの方向に書き込みを行う場合でも、最終段となる回路素子からの出力信号を、配線負荷による影響を回復して、所望の出力特性で得ることができる。
【0016】
ここで、バッファ素子は、複数の信号経路に設けられたバッファ素子と、出力経路に設けられたバッファ素子の両方を通過することによって目的の信号が所望の出力特性を得るべく、分散的に配置することができる。このように、バッファ素子を分散して配置することにより、それぞれのバッファ素子のサイズを小さくすることができる。
【0017】
本発明のまた別の態様は、複数の画素回路を順次駆動する回路ブロックにおいて、最終段に位置する回路素子からコネクタピンに至る信号経路を有し、この信号経路には、回路素子に近接するバッファ素子と、コネクタピンに近接するバッファ素子が設けられ、伝搬すべき信号が最終的に所望の出力特性を得るために必要な複数のバッファ素子が分散的に配置されたことを特徴とする信号伝搬回路に関する。
【0018】
このようにすれば、コネクタピンと最終段の回路素子との間の距離が離れていても、回路素子からの出力信号を、配線負荷による影響を回復して、所望の出力特性で得ることができる。
【0019】
なお、以上の構成要素の任意の組合せ、本発明の表現を方法に変換したものもまた、本発明の態様として有効である。
【0020】
【発明の実施の形態】
実施の形態においては、本発明を表示装置に適用した例を説明する。ここでは、表示装置としてアクティブマトリックス型有機ELディスプレイを想定する。以下、いくつかの実施の形態に分けて説明する。
【0021】
(第一の実施の形態)
本実施の形態において、データの書き込み方向を切り替え可能な表示装置に本発明を適用した場合について説明する。
【0022】
図1は本発明の第一の実施の形態に係る表示装置の平面図である。
表示装置10は、表示領域12と、信号線駆動回路14と、走査線駆動回路16と、制御回路18とを有する。
【0023】
表示領域12は、縦方向にm行、横方向にn列のマトリクス状に配置された複数の画素20を含む。各画素20は、その内部に光学素子22およびその画素回路24を含む。ここで、光学素子22は、発光素子として機能する有機発光ダイオード(OLED:Organic Light Emitting Diode)である。画素20の詳細については後述する。
【0024】
表示領域12において、1行目の画素20は第1の走査線SLに接続され、2行目の画素20は第2の走査線SLに接続され、それ以降各行の画素20はそれぞれ対応する走査線に接続される。また、1列目の画素20は第1の信号線DLに接続され、2列目の画素20は第2の信号線DLに接続され、それ以降各列の画素20はそれぞれ対応する信号線に接続される。
【0025】
信号線駆動回路14はn本の信号線のそれぞれを駆動する。走査線駆動回路16はm本の走査線のそれぞれを駆動する。信号線駆動回路14および走査線駆動回路16の構成の詳細は後述するが、本実施の形態において、信号線駆動回路14および走査線駆動回路16は、双方向シフトレジスタを含む。
【0026】
制御回路18は、信号線駆動回路14および走査線駆動回路16それぞれに対して、これらに含まれるシフトレジスタを動作させるための水平クロック信号CKH、水平スタート信号HST、垂直クロック信号CKV、および垂直スタート信号VSTを供給する。また、制御回路18は、信号線駆動回路14および走査線駆動回路16それぞれに対して、信号線駆動回路14および走査線駆動回路16のシフトレジスタのシフト方向を切り替える水平シフト方向切替信号HCHおよび垂直シフト方向切り替え信号VCHを供給する。水平シフト方向切替信号HCHおよび垂直シフト方向切り替え信号VCHが順方向を示す場合、図中、信号線は右方向に、走査線は下方向に順次選択される。水平シフト方向切替信号HCHおよび垂直シフト方向切り替え信号VCHが逆方向を示す場合、図中、信号線は左方向に、走査線は上方向に順次選択される。さらに、制御回路18は、信号線駆動回路14に映像信号Dataを供給する。映像信号Dataを供給するラインは、各画素20の光学素子22が発光する赤色(R)、緑色(G)、および青色(B)の色毎に複数設けることができる。なお、本実施の形態において、図中、制御回路18と示しているのは、上記の各種信号を信号線駆動回路14または走査線駆動回路16に供給するコネクタピンである。
【0027】
表示装置10は、信号線駆動回路14の異なる回路素子から出力される信号をそれぞれ伝搬する第1の信号経路28および第3の信号経路36と、第1のバッファ部30および第1のスイッチ素子32を介して第1の信号経路28に接続された第2の信号経路34と、第2のバッファ部38および第2のスイッチ素子40を介して第3の信号経路36に接続された第4の信号経路42とを有する。第2の信号経路34と第4の信号経路42は集結される。表示装置10は、第3のバッファ部44を介して第2の信号経路34および第4の信号経路42に接続された第1の出力経路46をさらに有する。第1の出力経路46は制御回路18に接続され、信号線駆動回路14からの検査信号が取り出される。ここで、第1の信号経路28は、信号線駆動回路14において、第1の信号線DLを駆動するシフトレジスタの初段の回路素子からの出力信号を取り出す。また、第3の信号経路36は、信号線駆動回路14において、第nの信号線DLを駆動するシフトレジスタの最終段の回路素子からの出力信号を取り出す。
【0028】
表示装置10は、走査線駆動回路16の異なる回路素子から出力される信号を伝搬する第5の信号経路48および第7の信号経路56と、第4のバッファ部50および第3のスイッチ素子52を介して第5の信号経路48に接続された第6の信号経路54と、第5のバッファ部58および第4のスイッチ素子60を介して第7の信号経路56に接続された第8の信号経路62とを有する。第6の信号経路54と第8の信号経路62は集結される。表示装置10は、第6のバッファ部64を介して第6の信号経路54および第8の信号経路62に接続された第2の出力経路66をさらに有する。第2の出力経路66は制御回路18に接続され、走査線駆動回路16からの検査信号が取り出される。ここで、第5の信号経路48は、走査線駆動回路16において、第1の走査線SLを駆動するシフトレジスタの初段の回路素子からの出力信号を取り出す。また、第7の信号経路56は、走査線駆動回路16において、第nの走査線SLを駆動するシフトレジスタの最終段の回路素子からの出力信号を取り出す。
【0029】
ここで、第1のバッファ部30、第2のバッファ部38、第3のバッファ部44、第4のバッファ部50、第5のバッファ部58、および第6のバッファ部64は、それぞれ複数のインバータ等のバッファ素子により構成することができる。これらのバッファ部のインバータの数はとくに限定されないが、第1のバッファ部30と第3のバッファ部44とに含まれるインバータの合計数、第2のバッファ部38と第3のバッファ部44とに含まれるインバータの合計数がそれぞれ偶数となるように設定される。また、第4のバッファ部50と第6のバッファ部64とに含まれるインバータの合計数、第5のバッファ部58と第6のバッファ部64とに含まれるインバータの合計数がそれぞれ偶数となるように設定される。また、これらのバッファ部のインバータは、制御回路18に近づくにつれ、ファンアウトが大きくなるように構成されるのが好ましい。なお、各バッファ部30、38、44、50、58、および64は、通常の正論理のバッファ素子を用いて構成することもでき、この場合は、一経路上のバッファ素子の数は偶数でなくてもよい。
【0030】
第1のスイッチ素子32および第2のスイッチ素子40は、たとえば、相補的にオンオフが切り替わるトランジスタにより構成することができる。第1のスイッチ素子32および第2のスイッチ素子40には、水平シフト方向切替信号HCHが入力されるように構成し、これらのオンオフの切り替えを行うようにすることができる。同様に、第3のスイッチ素子52および第4のスイッチ素子60とは、たとえば、相補的にオンオフが切り替わるトランジスタにより構成することができる。第3のスイッチ素子52および第4のスイッチ素子60には、垂直シフト方向切替信号VCHが入力されるように構成し、これらのオンオフの切り替えを行うようにすることができる。
【0031】
図2は、図1に示した信号線駆動回路14および走査線駆動回路16の内部構成の一例を示す図である。信号線駆動回路14は、信号線駆動用シフトレジスタ70と、信号線駆動用バッファ回路72と、スイッチ回路74を含む。
【0032】
図3は、図2に示した信号線駆動用シフトレジスタ70の内部構成の一例を示す図である。信号線駆動用シフトレジスタ70は、表示領域12の画素の列数に対応する第1から第nの信号線用レジスタ回路R〜Rを含む。ここで、信号線用レジスタ回路R〜Rは、たとえばフリップフロップ回路やラッチ回路により構成することができる。各信号線用レジスタ回路R〜Rには、水平クロック信号CKHが入力される。また、初段の第1の信号線用レジスタ回路Rおよび最終段の第nの信号線用レジスタ回路Rには、水平スタート信号HSTが入力される。さらに、各信号線用レジスタ回路R〜Rには、水平シフト方向切替信号HCHが入力される。
【0033】
各信号線用レジスタ回路R〜Rは、水平クロック信号CKHに同期して、水平シフト方向切替信号HCHに応じた方向に水平スタート信号HSTをシフトする。
【0034】
たとえば水平シフト方向切替信号HCHが順方向を示す場合、第1の信号線用レジスタ回路Rにハイの水平スタート信号HSTが入力される。この場合、各信号線用レジスタ回路R〜Rはこの順で順次ハイの信号を次の信号線用レジスタ回路に出力していく。この行において、最終段の第nの信号線用レジスタ回路Rからのハイの信号は、第3の信号経路36に出力される。
【0035】
一方、水平シフト方向切替信号HCHが逆方向を示す場合、第nの信号線用レジスタ回路Rにハイの水平スタート信号HSTが入力される。この場合、各信号線用レジスタ回路R〜Rはこの順で順次ハイの信号を次の信号線用レジスタ回路に出力していく。この行において、初段の第1の信号線用レジスタ回路Rからのハイの信号は、第1の信号経路28に出力される。
【0036】
ハイの信号が入力された信号線用レジスタ回路R〜Rは水平クロック信号CKHに同期して各信号線Q〜Qにハイを出力する。
【0037】
図2に戻り、スイッチ回路74は、表示領域12の画素の列数に対応する第1から第nのトランジスタTr1〜Trnを含む。第1から第nのトランジスタTr1〜Trnのドレイン電極(ソース電極)には、データ線Dataから輝度データが入力される。信号線駆動用シフトレジスタ70から出力されたハイの信号は、信号線駆動用バッファ回路72を介して第1から第nのトランジスタTr1〜Trnのゲートに印加される。これにより、第1から第nのトランジスタTr1〜Trnは順次オンとなる。第1から第nのトランジスタTr1〜Trnがオンとなると、対応する第1から第nの信号線DL〜DLには輝度データが流れる。
【0038】
走査線駆動回路16は、走査線駆動用シフトレジスタ76および走査線駆動用バッファ回路78を含む。走査線駆動用シフトレジスタ76は、表示領域12の行数に対応するm個の走査線用レジスタ回路を含む。走査線駆動用シフトレジスタ76においても信号線駆動用シフトレジスタ70と同様、各走査線用レジスタ回路には垂直クロック信号CKVが入力される。また、初段の走査線用レジスタ回路および最終段の走査線用レジスタ回路には、垂直スタート信号VSTが入力される。さらに、各走査線用レジスタ回路には垂直シフト方向切替信号VCHが入力される。各走査線用レジスタ回路は、垂直クロック信号CKVに同期して、垂直シフト方向切替信号VCHに応じた方向に垂直スタート信号VSTをシフトする。初段または最終段の走査線用レジスタ回路にハイの垂直スタート信号VSTが入力されると、各走査線用レジスタ回路は順方向または逆方向に順次ハイの信号を次の走査線用レジスタ回路に出力していく。ハイの信号が入力された走査線用レジスタ回路は垂直クロック信号CKVに同期して各走査線SL〜SLにハイを出力する。このとき、最終段または初段の走査線用レジスタ回路からのハイの信号は、第7の信号経路56または第5の信号経路48に出力される。
【0039】
図4は、図1に示した画素20の構成を示す回路図である。画素20は、画素回路24および光学素子22を有する。画素回路24は、薄膜トランジスタ(Thin Film Transistor:以下、単にトランジスタという)であるスイッチング用トランジスタ80および光学素子22を駆動する駆動用トランジスタ82、ならびに容量Cを含む。
【0040】
スイッチング用トランジスタ80において、ゲート電極は第1の走査線SLに接続され、ドレイン電極(またはソース電極)は第1の信号線DLに接続され、ソース電極(またはドレイン電極)は駆動用トランジスタ82のゲート電極および容量Cの一方の電極に接続される。容量Cの他方の電極は駆動用トランジスタ82のソース電極に接続される。
【0041】
駆動用トランジスタ82において、ソース電極は光学素子22のアノードに接続され、ドレイン電極は電源線26に接続され、実際に光学素子22を発光させるための電圧Vddが印加される。
【0042】
光学素子22は、アノードとカソードとの間に挟まれた発光素子層を含む。光学素子22のアノードは駆動用トランジスタ82のソース電極に接続され、カソードは接地される。
【0043】
次に、図1〜4を参照して、本実施の形態における表示装置10の動作を説明する。
まず、信号線が順方向に駆動される場合について説明する。この場合、まず、信号線駆動回路14において、第1の信号線用レジスタ回路Rにハイの水平スタート信号HSTが入力される。走査線駆動回路16においても同様に、初段の走査線用レジスタ回路にハイの垂直スタート信号VSTが入力される。これにより、第1の信号線用レジスタ回路Rおよび初段の走査線用レジスタ回路からハイの信号が出力され、第1の信号線DLには所望の輝度データが、第1の走査線SLにはハイの信号がそれぞれ出力される。したがって、第1の信号線DLおよび第1の走査線SLが交差する位置の画素20が選択され、この画素20の光学素子22に輝度データの書き込みが行われる。
【0044】
この後、1行目の画素が右方向に順次選択されていく。最終列の第nの信号線用レジスタ回路Rが選択されて次の水平クロック信号CKHが入力されると、第nの信号線用レジスタ回路Rは第3の信号経路36にハイを出力する。第3の信号経路36に出力されたハイの信号は、第2のバッファ部38で増幅される。このとき、第2のスイッチ素子40はオンとなっているので、この信号は第2のスイッチ素子40および第4の信号経路42を介して第3のバッファ部44に入力され、さらに増幅された後、第1の出力経路46を通じて制御回路18から取り出される。
【0045】
また、第1の信号線用レジスタ回路Rに水平スタート信号HSTが入力されるタイミングで、再び第1の信号線用レジスタ回路Rに水平スタート信号HSTが入力される。このとき、第nの信号線用レジスタ回路Rからのハイの信号は、再び第1の信号線用レジスタ回路Rに入力されるように構成していてもよい。
【0046】
同様のタイミングで、走査線駆動回路16において、2段目の走査線用レジスタ回路にハイが出力される。この後、1行目の画素と同様に2行目の画素が右方向に順次選択されていく。2行目の画素への輝度データの書き込みが終了すると3行目、4行目・・・と同様の処理が行われ、次いで最終段のm行目の画素への輝度データの書き込みが行われる。
【0047】
最終段の走査線用レジスタ回路が選択されて次の垂直クロック信号CKVが入力されると、最終段の走査線用レジスタ回路は第7の信号経路56にハイを出力する。第7の信号経路56に出力されたハイの信号は、第5のバッファ部58で増幅される。このとき、第4のスイッチ素子60はオンとなっているので、この信号は第4のスイッチ素子60および第8の信号経路62を介して第6のバッファ部64に入力され、さらに増幅された後、第2の出力経路66を通じて制御回路18から取り出される。
【0048】
次に、信号線が逆方向に駆動される場合について説明する。この場合、信号線駆動回路14および走査線駆動回路16において、最終段の第nの信号線用レジスタ回路Rにハイの水平スタート信号HST、および最終段の走査線用レジスタ回路にハイの垂直スタート信号VSTがそれぞれ入力される。これにより、第nの信号線用レジスタ回路Rおよび最終段の走査線用レジスタ回路からハイの信号が出力され、第nの信号線DLには所望の輝度データが、第mの走査線SLにはハイの信号がそれぞれ出力される。したがって、第nの信号線DLおよび第mの走査線SLが交差する位置の画素20が選択され、この画素20の光学素子22に輝度データの書き込みが行われる。
【0049】
この後、m行目の画素が左方向に順次選択されていく。初段の第1の信号線用レジスタ回路Rが選択されて次の水平クロック信号CKHが入力されると、第1の信号線用レジスタ回路Rは第1の信号経路28にハイを出力する。第1の信号経路28に出力されたハイの信号は、第1のバッファ部30で増幅される。このとき、第1のスイッチ素子32はオンとなっているので、この信号は第1のスイッチ素子32および第2の信号経路34を介して第3のバッファ部44に入力され、さらに増幅された後、第1の出力経路46を通じて制御回路18から取り出される。
【0050】
これ以降、信号線が順方向に駆動される場合と逆に、m−1行目、m−2行目・・・と同様の処理が行われ、次いで、初段の1行目の画素への書き込みが行われる。
【0051】
初段の走査線用レジスタ回路が選択されて次の垂直クロック信号CKVが入力されると、初段の走査線用レジスタ回路は第5の信号経路48にハイを出力する。第5の信号経路48に出力されたハイの信号は、第4のバッファ部50で増幅される。このとき、第4のスイッチ素子52はオンとなっているので、この信号は第4のスイッチ素子52および第6の信号経路54を介して第6のバッファ部64に入力され、さらに増幅された後、第2の出力経路66を通じて制御回路18から取り出される。
【0052】
次に、図4を参照して、第1の信号線DLおよび第1の走査線SLが選択されたときの画素20の動作を説明する。まず、第1の走査線SLを選択してスイッチング用トランジスタ80をオンとした後、第1の信号線DLにデータ電位を与える。このとき、容量Cの電極の電位が上昇する。同時に、駆動用トランジスタ82のゲート電極の電位も容量Cの電極の電位と同じに推移する。
【0053】
駆動用トランジスタ82のゲート電極の電位が所定値以上になると、その電圧に応じた電流が電源線26から光学素子22に流れ、光学素子22が発光する。第1の走査線SLを非選択としても、駆動用トランジスタ82のゲート電位は保持されるので、光学素子22は、駆動用トランジスタ82のゲート電極に印加されるデータ電位に応じた輝度で発光しつづける。
【0054】
以上のように、本実施の形態における表示装置10によれば、信号線駆動回路14の初段または最終段のいずれから信号が出力される場合であっても、第一のバッファ部30または第二のバッファ部40により信号値を増幅させ、次いで第三のバッファ部44によりさらに信号値を増幅させるので、配線負荷の大きい場合でも、信号波形のゆがみを少なくすることができる。また、同様の処理により、走査線駆動回路16からの出力も、信号波形のゆがみを少なくすることができる。
【0055】
(第二の実施の形態)
本実施の形態において、データの書き込み方向が固定された表示装置に本発明を適用した場合について説明する。
【0056】
図5は本発明の第二の実施の形態に係る表示装置の平面図である。
表示装置100は、表示領域102と、信号線駆動回路104と、走査線駆動回路106と、制御回路128とを有する。ここで、信号線駆動回路104および走査線駆動回路106は、第一の実施の形態における信号線駆動回路14および走査線駆動回路16と同様、それぞれ複数の回路素子を含む。本実施の形態において、複数の回路素子は一方向にのみシフトするレジスタ回路である。
【0057】
表示装置100は、信号線駆動回路104の最終段の回路素子からの出力信号を取り出す第9の信号経路108と、第7のバッファ部110を介して第9の信号経路108に接続された第10の信号経路112と、第8のバッファ部114を介して第10の信号経路112に接続された第3の出力経路116とを有する。また、表示装置100は、走査線駆動回路106の最終段の回路素子からの出力信号を取り出す第11の信号経路118と、第9のバッファ部120を介して第11の信号経路118に接続された第12の信号経路122と、第10のバッファ部124を介して第12の信号経路122に接続された第4の出力経路126とを有する。第3の出力経路116および第4の出力経路126は、制御回路128に接続され、信号線駆動回路104および走査線駆動回路106からの検査信号がそれぞれ取り出される。
【0058】
ここで、第7のバッファ部110は信号線駆動回路104に近接して設けられ、第8のバッファ部114は制御回路128に近接して設けられる。このように、複数のバッファ部110および114が信号線駆動回路104の最終段のレジスタ回路から制御回路128までの経路状に分散的に配置されるので、制御回路128において、信号線駆動回路104からの出力信号を所望の出力特性で得ることができる。走査線駆動回路106からの出力信号についても同様である。
【0059】
なお、図示していないが、制御回路128は、信号線駆動回路104に水平クロック信号CKH、水平スタート信号HST、および映像信号Dataを供給し、走査線駆動回路106に垂直クロック信号CKVおよび垂直スタート信号VSTを供給する。なお、本実施の形態においても、図中制御回路128と示しているのは、上記の各種信号を信号線駆動回路104または走査線駆動回路106に供給するコネクタピンである。
【0060】
以上のように、本実施の形態における表示装置100によれば、信号線駆動回路104の最終段から制御回路128までの距離が長く、配線負荷の大きい場合でも、信号波形のゆがみを少なくすることができる。
【0061】
以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、そうした例を述べる。
【0062】
図4に示したスイッチング用トランジスタは、ふたつ以上直列におかれてもよい。その際、電流増幅率など、それらのトランジスタの特性を異ならせてもよい。例えば、駆動用トランジスタに近い側のトランジスタの電流増幅率を低めに設定すれば、漏れ電流を減らす効果が大きい。
【0063】
さらに、これらのスイッチング用トランジスタと駆動用トランジスタの特性を異ならせるようにしてもよい。例えば、駆動用トランジスタの電流増幅率を小さくした場合、同じ輝度レンジに対応する設定データのレンジが広がるため、輝度の制御が容易になる。
【0064】
本発明は、表示装置への適用に限定されず、たとえばシフトレジスタを用いた装置に広く適用することができる。また、実施の形態においては、表示装置としてアクティブマトリックス型有機ELディスプレイを想定して説明したが、表示装置として液晶を用いることもできる。
【0065】
実施の形態においては、信号線駆動回路および走査線駆動回路の双方から検査信号を取り出す例を説明したが、いずれか一方のみから検査信号を取り出す構成とすることもできる。
【0066】
【発明の効果】
本発明によれば、配線負荷が大きい場合でも、回路素子から出力された信号の歪みを低減して所望の出力特性を得ることができる。また、本発明によれば、データの書き込み方向が切り替え可能な表示装置において、いずれの方向にデータが書き込まれるときでも、回路素子から出力された信号を精度よく取り出すことができる。
【図面の簡単な説明】
【図1】本発明の第一の実施の形態に係る表示装置の平面図である。
【図2】図1に示した信号線駆動回路および走査線駆動回路の内部構成の一例を示す図である。
【図3】図2に示した信号線駆動用シフトレジスタの内部構成の一例を示す図である。
【図4】図1に示した画素20の構成を示す回路図である。
【図5】本発明の第二の実施の形態に係る表示装置の平面図である。
【符号の説明】
10 表示装置、 12 表示領域、 14 信号線駆動回路、 16 走査線駆動回路、 18 制御回路、 20 画素、 22 光学素子、 画素回路24、 第1のバッファ部30、 32 第1のスイッチ素子、 34 第2の信号経路、 36 第3の信号経路、 38 第2のバッファ部、 40 第2のスイッチ素子、 42 第4の信号経路、 44 第3のバッファ部、 46 第1の出力経路、 48 第5の信号経路、 50 第4のバッファ部、 52第3のスイッチ素子、 54 第6の信号経路、 56 第7の信号経路、 58 第5のバッファ部、 60 第4のスイッチ素子、 62 第8の信号経路、 64 第6のバッファ部、 66 第2の出力経路、 70 信号線駆動用シフトレジスタ、 72 信号線駆動用バッファ回路、 74 スイッチ回路、 76 走査線駆動用シフトレジスタ、 78 走査線駆動用バッファ回路、80 スイッチング用トランジスタ、 82 駆動用トランジスタ、 100表示装置、 102 表示領域、 104 信号線駆動回路、 106 走査線駆動回路、 108 第9の信号経路、 110 第7のバッファ部、 112 第10の信号経路、 114 第8のバッファ部、 116 第3の出力経路、 118 第11の信号経路、 120 第9のバッファ部、 122 第12の信号経路、 124 第10のバッファ部、 126 第4の出力経路、128 制御回路

Claims (6)

  1. それぞれが異なる回路素子から出力される信号を伝搬する複数の信号経路と、それらが集結して形成されるひとつの出力経路とを含み、
    前記複数の信号経路にはそれぞれバッファ素子と、そのバッファ素子の出力を受けるスイッチ素子とが設けられ、そのスイッチ素子の出力どうしが結線されて前記出力経路が形成され、
    前記出力経路にはバッファ素子が設けられ、
    動作モードに応じて前記複数の信号経路のいずれかのスイッチ素子がオンとなって目的の信号が選択され、出力経路へ伝搬されることを特徴とする信号伝搬回路。
  2. 前記複数の信号経路に設けられたバッファ素子と、前記出力経路に設けられたバッファ素子の両方を通過することによって前記目的の信号が所望の出力特性を得るべく、バッファ素子が分散的に配置されたことを特徴とする請求項1に記載の信号伝搬回路。
  3. 前記異なる回路素子はそれぞれ、複数の画素回路を順次駆動するブロックにおいて、駆動を正方向または逆方向で行う際に最終段となる回路素子であり、前記動作モードは、駆動を正方向または逆方向で行うことに対応して切り替わることを特徴とする請求項1または2に記載の信号伝搬回路。
  4. 複数の画素回路と、
    これらの画素回路を順次駆動する回路ブロックと、
    この回路ブロックにおいて、駆動を正方向または逆方向で行う際にそれぞれ最終段となる回路素子から出力される信号を伝搬する複数の信号経路と、
    それらの信号経路が集結して形成されるひとつの出力経路とを含み、
    前記複数の信号経路にはそれぞれバッファ素子と、そのバッファ素子の出力を受けるスイッチ素子とが設けられ、そのスイッチ素子の出力どうしが結線されて前記出力経路が形成され、
    前記出力経路にはバッファ素子が設けられ、
    前記回路ブロックにおける駆動の方向に応じて前記複数の信号経路のいずれかのスイッチ素子がオンとなって目的の信号が選択され、出力経路へ伝搬されることを特徴とする表示装置。
  5. 前記複数の信号経路に設けられたバッファ素子と、前記出力経路に設けられたバッファ素子の両方を通過することによって前記目的の信号が所望の出力特性を得るべく、バッファ素子が分散的に配置されたことを特徴とする請求項4に記載の表示装置。
  6. 複数の画素回路を順次駆動する回路ブロックにおいて、最終段に位置する回路素子からコネクタピンに至る信号経路を有し、
    この信号経路には、前記回路素子に近接するバッファ素子と、前記コネクタピンに近接するバッファ素子が設けられ、伝搬すべき信号が最終的に所望の出力特性を得るために必要な複数のバッファ素子が分散的に配置されたことを特徴とする信号伝搬回路。
JP2002283397A 2002-09-27 2002-09-27 信号伝搬回路および表示装置 Expired - Lifetime JP3889691B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002283397A JP3889691B2 (ja) 2002-09-27 2002-09-27 信号伝搬回路および表示装置
US10/667,518 US7215314B2 (en) 2002-09-27 2003-09-23 Signal transmission circuit and display apparatus
CNB031601421A CN100369075C (zh) 2002-09-27 2003-09-26 信号传输电路和显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002283397A JP3889691B2 (ja) 2002-09-27 2002-09-27 信号伝搬回路および表示装置

Publications (2)

Publication Number Publication Date
JP2004118014A true JP2004118014A (ja) 2004-04-15
JP3889691B2 JP3889691B2 (ja) 2007-03-07

Family

ID=32025265

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002283397A Expired - Lifetime JP3889691B2 (ja) 2002-09-27 2002-09-27 信号伝搬回路および表示装置

Country Status (3)

Country Link
US (1) US7215314B2 (ja)
JP (1) JP3889691B2 (ja)
CN (1) CN100369075C (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006157462A (ja) * 2004-11-29 2006-06-15 Sanyo Electric Co Ltd バッファ回路
JP2006323267A (ja) * 2005-05-20 2006-11-30 Sanyo Epson Imaging Devices Corp 検査回路、電気光学装置および電子機器
JP2008139520A (ja) * 2006-12-01 2008-06-19 Sony Corp 表示装置
WO2015008424A1 (ja) * 2013-07-18 2015-01-22 パナソニック株式会社 El表示装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8937580B2 (en) * 2003-08-08 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Driving method of light emitting device and light emitting device
JP2006208653A (ja) * 2005-01-27 2006-08-10 Mitsubishi Electric Corp 表示装置
KR100739336B1 (ko) * 2006-08-18 2007-07-12 삼성에스디아이 주식회사 유기 전계발광 표시장치
CN101303836B (zh) * 2007-05-09 2011-01-26 奇景光电股份有限公司 显示装置及其栅极驱动器
CN102411891B (zh) * 2010-09-21 2014-10-08 群康科技(深圳)有限公司 显示装置及其驱动方法
KR102435257B1 (ko) * 2015-08-04 2022-08-25 삼성디스플레이 주식회사 게이트 보호회로 및 이를 포함하는 표시장치
CN106526923B (zh) * 2017-01-12 2019-04-23 京东方科技集团股份有限公司 阵列基板、其测试方法及显示装置
CN109493823A (zh) * 2018-12-21 2019-03-19 惠科股份有限公司 控制电路及其应用的显示面板

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2581796B2 (ja) * 1988-04-25 1997-02-12 株式会社日立製作所 表示装置及び液晶表示装置
JPH03198087A (ja) * 1989-12-27 1991-08-29 Sharp Corp 表示装置の列電極駆動回路
JPH04204993A (ja) * 1990-11-30 1992-07-27 Sharp Corp 表示装置の駆動回路
JPH06138449A (ja) 1992-10-30 1994-05-20 Advantest Corp 液晶表示器用基板検査装置
JP2788401B2 (ja) 1993-11-09 1998-08-20 小糸工業株式会社 表示装置
JP2646974B2 (ja) * 1993-11-11 1997-08-27 日本電気株式会社 走査回路およびその駆動方法
JP3325780B2 (ja) 1996-08-30 2002-09-17 シャープ株式会社 シフトレジスタ回路および画像表示装置
US6731260B2 (en) * 1997-10-13 2004-05-04 Sanyo Electric Co., Ltd. Display device
JP3077650B2 (ja) * 1997-10-27 2000-08-14 日本ビクター株式会社 アクティブマトリクス方式液晶パネルの駆動装置
TW491954B (en) 1997-11-10 2002-06-21 Hitachi Device Eng Liquid crystal display device
US6377235B1 (en) * 1997-11-28 2002-04-23 Seiko Epson Corporation Drive circuit for electro-optic apparatus, method of driving the electro-optic apparatus, electro-optic apparatus, and electronic apparatus
JPH11214700A (ja) * 1998-01-23 1999-08-06 Semiconductor Energy Lab Co Ltd 半導体表示装置
JPH11339491A (ja) * 1998-05-22 1999-12-10 Denso Corp シフトレジスタ装置及びそのシフトレジスタ装置を利用した負荷駆動装置
JP3499442B2 (ja) 1998-07-10 2004-02-23 シャープ株式会社 画像表示装置
JP4043112B2 (ja) * 1998-09-21 2008-02-06 東芝松下ディスプレイテクノロジー株式会社 液晶表示装置およびその駆動方法
JP2000131708A (ja) 1998-10-27 2000-05-12 Fujitsu Ltd 液晶表示装置
JP3490353B2 (ja) * 1998-12-16 2004-01-26 シャープ株式会社 表示用駆動装置およびその製造方法ならびにそれを用いた液晶モジュール
JP3437489B2 (ja) * 1999-05-14 2003-08-18 シャープ株式会社 信号線駆動回路および画像表示装置
JP4099913B2 (ja) * 1999-12-09 2008-06-11 セイコーエプソン株式会社 電気光学装置、そのクロック信号調整方法および回路、その生産方法、ならびに電子機器
JP2002351430A (ja) * 2001-05-30 2002-12-06 Mitsubishi Electric Corp 表示装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006157462A (ja) * 2004-11-29 2006-06-15 Sanyo Electric Co Ltd バッファ回路
JP2006323267A (ja) * 2005-05-20 2006-11-30 Sanyo Epson Imaging Devices Corp 検査回路、電気光学装置および電子機器
JP4600147B2 (ja) * 2005-05-20 2010-12-15 エプソンイメージングデバイス株式会社 検査回路、電気光学装置および電子機器
JP2008139520A (ja) * 2006-12-01 2008-06-19 Sony Corp 表示装置
KR101405909B1 (ko) 2006-12-01 2014-06-17 소니 주식회사 표시장치
WO2015008424A1 (ja) * 2013-07-18 2015-01-22 パナソニック株式会社 El表示装置
JPWO2015008424A1 (ja) * 2013-07-18 2017-03-02 株式会社Joled El表示装置
US9773452B2 (en) 2013-07-18 2017-09-26 Joled Inc. EL display apparatus having a control circuit for protection of a gate driver circuit

Also Published As

Publication number Publication date
CN100369075C (zh) 2008-02-13
CN1497512A (zh) 2004-05-19
US20040061693A1 (en) 2004-04-01
JP3889691B2 (ja) 2007-03-07
US7215314B2 (en) 2007-05-08

Similar Documents

Publication Publication Date Title
JP4692828B2 (ja) 表示装置及びその駆動制御方法
CN110178174B (zh) 一种栅极驱动电路及其控制方法、移动终端
US7944414B2 (en) Display drive apparatus in which display pixels in a plurality of specific rows are set in a selected state with periods at least overlapping each other, and gradation current is supplied to the display pixels during the selected state, and display apparatus
JP4573703B2 (ja) フラットパネルディスプレイ装置、その駆動方法およびフラットパネルディスプレイ装置制御用デマルチプレクサ
WO2017080081A1 (zh) 采用外部补偿的amoled驱动电路架构
JP6159965B2 (ja) 表示パネル、表示装置ならびに電子機器
WO2020238490A1 (zh) 像素电路、显示基板、显示装置及驱动方法
JP2003195815A (ja) アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置
JP5780649B2 (ja) バッファ回路、走査回路、表示装置、及び、電子機器
JP5780650B2 (ja) レベルシフタ回路、走査回路、表示装置、及び、電子機器
KR101635670B1 (ko) 표시 장치
JP3889691B2 (ja) 信号伝搬回路および表示装置
EP3561801B1 (en) Display panel
KR20190079855A (ko) 시프트 레지스터 및 이를 포함하는 표시 장치
JP2015187672A (ja) 表示装置、表示装置の駆動方法、及び、電子機器
JP2002244578A (ja) 表示装置
KR100524122B1 (ko) 저소비 전력 유기 전계 발광 디바이스 디스플레이 구동 장치
US7009589B1 (en) Active matrix type electroluminescence display device
JP5903421B2 (ja) 表示装置
JP6131289B2 (ja) 表示装置
TWI699752B (zh) 顯示驅動器、顯示面板及資訊處理裝置
JP5442678B2 (ja) 表示装置
JP5201712B2 (ja) 表示装置
US20230300304A1 (en) Projection device and method of controlling projection device
US20230260450A1 (en) Display panel and display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060815

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061130

R151 Written notification of patent or utility model registration

Ref document number: 3889691

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101208

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101208

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111208

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121208

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131208

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term