JP6131289B2 - 表示装置 - Google Patents

Description

本発明は、アクティブ・マトリクス型表示装置に係り、特に有機半導体膜などの発光層
に電流を流すことによって発光させるＥＬ（エレクトロルミネッセンス）素子またはＬＥ
Ｄ（発光ダイオード）素子等の発光素子で構成した画素と、この画素の発光動作を制御す
る画素回路を備えた表示装置に関する。

近年、高度情報化社会の到来に伴い、パーソナルコンピュータ、カーナビ、携帯情報端
末、情報通信機器あるいはこれらの複合製品の需要が増大している。これらの製品の表示
手段には、薄型、軽量、低消費電力のディスプレイデバイスが適しており、液晶表示装置
あるいは自発光型のＥＬ素子またはＬＥＤなどの電気光学素子を用いた表示装置が用いら
れている。

後者の自発光型の電気光学素子を用いた表示装置は、視認性がよいこと、広い視角特性
を有すること、高速応答で動画表示に適していることなどの特徴があり、映像表示には特
に好適と考えられている。

特に、近年の有機物を発光層とする有機ＥＬ素子（有機ＬＥＤ素子とも言う：以下ＯＬ
ＥＤと略称する場合もある）を用いたディスプレイは発光効率の急速な向上と映像通信を
可能にするネットワーク技術の進展とが相まって、ＯＬＥＤディスプレイへの期待が高い
。ＯＬＥＤは有機発光層を２枚の電極で挟んだダイオード構造を有する。

このようなＯＬＥＤ素子を用いて構成したＯＬＥＤディスプレイにおける電力効率を高
めるためには、後述するように、薄膜トランジスタ（以下、ＴＦＴとも称する）を画素の
スイッチング素子としたアクティブ・マトリクス駆動が有効である。

ＯＬＥＤディスプレイをアクティブ・マトリクス構造で駆動する技術としては、例えば
、特許文献１、特許文献２、あるいは特許文献３などに記載されており、また、駆動電圧
関係については特許文献４などに開示されている。

ＯＬＥＤディスプレイの典型的な画素構造は、第１と第２のアクティブ素子である２つ
の薄膜トランジスタＴＦＴ（第１のＴＦＴはスイッチングトランジスタ、第２のＴＦＴは
ドライバトランジスタ）と１つのコンデンサ（蓄積容量：データ信号保持素子）で構成さ
れる画素駆動回路（以下、画素回路とも言う）からなり、この画素回路によりＯＬＥＤの
発光輝度を制御する。画素はデータ信号（または、画像信号）が供給されるＭ本のデータ
線と、走査信号が供給されるＮ本の走査線（以下、ゲート線とも言う）をＮ行×Ｍ列のマ
トリクスに配列した各交差部に配置される。

画素の駆動には、ｍ行のゲート線に順次走査信号（ゲート信号）を供給してスイッチン
グトランジスタを導通状態に（ターンオン）し、１フレーム期間Ｔｆ内に垂直方向の走査
を１回終えて、再び最初（１行目）のゲート線にターンオン電圧を供給する。

この駆動方式では、１本のゲート線にターンオン電圧が供給される時間はＴｆ／Ｎ以下
となる。一般的には、１フレーム期間Ｔｆの値としては１／６０秒程度が用いられる。な
お、１フレームを２フィールドで表示する場合は、１フィールド期間は１フレーム期間の
１／２となる。

あるゲート線にターンオン電圧が供給されている間は、そのデータ線に接続されたスイ
ッチングトランジスタは全て導通状態（オン状態）となり、それに同期してＭ列のデータ
線に同時に、または順次にデータ電圧（画像電圧）が供給される。これはアクティブ・マ
トリクス液晶装置で一般的に用いられているものである。

データ電圧はゲート線にターンオン電圧（以下、ターンオンを単にオンとも称する。同
様に、ターンオフも単にオフとも称する）が供給されている間に蓄積容量（コンデンサ）
に蓄えられ（保持され）、１フレーム期間（もしくは、１フィールド期間、以下同様）は
ほぼそれらの値に保たれる。蓄積容量の電圧値は、ドライバトランジスタのゲート電圧を
規定する。

したがって、ドライバトランジスタを流れる電流値が制御されてＯＬＥＤの発光が制御
される。ＯＬＥＤに電圧が印加されて、その発光が始まるまでの応答時間は１μｓ以下で
あることが通常であり、動きの早い画像（動画像）にも追随できる。ドライバトランジス
タに電流を供給するために、電流供給線が設けられており、蓄積容量に保持されたデータ
信号に応じた表示用の電流が電流供給線から供給される。

ところで、アクティブ・マトリクス駆動では、１フレーム期間にわたって発光が行われ
ることで高効率を実現している。ＴＦＴを設けずに、ＯＬＥＤのダイオード電極をそれぞ
れ走査線、データ線に直結して駆動する単純マトリクス駆動と比較すると、その差異は明
確である。

単純マトリクス駆動では、走査線が選択されている期間にのみＯＬＥＤに電流が流れる
ので、その短い期間の発光のみで１フレーム期間の発光と同等の輝度を得るためには、ア
クティブ・マトリクス駆動に比べて略走査線数倍の発光輝度が必要となる。それには、必
然的に駆動電圧、駆動電流を大きくしなければならず、発熱などの消費電力の損失が大き
くなって電力効率が低下する。

このように、アクティブ・マトリクス駆動は、単純マトリクス駆動に比べて消費電力の
低減の観点から優位であると考えられる。

特開平４−３２８７９１号公報 特開平８−２４１０４８号公報 米国特許第５５５００６６号明細書 国際特許公報ＷＯ９８／３６４０７号

上記した単純マトリクス型の表示装置では、基板上の表示領域に交差配置した走査線と
データ線をそのまま当該表示領域の外部に引き出して駆動回路に接続し、駆動回路を外部
回路と接続するための端子パッドを設けている。しかし、このような端子構成をアクティ
ブ・マトリクス型の表示装置にそのまま適用することは困難である。

ＯＬＥＤのアクティブ・マトリクス駆動では、１フレーム期間にわたって表示を保持す
るためのコンデンサへの電荷供給を、当該コンデンサの一方の電極をスイッチングトラン
ジスタの出力端子に接続し、他方の電極をコンデンサ用の共通電位線に接続したり、ある
いはＯＬＥＤに電流を供給する電流供給線に接続している。

図６はＯＬＥＤを用いた従来の表示装置の１構成例を模式的に説明するブロック図、図
７は図６における画素構成の説明図である。この表示装置（画像表示装置）は、ガラス等
の絶縁材からなる基板ＳＵＢ上に複数のデータ線ＤＬと複数のゲート線すなわち走査線Ｇ
Ｌとのマトリクス配列で形成した表示部ＡＲ（図中、点線で囲った内部）の周囲にデータ
駆動回路ＤＤＲ、走査駆動回路ＧＤＲ、電流供給回路ＣＳＳを配置して構成されている。

データ駆動回路ＤＤＲはＮチャンネル型とＰチャンネル型の薄膜トランジスタＴＦＴに
よる相補型回路、またはＮチャンネルのみかＰチャンネルのみの単チャンネル型の薄膜ト
ランジスタＴＦＴで構成されるシフトレジスタ回路、レベルシフタ回路、アナログスイッ
チ回路などからなる。なお、電流供給回路ＣＳＳはバスラインのみとし、外部電源から供
給するようにも構成できる。

図６は表示部ＡＲにコンデンサ用の共通電位線ＣＯＭＬを設けた方式であり、コンデン
サの前記他端の電極は、この共通電位線ＣＯＭＬに接続される。共通電位線ＣＯＭＬは共
通電位供給バスラインＣＯＭＢの端子ＣＯＭＴから外部の共通電位源に引き出されている
。なお、共通電位線ＣＯＭＬを設けず、コンデンサを電流供給線に接続した方式も既知で
ある。

図７に示したように、画素ＰＸはデータ線ＤＬとゲート線ＧＬで囲まれた領域に配置さ
れたスイッチングトランジスタである第１の薄膜トランジスタＴＦＴ１、ドライバトラン
ジスタである第２の薄膜トランジスタＴＦＴ２、コンデンサＣＰＲ、および有機発光素子
ＯＬＥＤで構成される。

薄膜トランジスタＴＦＴ１のゲートはゲート線ＧＬに、ドレインはデータ線ＤＬに接続
されている。薄膜トランジスタＴＦＴ２のゲートは薄膜トランジスタＴＦＴ１のソースに
接続され、この接続点にコンデンサＣＰＲの一方の電極（＋極）が接続されている。

図８は図７の画素構成をもつ図６の表示装置の構成をさらに説明するブロック図である
。薄膜トランジスタＴＦＴ２のドレインは電流供給線ＣＳＬに、ソースは有機発光素子Ｏ
ＬＥＤの第１の電極層（ここでは陽極）ＡＤに接続されている。そして、コンデンサＣＰ
Ｒの他端（−極）は共通電位線バスラインＣＯＭＢから分岐した共通電位線ＣＯＭＬに接
続されている。

データ線ＤＬはデータ駆動回路ＤＤＲで駆動され、走査線（ゲート線）ＧＬは走査駆動
回路ＧＤＲで駆動される。また、電流供給線ＣＳＬは電流供給バスラインＣＳＬＢを介し
て図８の電流供給回路ＣＳＳあるいは端子を介して外部電流源に接続している。

図７と図８において、１つの画素ＰＸが走査線ＧＬで選択されて薄膜トランジスタＴＦ
Ｔ１がターンオンすると、データ線ＤＬから供給される画像信号がコンデンサＣＰＲに蓄
積される。そして、薄膜トランジスタＴＦＴ１がターンオフした時点で薄膜トランジスタ
ＴＦＴ２がターンオンし、電流供給線ＣＳＬからの電流が有機発光素子ＯＬＥＤに流れ、
ほぼ１フレーム期間にわたってこの電流が持続する。このとき流れる電流はコンデンサＣ
ＰＲに蓄積されている信号電荷で規定される。

コンデンサＣＰＲの動作レベルは共通電位線ＣＯＭＬの電位で規定される。これにより
、画素の発光が制御される。有機発光素子ＯＬＥＤから流れ出る電流は第２の電極層（こ
こでは陰極）ＣＤから図示しない電流引抜き線に流れる。

この方式では、画素領域の一部を貫通して共通電位線ＣＯＭＬを設ける必要があるため
、所謂開口率の低下をもたらし、表示装置全体としての明るさ向上を抑制してしまう。

図９はＯＬＥＤを用いた従来の表示装置の他の構成例を模式的に説明する図８と同様の
ブロック図である。この例では、各画素を構成する薄膜トランジスタＴＦＴ１、ＴＦＴ２
およびコンデンサＣＰＲの基本配列は図８と同様であるが、コンデンサＣＰＲの他端を電
流供給線ＣＳＬに接続した点で異なる。

すなわち、１つの画素ＰＸが走査線ＧＬで選択されて薄膜トランジスタＴＦＴ１がター
ンオンすると、データ線ＤＬから供給される画像信号がコンデンサＣＰＲに蓄積され、薄
膜トランジスタＴＦＴ１がターンオフした時点で薄膜トランジスタＴＦＴ２がターンオン
したとき、電流供給線ＣＳＬからの電流が有機発光素子ＯＬＥＤに流れ、図８と同様に、
ほぼ１フレーム期間（または、１フィールド期間）にわたってこの電流が持続する。この
とき流れる電流はコンデンサＣＰＲに蓄積されている信号電荷で規定される。コンデンサ
ＣＰＲの動作レベルは電流供給線ＣＳＬの電位で規定される。これにより、画素の発光が
制御される。

図６〜図９で説明したこの種の表示装置においては、有機発光素子ＯＬＥＤの第１の電
極層ＡＤとなる薄膜トランジスタＴＦＴ２のソース電極はＩＴＯ（インジウム・チン・オ
キサイド）等の導電性薄膜で形成され、かつ各画素ＰＸの第１の電極層ＡＤは個別に分離
されている。

また、発光素子を構成する第２の電極層ＣＤは素子の最上層に位置するため、直接外気
に触れて腐食が生じる恐れがある。通常、第２の電極層は全画素について供給のべた膜に
形成されているため、外部との接続をとるためには下層の配線（第２の電極層接続電極層
：電流引出し電極とも言う）に電気的に接続をとる必要がある。この第２の電極層ＣＤへ
の電流供給のための端子は当該第２の電極層の延長で基板の端子部（端子パッド）に直接
引き出されているため、その端子部近傍では外気との接触で腐食の発生が起こり易い。

図１０は有機発光素子を用いた表示装置の１画素付近の構造を説明する断面図である。
この表示装置は、ガラス基板ＳＵＢの上に低温ポリシリコンを好適とするポリシリコン半
導体層ＰＳＩ、第１の絶縁層ＩＳ１、走査配線であるゲート配線（ゲート電極）ＧＬ、第
２の絶縁層ＩＳ２、アルミニウム配線で形成したソース電極ＳＤ，第３の絶縁層ＩＳ３、
保護膜ＰＳＶ、第１の電極層ＡＤ、有機発光層ＯＬＥ、第２の電極層ＣＤを積み上げて構
成される。

ポリシリコン半導体層ＰＳＩとゲート配線ＧＬ、ソース電極ＳＤで構成される薄膜トラ
ンジスタ（この薄膜トランジスタはドライバトランジスタ）が選択されると、ソース電極
ＳＤに接続した第１の電極層ＡＤと有機発光層ＯＬＥおよび第２の電極層ＣＤで形成され
る有機発光素子が発光し、その光Ｌが基板ＳＵＢ側から外部に出射する。

この種の表示装置における走査駆動回路は、複数の走査線に順次走査信号を供給し、こ
の走査信号で選択された走査線に接続した画素回路にデータ駆動回路からのデータ信号を
書き込む。前記したように、画素回路は２つの薄膜トランジスタとデータ保持素子である
コンデンサおよび有機発光素子を備えている。データ駆動回路からのデータ信号は画素回
路を構成する第１の薄膜トランジスタのターンオンでデータ保持素子であるコンデンサに
当該データ信号の階調に応じた電荷量として保持される。

そして、第１の薄膜トランジスタのターンオフでターンオンする第２の薄膜トランジス
タを介して電流供給線からの電流をコンデンサに保持されたデータ信号の階調に応じた大
きさに従って有機発光素子に流し、これを発光させる。

走査駆動回路で選択された走査線の１行分の走査を終えた後、次の行の走査線を選択す
る。これを繰り返して垂直方向の走査を順に行い、最終行に至ると所定の垂直ブランキン
グ期間の後、先頭の走査線（最初の行）に戻り、再び上記の動作を繰り返す。

選択された行の走査線に接続した各画素のコンデンサに書き込まれたデータ信号に対応
する電荷は、次にその行の走査がなされるまで、その電荷を保持する。しかし、次にデー
タ信号が書き込まれるまでに当該コンデンサの電荷が残留すると、次に新しいデータ信号
が書き込まれる際に、コンデンサに残留している以前のデータ信号の電荷成分が新しいデ
ータ信号に対応する電荷量に影響を及ぼす。その結果、階調が不安定になって、表示品質
を劣化させる。

また、画素内のコンデンサだけでなく、データ線と第２の電極層との間の容量やデータ
線と走査線の間の容量によるデータ線の電荷も影響を及ぼす。

このようなデータ信号の書込みの動作を安定化させるため、駆動能力の大きなバッファ
回路を設けることも可能であるが、回路規模が大きくなり、表示装置の素子面積の増大を
まねく。決められた基板サイズで、その周辺に駆動回路を搭載するものでは、額縁が広く
なって有効表示領域が狭小となる。

本発明の目的は、上記した画素回路のコンデンサに残留する前の（その行を前回走査し
たときの）データ信号の残留電荷による影響を回避し、高品質の表示を可能とした表示装
置を提供することにある。

上記目的を達成するため、本発明は、データ駆動回路の出力線であるデータ線に、１つ
前の走査線の走査終了後、次の走査線に対応する画素に対するデータが送られる前にその
画素回路のコンデンサ又はデータ線の少なくとも一方を初期状態に復帰させるリセット回
路を設けた。

この構成としたことにより、新しく書き込まれるデータ信号が前のデータ信号に影響さ
れることがなく、高品質の表示装置が得られる。また、リセット回路は単純なスイッチで
あることで、基板上の占有面積は極めて少なく、有効表示領域を狭小化することがない。
本発明のより具体的な構成例を記述すると以下のとおりである。すなわち、
（１）、基板上の表示領域内にマトリクス配列された複数の走査線と前記複数の走査線に
交差する複数のデータ線の交差部毎に画素を有し、前記画素に表示のための電流を供給す
る電流供給線を備え、
前記画素は、前記走査線から供給される走査信号で選択されるアクティブ素子と、この
アクティブ素子のターンオンで前記データ線から供給されるデータ信号を保持するデータ
保持素子、および前記データ保持素子に保持されたデータ信号にしたがって前記電流供給
線から供給される電流で発光する発光素子とを有する画素回路を備え、
前記発光素子は前記アクティブ素子で駆動される第１の電極層と、前記第１の電極層上
に形成された有機発光層と、前記有機発光層上に形成された第２の電極層とを有し、
１つ前の前記走査線への走査が終了した後、前記データ線にデータが送られる前に前記
データ保持素子を初期状態に復帰させるリセット回路を設けた。

（２）、（１）において、前記リセット回路により前記データ保持素子及び前記データ線
を初期状態に復帰させる。

（３）、基板上の表示領域内にマトリクス配列された複数の走査線と前記複数の走査線に
交差する複数のデータ線の交差部毎に画素を有し、前記画素に表示のための電流を供給す
る電流供給線を備え、
前記画素は、前記走査線から供給される走査信号で選択されるアクティブ素子と、この
アクティブ素子のターンオンで前記データ線から供給されるデータ信号を保持するデータ
保持素子、および前記データ保持素子に保持されたデータ信号にしたがって前記電流供給
線から供給される電流で発光する発光素子とを有する画素回路を備え、
前記発光素子は前記アクティブ素子で駆動される第１の電極層と、前記第１の電極層上
に形成された有機発光層と、前記有機発光層上に形成された第２の電極層とを有し、
１つ前の前記走査線への走査が終了した後、前記データ線にデータが送られる前に前記
データ線を初期状態に復帰させるリセット回路を設けた。

（４）、（３）において、前記リセット回路は、次の前記走査線への走査を開始した後、
前記データ線にデータが送られる前に前記データ保持素子を初期状態に復帰させる。

（５）、（１）〜（４）の何れかにおいて、前記リセット回路は、前記走査線への走査毎
に前記初期状態への復帰を行う。

（６）、（１）〜（５）の何れかにおいて、前記リセット回路を、前記データ駆動回路の
後段、かつ前記データ線の前段に設けた。

（７）、（１）〜（５）の何れかにおいて、前記リセット回路を、前記データ線の終端に
設けた。

（８）、（１）〜（５）の何れかにおいて、前記走査駆動回路と前記データ駆動回路を、
前記基板上における前記表示領域の外側で、かつ前記基板の隣接する２辺のそれぞれに配
置した。

上記（１）〜（８）の構成としたことにより、新しく書き込まれるデータ信号が前のデ
ータ信号に影響されることがなく、高品質の表示装置が得られると共に、有効表示領域の
面積を狭小化することのない表示装置を提供できる。

なお、本発明は上記の構成および後述する実施例の構成に限定されるものではなく、本
発明の技術思想を逸脱することなく種々の変更が可能であることは言うまでもない。本発
明の他の目的および構成は後述する実施の形態の記載から明らかになるであろう。

本発明によれば、新しく書き込まれるデータ信号が前のデータ信号に影響されることが
なく、高品質の表示装置が得られる。また、リセット回路は単純なスイッチであることで
、基板上の占有面積は極めて少なく、有効表示領域を狭小化することがない表示装置を提
供することができる。

本発明による表示装置の第１実施例の構成を模式的に説明するブロック図である。 図１における１画素の画素回路の構成図である。 本発明による表示装置の第１実施例の構成の要部を説明するブロック図である。 図３の実施例の動作を説明するタイミング図である。 本発明による表示装置の第２実施例の構成の要部を説明するブロック図である。 有機発光素子を用いた従来の表示装置の１構成例を模式的に説明するブロック図である。 図６における画素構成の説明図である。 図７の画素構成をもつ図６の表示装置の構成をさらに説明するブロック図である。 有機発光素子を用いた従来の表示装置の他の構成例を模式的に説明する図８と同様のブロック図である。 有機発光素子を用いた表示装置の１画素付近の構造を説明する断面図である。

以下、本発明の実施の形態につき、実施例の図面を参照して詳細に説明する。図示しな
いが、以降で説明する各画素に有する有機発光層はほぼ電流値に比例した輝度で、かつそ
の有機材料に依存した色（白色も含む）で発光させてモノクロあるいはカラー表示を行わ
せるものと、白色発光の有機層に赤、緑、青等のカラーフィルタを組み合わせてカラー表
示を行わせるもの等がある。

図１は本発明による表示装置の第１実施例の構成を模式的に説明するブロック図である
。本実施例の表示装置は、ガラス基板ＳＵＢ上に走査駆動回路ＧＤＲとデータ駆動回路Ｄ
ＤＲを有する。

マトリクスに形成された走査駆動回路ＧＤＲで駆動される（走査される）走査線ＧＬ、
データ駆動回路ＤＤＲで駆動されるデータ線ＧＬ、所謂陽極配線である電流供給線ＣＳＬ
で囲まれた領域に１画素が形成される。また、基板ＳＵＢの１の辺には外部回路から走査
駆動回路ＧＤＲ、データ駆動回路ＤＤＲへの信号や電圧を供給するための端子パッドＰＡ
Ｄ１、ＰＡＤ２が形成されている。

そして、データ駆動回路ＤＤＲの後段でデータ線の前段に、走査線ＧＬの単位走査期間
（１行の走査期間）に、１つ前の走査線の走査終了後、次の行へのデータ送出の開始前に
データ線又は前記画素回路内のコンデンサのうち、少なくとも一方を初期状態に復帰させ
るリセット回路ＲＳＴを設けている。先ず、本実施例の画素回路の構成と、その動作につ
いて説明する。

図２は図１における１画素の画素回路の構成図である。本実施例の概略構成は次のとお
りである。すなわち、１画素はデータ線ＤＬ（ｍ＋１）と走査線ＧＬ（ｎ＋１）、ＧＬ（
ｎ）および電流供給線ＣＳＬで囲まれた領域に形成される。ここでは、現在走査されてい
る（選択されている）走査線をＧＬ（ｎ＋１）として説明する。

走査線ＧＬ（ｎ＋１）で選択されている複数の画素のうち、画素ＰＸに着目する。アク
ティブ素子である第１の薄膜トランジスタＴＦＴ１はスイッチングトランジスタ、第２の
薄膜トランジスタＴＦＴ２はドライバトランジスタである。第１の薄膜トランジスタＴＦ
Ｔ１のゲートは走査線ＧＬ（ｎ＋１）に接続され、そのドレインはデータ線ＤＬ（ｍ＋１
）に、ソースは第２薄膜トランジスタＴＦＴ２のゲートに接続されている。

第２の薄膜トランジスタＴＦＴ２のドレインは図１に示した電流供給線バスラインＣＳ
Ｂから電流が供給される電流供給線ＣＳＬに接続されている。そして、そのソースはＯＬ
ＥＤの第１の電極層（ここでは陽極）ＡＤに接続されている。第１の薄膜トランジスタＴ
ＦＴ１のソースと第２の薄膜トランジスタＴＦＴ２のゲートの接続点にはデータ信号保持
素子としてのコンデンサＣＰＲの一方の端子が接続され、他方の端子は直前の走査線ＧＬ
（ｎ）に接続されている。

図２に示した１画素の回路構成において、第１の薄膜トランジスタＴＦＴ１のソースと
第２の薄膜トランジスタＴＦＴ２のゲートの接続点に接続されるコンデンサＣＰＲの一方
の端子は＋極であり、走査線ＧＬ（ｎ）に接続される他方の端子は−極である。

また、有機発光素子ＯＬＥＤは第１の電極層ＡＤと第２の電極層（ここでは陰極）ＣＤ
の間に有機発光層（図示せず）を挟んだ構成であり、第１の電極層ＡＤは第２の薄膜トラ
ンジスタＴＦＴ２のソース電極に接続し、第２の電極層ＣＤは全画素にわたってべた形成
されて図１の第２電極接続電極層ＣＮＴＢに接続している。

この第２電極接続電極層ＣＮＴＢは、所謂電流引抜き配線（電極）であり、基板の下層
に前記端子パッドＰＡＤ１、ＰＡＤ２と同層に形成されており、第２の電極層ＣＤをコン
タクトホールＣＮＴで接続し、第２電極接続電極引回しラインＣＮＴＬで前記端子パッド
ＰＡＤ１、ＰＡＤ２と同層に形成された端子ＰＡＤ４に接続されている。

なお、第１の電極層の配線である電流供給線ＣＳＬも電流供給線バスラインＣＳＢと電
流供給線引回しラインＣＳＬＬで前記端子パッドＰＡＤ１、ＰＡＤ２と同層に形成された
端子ＰＡＤ３に接続されている。上記第２電極接続電極層ＣＮＴＢは電流供給線バスライ
ンＣＳＢよりも基板の外側、かつ点線で示した基板の封止領域ＳＬの内側に配置されてい
る。

このように、第２の電極層ＣＤをコンタクトホールＣＮＴで接続する第２電極接続電極
層ＣＮＴＢを電流供給線バスラインＣＳＢよりも基板ＳＵＢの外側で、かつシール領域Ｓ
Ｌの内側に配置したことで、フレキシブルプリント基板を介して１辺で外部回路と接続す
る方式における基板上のレイアウトが容易となる。

第１の薄膜トランジスタＴＦＴ１のターンオンでコンデサＣＰＲに書き込まれ、電荷量
として保持されたデータ信号は第１の薄膜トランジスタＴＦＴ１のターンオフに伴う第２
の薄膜トランジスタＴＦＴ２のターンオンで電流供給線ＣＳＬからの電流を当該コンデン
サＣＰＲに保持された電荷量（データ信号の階調を示す）で制御された電流量として有機
発光素子ＯＬＥＤに流す。

有機発光素子ＯＬＥＤは供給される電流量にほぼ比例した輝度で、かつ当該有機発光素
子を構成する有機発光層材料に依存した色で発光する。カラー表示の場合は、通常は赤、
緑、青の画素毎に有機発光層材料を変えるか、あるいは白色の有機発光層材料と各色のカ
ラーフィルタの組合せを用いる。

なお、データ信号の与え方はアナログ量でも、あるいは時分割のデジタル量でもよい。
また、階調制御は、赤、緑、青の各画素の面積を分割した面積階調方式を組み合わせても
よい。

図３は本発明による表示装置の第１実施例の構成の要部を説明するブロック図である。
表示領域ＡＲには前記図２で説明した構成の多数の画素がマトリクス状に配置されている
。ここでは、データ駆動回路の部分とデータ線のみを示してある。

また、図４は図３の実施例の動作を説明するタイミング図である。図３と図４における
同一参照符号で示した各信号は同じものである。以下、図３の構成と動作を図４のタイミ
ング図を参照して説明する。

データ駆動回路ＤＤＲはシフトレジスタＳＲとサンプリング回路ＳＡＰのみを示し、詳
細構成は図示を省略した。データ駆動回路ＤＤＲは、スタートパルスＳＴと画素クロック
信号（以下、単にクロックと言う）ＣＬＫ＋とＣＬＫ−を入力し、複数のデータ線に対す
るデータ信号ＤＡＴＡを順次転送する１系統のシフトレジスタＳＲと、シフトレジスタＳ
Ｒからのデータ信号をサンプリングしてデータ線ＤＬに供給するサンプリング回路ＳＡＰ
を備えている。

このサンプリング回路ＳＡＰの直後で、各データ線ＤＬの直前にそれぞれ各データ線を
所定のリセットレベル（初期電位）ＲＬに復帰させるためのスイッチ素子ＳＷを備えたリ
セット回路ＲＳＴを設けている。

シフトレジスタＳＲはデータ線毎のブロック（レジスタ）Ｒ１，Ｒ２，・・・ＲＭ−１
，ＲＭで構成され、スタートパルスＳＴの入力に応じ、クロックＣＬＫ＋とＣＬＫ−に同
期した出力を順次サンプリング回路ＳＡＰに出力する。

サンプリング回路ＳＡＰはデータ線ＤＬ（ＤＬ１，ＤＬ２，・・・ＤＬＭ−１，ＤＬＭ
）毎のサンプリング回路ＳＲ（Ｓ１，Ｓ２，・・・ＳＭ−１，ＳＭ）を有し、データ信号
ＤＡＴＡをシフトレジスタＳＲ（Ｒ１，Ｒ２，・・・ＲＭ−１，ＲＭ）からの出力により
サンプリングしてデータ線ＤＬに供給するスイッチ動作と転送動作を行う。リセット回路
ＲＳＴは各１個のｐ型の薄膜トランジスタで構成したスイッチＳＷ１，ＳＷ２，・・・Ｓ
ＷＭ−１，ＳＷＭから構成されている。

このデータ線へのデータ信号の供給時はリセット回路ＲＳＴの全スイッチＳＷ１，ＳＷ
２，・・・ＳＷＭ−１，ＳＷＭはそのリセット端子にハイレベルの信号が印加されていて
オフ状態になっている。したがって、サンプリング回路Ｓ１，Ｓ２，・・・ＳＭ−１，Ｓ
Ｍからのデータ信号は、そのまま各データ線ＤＬ１，ＤＬ２，・・・ＤＬＭ−１，ＤＬＭ
に転送される。転送されたデータ信号は、それぞれの画素に書き込まれ、そのコンデンサ
に電荷として保持される。

上記した１行（１ライン）分の画素回路にデータ信号の書込み動作が終了し、その行の
走査線の選択が終了した後、リセット回路ＲＳＴの各スイッチＳＷ１，ＳＷ２，・・・Ｓ
ＷＭ−１，ＳＷＭに共通にローレベルのリセット信号Ｒを入力し、これらのスイッチをタ
ーンオンする。

このリセット回路ＲＳＴの各スイッチＳＷ１，ＳＷ２，・・・ＳＷＭ−１，ＳＷＭのタ
ーンオンで各データ線ＤＬ１，ＤＬ２，・・・ＤＬＭ−１，ＤＬＭは基準電位であるリセ
ットレベルＲＬとなる。このリセットは、次の行のデータ信号が送出される前に完了し、
データ線およびコンデンサのリセットがなされる。

したがって、次にデータ信号の書込み時には、全てのデータ線の書込みの初期状態が一
定となり、前段のデータ信号の大きさやその行の前回のデータ信号の大きさに依存するこ
とがなく、書込まれるデータ信号に対応するコンデンサの保持電荷にばらつきは生ぜず、
均一な画像表示が得られる。

尚、次の行の走査線の選択がなされる前にリセットを終える場合は、コンデンサのリセ
ットは行えないので、データ線のリセットのみが行われる。この場合でも、前段のデータ
信号の大きさに依存することのない書込みが可能となる。

本実施例では、シフトレジスタを１系統としたが、これに代えて複数系統のシフトレジ
スタを用いたものにも同様に適用できる。また、サンプリング回路についても複数のデー
タ信号に対応した構成としたものにも同様に適用できる。

さらに、リセット回路を構成するスイッチ素子であるトランジスタをｎ型の薄膜トラン
ジスタとした場合は、リセット信号の極性を図４に示したものを反転した信号とすればよ
い。また、このスイッチ用のトランジスタをｎ型とｐ型を組み合わせたトランスファーゲ
ートを用いることもできる。

本実施例により、画素回路のコンデンサに新しく書き込まれるデータ信号が前のデータ
信号に影響されることがなく、高品質の表示装置が得られる。

図５は本発明による表示装置の第２実施例の構成の要部を説明するブロック図である。
図３と同様に表示領域ＡＲには前記図２で説明した構成の多数の画素がマトリクス状に配
置されている。また、図５でも、データ駆動回路の部分とデータ線のみを示してある。

本実施例は、リセット回路ＲＳＴをデータ駆動回路ＤＤＲに対して表示領域ＡＲを挟ん
だ反対側（データ線ＤＬの終端）に配置した点で第１実施例と異なる。シフトレジスタＳ
Ｒ、サンプリング回路ＳＡＰ、リセット回路ＲＳＴの回路構成、およびタイミングは第１
実施例と同様である。

本実施例では、データ駆動回路ＤＤＲから遠い位置にリセット回路ＲＳＴを設けたこと
で、基板上の各種配線のレイアウトに起因するノイズの影響を低減できる。また、定めら
れた基板サイズ内にリセット回路を配置する場合に、そのレイアウトが容易になる。

なお、本発明は上記したＯＬＥＤを用いた表示装置に限るものではなく、ＯＬＥＤと同
様の発光動作で表示を行う他の表示装置にも同様に適用できる。

また、上記の実施例では、第１の電極層を陽極、第２の電極層を陰極として説明したが
、これらと逆の構成、すなわち第１の電極層を陰極、第２の電極層を陽極としたものにも
同様に適用できる。また、画素回路を２トランジスタ方式としたものに限らず、４トラン
ジスタ方式としたものにも適用できる。

ＳＵＢ 基板
ＧＬ ゲート線（走査線）
ＤＬ データ線
ＣＳＬ 電流供給線
ＣＳＢ 電流供給線バスライン
ＣＳＬＬ 電流供給線引回しライン
ＣＤ 第２の電極層
ＣＮＴＢ 第２電極接続電極層
ＣＮＴＬ 第２電極接続電極引回しライン
ＡＤ 第１の電極層
ＯＬＥ 有機発光層
ＯＬＥＤ 有機発光素子
ＧＤＲ 走査駆動回路
ＤＤＲ データ駆動回路
ＲＳＴ リセット回路。

Claims (11)

1. 第１の辺と前記第１の辺に対向する第２の辺とを有する基板と、
   マトリクス状に複数の画素を配置した表示領域と、
   前記表示領域と前記第１の辺との間に位置する端子パッドと、
   前記画素に接続し走査駆動回路から走査信号が供給される複数の走査線と、
   データ駆動回路からデータ信号が供給される複数のデータ線と、
   前記基板上に配置された複数の電流供給線と、
   を備え、
   前記複数の電流供給線の各々は、前記複数の画素の内の複数個に電流を供給し、
   前記複数の画素の各々は、前記複数の電流供給線の内の１つから電流を供給され、
   前記画素は、前記複数の走査線の一つに供給された走査信号でターンオンされて前記複数のデータ線の一つから供給されるデータ信号を取り込む第１のアクティブ素子と、該第１のアクティブ素子で取り込まれた該データ信号を保持するデータ保持素子と、発光素子と、該データ保持素子に保持されたデータ信号に従って前記電流供給線からの電流を前記発光素子に供給する第２のアクティブ素子とを有する画素回路を備え、
   前記発光素子は前記第２のアクティブ素子で駆動される陽極層と、前記陽極層上に形成された有機発光層と、前記有機発光層上に形成された陰極層とを有し、
   前記陰極層は、前記表示領域の外側に位置するコンタクトホールを介して引回しラインに接続し、前記引回しラインは前記端子パッドに接続し、
   前記表示領域の外側には、複数の薄膜トランジスタが配置され、
   前記複数の薄膜トランジスタは、前記複数の薄膜トランジスタに一括して入力される信号によって、一括してターンオン可能に接続され、
   前記複数のデータ線の各々は前記複数の薄膜トランジスタの各々のソース電極又はドレイン電極と接続し、
   前記複数の薄膜トランジスタと前記コンタクトホールとは前記表示領域と前記第２の辺との間に配置されていることを特徴とする表示装置。
2. 前記端子パッドは、フレキシブルプリント基板を介して前記基板の１辺で外部回路と接続することを特徴とする請求項１に記載の表示装置。
3. 前記表示領域と前記第２の辺との間には、前記複数の電流供給線がつながる電流供給バスラインが配置され、
   前記コンタクトホールは、前記第２の辺と前記電流供給バスラインとの間に位置することを特徴とする請求項１に記載の表示装置。
4. 前記複数の薄膜トランジスタを含むリセット回路を備え、
   前記複数の薄膜トランジスタに一括して入力される前記信号は、前記リセット回路に入力されるリセット信号であり、
   前記リセット回路は、前記リセット信号の入力により、前記複数のデータ線へ所定の初期電位を入力することを特徴とする請求項１から請求項３の何れか１項に記載の表示装置。
5. 前記リセット回路は、前記リセット信号の入力により、前記データ保持素子を基準電位である初期状態にすることを特徴とする請求項４に記載の表示装置。
6. 前記複数の薄膜トランジスタは、１行分の前記画素回路に前記データ信号の書き込み動作が終了した後で次の行の走査線が選択される前に、前記複数の薄膜トランジスタに一括して入力される前記信号が入力されることを特徴とする請求項１から請求項５の何れか１項に記載の表示装置。
7. 前記データ駆動回路は、前記端子パッドと前記表示領域との間に位置することを特徴とする請求項１から請求項６の何れか１項に記載の表示装置。
8. 第１の辺と前記第１の辺に対向する第２の辺とを有する基板と、
   マトリクス状に複数の画素を配置した表示領域と、
   前記表示領域と前記第１の辺との間に位置する端子パッドと、
   前記画素に接続し走査駆動回路から走査信号が供給される複数の走査線と、
   データ駆動回路からデータ信号が供給される複数のデータ線と、
   前記基板上に配置された複数の電流供給線と、
   を備え、
   前記複数の電流供給線の各々は、前記複数の画素の内の複数個に電流を供給し、
   前記複数の画素の各々は、前記複数の電流供給線の内の１つから電流を供給され、
   前記画素は、前記複数の走査線の一つに供給された走査信号でターンオンされて前記複数のデータ線の一つから供給されるデータ信号を取り込む第１のアクティブ素子と、該第１のアクティブ素子で取り込まれた該データ信号を保持するデータ保持素子と、発光素子と、該データ保持素子に保持されたデータ信号に従って前記電流供給線からの電流を前記発光素子に供給する第２のアクティブ素子とを有する画素回路を備え、
   前記発光素子は前記第２のアクティブ素子で駆動される陽極層と、前記陽極層上に形成された有機発光層と、前記有機発光層上に形成された陰極層とを有し、
   前記陰極層は、前記表示領域の外側に位置するコンタクトホールを介して引回しラインに接続し、前記引回しラインは前記端子パッドに接続し、
   前記表示領域の外側には、複数の薄膜トランジスタを含むリセット回路が配置され、
   前記複数の薄膜トランジスタは、前記複数の薄膜トランジスタに一括して入力されるリセット信号によって、一括してターンオン可能に接続され、
   前記複数のデータ線の各々は前記複数の薄膜トランジスタの各々のソース電極又はドレイン電極と接続し、
   前記リセット回路は、前記リセット信号の入力により、前記複数のデータ線へ所定の初期電位を入力し、
   前記リセット回路と前記コンタクトホールとは前記表示領域と前記第２の辺との間に配置されていることを特徴とする表示装置。
9. 前記リセット回路は、前記リセット信号の入力により、前記データ保持素子を基準電位である初期状態にすることを特徴とする請求項８に記載の表示装置。
10. 前記リセット回路は、１行分の前記画素回路に前記データ信号の書き込み動作が終了した後で次の行の走査線が選択される前に、前記複数の薄膜トランジスタに一括して前記リセット信号が入力されることを特徴とする請求項８又は請求項９に記載の表示装置。
11. 前記表示領域と前記第２の辺との間には、前記複数の電流供給線がつながる電流供給バスラインが配置され、
    前記コンタクトホールは、前記第２の辺と前記電流供給バスラインとの間に位置することを特徴とする請求項８から請求項１０の何れか１項に記載の表示装置。
    

Images