JP4972402B2 - 有機ｅｌパネルの駆動回路、有機ｅｌ表示装置および有機ｅｌパネル駆動回路の検査装置 - Google Patents

Description

この発明は、有機ＥＬパネルの駆動回路、有機ＥＬ表示装置および有機ＥＬパネル駆動回路の検査装置に関し、詳しくは、電流駆動回路の各出力端子に出力される電流値が適正か否かのテストを行う場合のテスト時間を短縮をすることができるような有機ＥＬパネルの駆動回路に関する。

携帯電話機，ＰＨＳ、ＤＶＤプレーヤ、ＰＤＡ（携帯端末装置）等に搭載される有機ＥＬ表示装置の有機ＥＬ表示パネルでは、カラムラインの数が３９６個（１３２×３）の端子ピン、ローラインが１６２個の端子ピンを持つものが提案され、カラムライン、ローラインの端子ピンはこれ以上に増加する傾向にある。
このような有機ＥＬ表示パネルの電流駆動回路は、アクティブマトリックス型でもパッシブマトリックス型のものでも端子ピン対応にカレントミラー回路等の出力段電流源を備えた電流駆動回路が設けられている。
パッシブマトリックス型では、直接、電流源により有機ＥＬ素子（以下ＯＥＬ素子）が電流駆動される。アクティブマトリックス型では、表示セル（画素）に対応してコンデンサと電流駆動トランジスタとＯＥＬ素子とからなるピクセル回路がマトリックス状に設けられている。ＯＥＬ素子は、各ピクセル回路のコンデンサに出力段電流源から駆動電流に対応する電流がコンデンサに流されてコンデンサが充電され、コンデンサに記憶された電圧値に応じて駆動トランジスタにより電流駆動される。

この種の有機ＥＬ表示パネルの電流駆動回路の一例として、カラムピン対応にＤ／Ａ変換回路（以下Ｄ／Ａ）を設けたこの出願人の特開２００３−２３４６５５号の出願が公知である（特許文献１）。これは、カラムピン対応のＤ／Ａが表示データと基準駆動電流とを受けて、基準駆動電流に従って表示データをＤ／Ａ変換してカラムピン対応にカラム方向の駆動電流あるいはこの駆動電流の元となる電流を生成し、生成した電流によりカレントミラー回路の出力段電流源を駆動する。
特開２００３−２３４６５５号公報

前記のような電流駆動回路を搭載したＩＣ（デバイス）は、有機ＥＬパネルのカラムピンに接続される前に、電流駆動回路の各カラムピンに接続される各出力端子の出力電流について各出力端子に出力される出力電流値が適正か否かのテスト（検査）が行われる。
有機ＥＬパネルの駆動回路が４ビット〜６ビット程度のＤ／Ａを使用して出力段電流源を駆動し、それによりＯＥＬ素子を駆動すると、Ｄ／Ａの電流変換精度が悪いために、カラムピン対応の駆動電流にばらつきを生じ易い。このばらつきは、表示装置の製品毎の輝度ばらつきや表示装置の輝度むらとなった現れてくる。
そのため有機ＥＬパネルの駆動回路（ドライバＩＣ）の各出力端子の出力電流が所定の仕様範囲に入っているか否かの検査が必要になる。この検査は、今のところ、各出力端子に測定装置を接続して電流計で直接出力電流を測ることで行われている。
しかし、測定装置のプローブを各出力端子にそれぞれ接触させた時点で、プローブの持つ容量により測定値が安定するまでのセットリングタイムが１０ｍsec程度はかかってしまう。そのため、カラムピン数が増加するとそれに対応して各出力端子も増加し、測定回数が多くなってディバイス１個の測定に時間がかかる問題がある。
また、出力電流のテストは、表示データの多階調に合わせてそれぞれの階調で検査をすることになるため、１階調当たりの検査時間の長さが検査時間全体に大きな影響を与える。
測定時間を短縮するために各出力端子に対応する数のプローブを設けた測定装置を開発して使用することも考えられるが、高価な測定装置となる。各出力端子（あるいはカラムピン）の間隔が０．２ｍｍ以下と狭い上に、各出力端子間隔にもばらつきがあるので適正な測定装置を安価な装置としては造りにくい。しかも、今後、カラムピン数は、増加し、カラムピン間隔は減少する傾向にある。これに応じて有機ＥＬパネルの駆動回路（ドライバＩＣ）の出力端子数も増加する傾向にある。
この発明の目的は、このような従来技術の問題点を解決するものであって、有機ＥＬパネルの駆動回路（ドライバＩＣ）の各出力端子から各カラムピンに出力される電流値が適正か否かのテストを行う場合のテスト時間を短縮することができる有機ＥＬパネルの駆動回路および有機ＥＬ表示装置を提供することにある。

このような目的を達成するためのこの発明の有機ＥＬパネルの駆動回路および有機ＥＬ表示装置の構成は、それぞれの出力端子を介して有機ＥＬパネルの複数のカラムラインあるいは複数のデータ線へそれぞれ駆動電流を出力する複数の電流源を有するＩＣ化された有機ＥＬパネルの駆動回路において、
それぞれの出力端子に一端がそれぞれ接続されかつ他端が共通に接続された複数のスイッチ回路と、
所定の電位ラインに一端が接続された複数の抵抗と、
複数のスイッチ回路の共通に接続された他端を複数の抵抗のそれぞれの他端の１つに選択的に接続するセレクタと、
複数のスイッチ回路の１つを順次所定のタイミングで選択してＯＮにするスイッチ走査回路とを備えていて、
複数の抵抗が、各前記出力端子に出力される電流値が適正か否かを判定するためにそれぞれ所定値に選択され、スイッチ回路とセレクタとスイッチ走査回路とがＩＣに内蔵され、各出力端子の出力電流を検査するためにセレクタにより選択された複数の抵抗の１つにより出力電流が電圧値に変換され、スイッチ走査回路の走査に応じて順次発生する前記の変換された電圧値がＩＣから出力されるものである。
さらに、この発明の有機ＥＬパネル駆動回路の検査装置は、前記の変換された電圧値あるいはこれに対応する信号を受けて有機ＥＬパネルの駆動回路（ドライバＩＣ）のそれぞれの各出力端子についての前記駆動電流の値が適正か否かの検査をするものである。

このように、この発明は、スイッチ走査回路により複数のスイッチ回路を順次走査することで有機ＥＬパネルの駆動回路（ドライバＩＣ）の各出力端子から各カラムピンあるいは各データ線へ出力される出力電流を順次選択し、セレクタにより選択された抵抗により出力電流を電圧値に変換してＩＣから外部へスイッチ走査回路の走査に応じて順次発生する変換された電圧値を出力する。
これにより、この発明は、測定装置のプローブをドライバＩＣの各出力端子に接触させる必要はなくなり、ＩＣ外部において、出力された電圧値をコンパレータ等で比較することで各出力端子の出力電流の合否を走査タイミングで順次判定することが可能になる。特に、セレクタにより複数の抵抗の１つを他の１つに切換えられるようにすれば、この発明は、各出力端子の出力電流値が仕様範囲にあるか否かの判定が容易にでき、各出力端子の出力電流の測定時間を短縮することができる。
また、コンパレータをＩＣに内蔵するようにすれば、この発明は、各出力端子の出力電流値が適正か否かに関係する判定結果をそのまま論理値で出力することができる。
さらに、複数のスイッチ回路として各出力端子対応に設けられているパッシブマトリックス型の有機ＥＬパネルにおけるＯＥＬ素子のリセットスイッチを利用すれば、あるいは駆動電流を電圧値で記憶するアクティブマトリックス型のピクセル回路のコンデンサのリセットスイッチを利用すれば、この発明は、それぞれの出力端子に一端が接続されたスイッチ回路を特別に設ける必要はなくなるので、簡単な回路として出力電流値のテスト回路を設けることができる。これによりＩＣとしての回路規模の増加を抑えることができる。
その結果、この発明は、有機ＥＬパネルの駆動回路（ドライバＩＣ）の各出力端子について、各カラムピン（各出力端子）に出力される電流値が適正か否かのテストを所定のタイミングで行うことができ、テスト時間を短縮をすることができる。

図１は、この発明の有機ＥＬパネルの駆動回路を適用した一実施例のブロック図である。
図１において、１０は、有機ＥＬパネルにおける有機ＥＬ駆動回路としてのカラムＩＣドライバ（以下カラムドライバ）である。このカラムドライバ１０は、出力端子Ｘ1，Ｘ2，…Ｘnに対応して設けられたＤ／Ａ４と出力段電流源５とを有している。出力段電流源５は、トランジスタＱ1，Ｑ２のカレントミラー回路で構成され、Ｄ／Ａ４により電流駆動されて各出力端子Ｘ（出力端子Ｘ1，Ｘ2，…Ｘnを代表して以下出力端子Ｘで説明）に接続されたＯＥＬ素子１９に駆動電流を出力する。
Ｄ／Ａ４は、カラムピン対応に表示データＤＡＴと基準駆動電流Ｉrとを受けて、基準駆動電流に従って表示データＤＡＴをＤ／Ａ変換してカラムピン対応に駆動電流を生成して出力段電流源５を駆動する。なお、表示データＤＡＴは、ＭＰＵ１１によりレジスタ６にセットされたデータがそれぞれのＤ／Ａ４に分配されたものである。

各出力端子Ｘには、それぞれリセットスイッチＳＷが設けられている。このリセットスイッチＳＷは、ＰチャネルＭＯＳトランジスタＴpで構成され、各トランジスタＴpのソースは、それぞれ出力端子Ｘに接続され、各トランジスタＴpのドレインは、接続ライン１３に共通に接続され、この接続ライン１３を介してセレクタ２の入力とコンパレータ９の入力に接続されている。コンパレータ９の出力は、接続ライン１４を介して出力端子１４ａに接続されている。
１は、テスト回路であって、セレクタ２と、シフトレジスタ３、分周回路７、ナンドゲート８、そしてコンパレータ９とからなる。

セレクタ２は、抵抗Ｒa，抵抗ＲbとツェナーダイオードＤZRのいずれかの一方の端子を選択するものであって、抵抗Ｒa，抵抗ＲbとツェナーダイオードＤZRの他方の端子はグランドＧＮＤに接続されている。
抵抗Ｒa，抵抗Ｒbの抵抗値をＲa，Ｒbとすると、Ｒa＞Ｒbであり、ＲaとＲbの抵抗値は、各前記出力端子Ｘに出力される電流値がこれら抵抗の１つに流れたときに、電流値が適正である範囲の上限値の電圧と下限値の電圧をこれら抵抗がそれぞれ発生するように選択されている。ここでは、抵抗Ｒaが上限値の電圧を、抵抗Ｒbが下限値の電圧を発生する。
シフトレジスタ３は、分周回路７から分周されたクロック信号ＣＫ（以下クロックＣＫ）を受けて入力された１ビットデータ（“１”）をシフトすることで、分周されたクロックＣＫに応じてリセットスイッチＳＷを順次選択して選択されたスイッチをＯＮにするスイッチ走査回路であり、それにより各出力端子Ｘのうちの１つを順次選択する。
分周回路７は、コントロール回路１２から出力されるクロックＣＬＫ信号（以下クロックＣＬＫ）を分周して分周されたクロックＣＫを発生し、接続ライン１５を介してシフトレジスタ３に分周されたクロックＣＫを供給する。さらに、接続ライン１６、出力端子１６ａを介して外部に分周されたクロックＣＫを出力する。このクロックＣＫは、通常の動作クロックＣＬＫよりも低いものであり、コントロール回路１２は、このクロックＣＫを各出力端子Ｘ（リセットスイッチＳＷ）を走査する数分だけ発生させる。

ナンドゲート８は、シフトレジスタ３の各段に対応して設けられていて、シフトレジスタ３の各段の出力がナンドゲート８を介して各トランジスタＴpのうち対応するトランジスタのゲートにそれぞれ出力される。さらに、各段に対応するそれぞれのナンドゲート８の他方の入力には、コントロール回路１２から入力端子１７ａ，接続ライン１７を介してリセットコントロールパルスＲＳが加えられる。
なお、リセットコントロールパルスＲＳは、パッシブマトリックス型の有機ＥＬパネルの駆動では、水平１ラインの走査期間に相当する表示期間と帰線期間に相当するリセット期間（垂直方向の走査切換期間）とを切り分ける信号となり、カラム側の駆動においては、水平１ラインの走査期間と帰線期間を切り分けるタイミングコントロール信号と同じ信号である。
コンパレータ９は、可変電圧発生回路９ａを有し、これが発生する基準電圧Ｖrefを（−）入力に受け、（＋）入力が共通の接続ライン１３に接続されている。可変電圧発生回路９ａは、ＭＰＵ１１からデータを受けて比較基準電圧Ｖrefを発生するプログラマブル電圧発生回路であり、これにより発生する比較電圧Ｖrefは、電流値が適正である範囲の上限値の電圧と下限値の電圧の間の電圧に設定される。それは、通常は、（上限値の電圧＋下限値の電圧）／２の電圧である。そこで、コンパレータ９は、入力電圧がこの比較電圧Ｖrefより等しいか、高いときに“Ｈ”を発生し、低いときに“Ｌ”を発生する。なお、可変電圧発生回路９ａは、ＭＰＵ１１から設定データを受けて比較電圧Ｖrefを発生する。

ＭＰＵ１１から選択信号ＳＥＬを受けていないとき、すなわち、選択信号ＳＥＬが“００”のときに、セレクタ２は、ツェナーダイオードＤZRを選択（図示）している。各ナンドゲート８は、一方の入力にリセットコントロールパルスＲＳをコントロール回路１２から入力端子１７ａ、接続ライン１７を介して受ける。他方の入力にはシフトレジスタ３の各段の出力をそれぞれが受けて、その各出力をそれぞれにトランジスタＴpに送出する。そこで、リセットコントロールパルスＲＳがＨＩＧＩＨレベル（“Ｈ”，“Ｈ”有意）で、シフトレジスタ３の各段の出力が“Ｈ”のときに各ナンドゲート８に“Ｌ”が発生してこれが各トランジスタＴpのゲートにそれぞれ出力されてそれぞれのトランジスタＴpがＯＮになる。それ以外のときには各トランジスタＴpはＯＦＦである。
シフトレジスタ３は、電源投入時の初期状態では、分周回路７からのクロックＣＫを受けてＭＰＵ１１からオールビット“１”がセットされ、各段に“１”が設定される。そこで、シフトレジスタ３の各段の出力が“Ｈ”となり、リセットコントロールパルスＲＳが“Ｈ”のリセット期間に各ナンドゲート８から“Ｌ”の信号が各トランジスタＴpのゲートにそれぞれ加えられて、各出力端子Ｘがリセット期間にＯＮした各トランジスタＴp，接続ライン１３、セレクタ２を介して同時にツェナーダイオードＤZRの電圧になって、ＯＥＬ素子１９が定電圧リセット（プリチャージ）される。なお、このときにはＯＥＬ素子１９の陰極側は、ロー側走査により所定のタイミングでグランドＧＮＤに接続される。

セレクタ２は、ＭＰＵ１１がテストモードに設定されたときに、ＭＰＵ１１から入力端子１８ａ，接続ライン１８を介して選択信号ＳＥＬを受ける。この選択信号ＳＥＬに応じて抵抗Ｒa，抵抗Ｒbのうちの１つが選択される。なお、選択信号ＳＥＬは、例えば、２ビットの信号、“１０”，“０１”であり、これらに応じてセレクタ２は、抵抗Ｒa，抵抗Ｒbの順で選択する。選択信号ＳＥＬが発生しないときには、この信号は“００”である。このときには前記したようにセレクタ２は、ツェナーダイオードＤZRを選択している。
ＭＰＵ１１がテストモードに設定されるのは、各出力端子Ｘに出力される出力電流値が適正か否かのテストが合否判定装置２０により行われるときであり、ＭＰＵ１１は、外部から割込み端子に所定の割込み信号を受けてテストモードに入る。
このとき、ＭＰＵ１１は、シフトレジスタ３の初段に“１”をセットする。さらに、外部からの割込み信号に応じてセレクタ２に対して抵抗Ｒa，抵抗Ｒbのいずれかを選択する選択信号ＳＥＬを発生する。この選択信号ＳＥＬは、分周回路７にも加えられて、分周回路７をイネーブルにする。このとき分周回路７は、選択信号ＳＥＬの２ビットをオアした信号“１”をイネーブル信号として受ける。

その結果、所定の割込み信号を受けてＭＰＵ１１がテストモードに入ると、カラムドライバ１０が動作状態にされ、Ｄ／Ａ４に所定の表示データが設定され、各出力段電流源５から各出力端子Ｘに駆動電流が出力される。さらに、このときに、抵抗Ｒa，抵抗Ｒbのうちの１つが選択信号ＳＥＬの値に応じて選択され、選択された抵抗の抵抗値に応じて出力電流値を変換した電圧がコンパレータ９の（＋）入力に加えられる。
コンパレータ９は、クロックＣＫに応じて順次選択される各出力端子Ｘの出力電流に対応する電圧値の比較結果を出力端子１４ａから合否判定装置２０へと送出する。このとき、クロックＣＫも出力端子１６ａから合否判定装置２０へ送出される。
合否判定装置２０は、ＬＥＤ点灯回路２１、赤色ＬＥＤ２２、そして緑色ＬＥＤ２３とからなる。ＬＥＤ点灯回路２１は、シフトレジスタと各桁の出力を受けるナンドゲート，オアゲート等からなり、ＭＰＵ１１から選択信号ＳＥＬを受け、さらに分周されたクロックＣＫを出力端子１６ａから受けて、クロックＣＫに同期して、コンパレータ９の出力をシフトレジスタに受けて分周されたクロックＣＫに応じてシフトし、コンパレータ２１の“Ｈ”、“Ｌ”の判定結果を分周されたクロックＣＫに応じて記憶していく。さらに記憶された判定結果を読出してオアゲートを介して赤色ＬＥＤ２２を点灯し、ナンドゲートを介して緑色ＬＥＤ２３を点灯する。すなわち、合否判定装置２０は、選択信号ＳＥＬの値が“１０”であり、セレクタ２が上限値の抵抗Ｒａを選択しているときには、クロックＣＫを受けているときに“Ｈ”が１つでもあればオアゲートが“Ｈ”となり、これにより赤色ＬＥＤ２２を点灯する。合否判定装置２０は、クロックＣＫを受けているときにすべて“Ｌ”のときにはナンドゲートが“Ｈ”となり、これにより緑色ＬＥＤ２３を点灯する。選択信号ＳＥＬの値が逆に“０１”であり、下限値の抵抗Ｒｂを選択しているときには、それぞれのゲート出力をインバータを介して出力ことで、合否判定装置２０は、前記と逆の点灯動作をさせる。すなわち、すべて“Ｈ”のときにはナンドゲート，インバータを経て緑色ＬＥＤ２３を点灯し、“Ｌ”が１つでもあればオアゲート，インバータを経て赤色ＬＥＤ２２を点灯する。

そこで、ＭＰＵ１１がテストモードになっているときに、ＭＰＵ１１は、オペレータによる割込み信号に応じて選択信号ＳＥＬの値“１０”を発生させてセレクタ２に抵抗Ｒaを選択させて分周回路７とシフトレジスタ３とを動作させ、コントロール回路１２を駆動してそのクロックＣＬＫに応じてリセットスイッチＳＷ（各出力端子Ｘ）を走査する。このときに赤色ＬＥＤ２２が点灯せずに緑色ＬＥＤ２３が点灯したときには、オペレータによる次の割込み信号に応じてＭＰＵ１１は、選択信号ＳＥＬの値“０１”を発生させてセレクタ２に抵抗Ｒｂを選択させて分周回路７とシフトレジスタ３とを動作させてリセットスイッチＳＷ（各出力端子Ｘ）を走査する。このときに赤色ＬＥＤ２２が点灯せずに緑色ＬＥＤ２３が点灯したときには、各出力端子Ｘへ出力される出力電流は、設計仕様に適合してカラムドライバ１０は合格（Ｇ）となる。一方、リセットスイッチＳＷ（各出力端子Ｘ）を走査したときに赤色ＬＥＤ２２が点灯したときにはカラムドライバ１０は、不合格（ＮＧ）となる。
なお、このテストにおいて、Ｄ／Ａ４に設定される表示データは、例えば、最大輝度に対応する表示データ、中間的な輝度に対応する表示データ等を選択することができる。それに応じて抵抗Ｒa，抵抗Ｒbの抵抗値を選択するようにしてもよい。

ところで、前記のコンパレータ９は、オペアンプ等で構成し、低入力インピーダンスのものとする。コンパレータ９のインピーダンスが高いときには、ダミーの電流を流しておいてコンパレータ９の入力容量を出力電流で充電しておき、検査に入るとよい。これは、例えば、１回目の検査をダミー検査として、検査を連続して２回行えば可能になる。なお、コンパレータ９は、ＩＣ内部ではなく、合否判定装置２０側に設けられていてもよい。この場合、ＩＣ内部のコンパレータ９は、Ａ／Ｄ変換回路に換えることができる。このＡ／Ｄ変換回路により各出力端子Ｘの出力電流に対応する変換電圧値をデジタル値としてＩＣ外部に出力することができる。この場合には、合否判定装置２０側にデジタルコンパレータ等を設けるとよい。
このように変換電圧値をデジタル値で出力する場合には、Ｄ／Ａ４に設定される表示データ値が変更されても合否判定装置２０側にデジタルコンパレータの判定値がそれに応じて変更さればよい。これにより抵抗Ｒa，抵抗Ｒbの抵抗値は固定値にすることができる。
さらに、合否判定装置２０は、ＬＥＤ点灯回路２１、赤色ＬＥＤ２２、緑色ＬＥＤ２３に換えて、メモリとＭＰＵとで構成して、コンパレータ９の出力値あるいは前記のＡ／Ｄ変換回路のデジタル値の出力を一旦メモリに記憶しておき、データ処理により比較判定してデバイス（ドライバＩＣ）の合否判定をするものであってもよい。この場合には、高速処理が可能であるので、クロックＣＬＫを分周回路７で分周する必要はない。

以上説明してきたが、実施例では、出力電流を切換える各スイッチとしてリセットスイッチＳＷを利用しているが、この発明は、出力電流値のテストのために別途、各出力端子にスイッチ回路をそれぞれ設けてもよい。
また、実施例では、パッシブマトリックス型のＯＥＬ素子１９の端子電圧をリセットするリセットスイッチＳＷを利用してこれを走査し、各出力端子Ｘに出力される出力電流を順次選択してしているが、このＯＥＬ素子１９に換えてアクティブマトリックス型の各ピクセル回路の電流値を記憶するコンデンサが選択されてもよい。この場合には、前記のリセットスイッチは、ピクセル回路のコンデンサの端子電圧をリセットするリセットスイッチＳＷになる。
なお、アクティブマトリックス型有機ＥＬ表示パネルにおけるピクセル回路のコンデンサのリセット電圧は、電源電圧＋Ｖccになる場合もある。また、パッシブマトリックス型有機ＥＬ表示パネルにおけるリセット電圧は、グランド電位の場合もある。
実施例では、Ｒ，Ｇ，Ｂの区別をして説明していなが、この発明は、Ｒ，Ｇ，Ｂのそれぞれの各カラムラインあるいはデータ線へ電流を出力する各出力端子Ｘがシフトレジスタ３により順次スイッチ回路を介して選択されるような構成を採ることができる。Ｒ，Ｇ，ＢそれぞれにリセットコントロールパルスＲＳを発生させるときには、シフトレジスタ３は、Ｒ，Ｇ，Ｂに対応して３個必要になるが、これら３個のシフトレジスタは、１つに接続された１個のシフトレジスタとされ、制御されてもよい。

図１は、この発明の有機ＥＬパネルの駆動回路を適用した一実施例のブロック図である。

符号の説明

１…テスト回路、２…セレクタ、
３…シフトレジスタ、４…Ｄ／Ａ変換回路（Ｄ／Ａ）、
５…出力段電流源、６…レジスタ、７…分周回路、
８…ナンドゲート、９…コンパレータ、
１０…カラムＩＣドライバ（カラムドライバ）、
１１…ＭＰＵ、１２…コントロール回路、
１３〜１８…接続ライン、１９…有機ＥＬ素子（ＯＥＬ素子）、
２０…合否判定装置、２１…ＬＥＤ点灯回路、
２２…赤色ＬＥＤ、２３…緑色ＬＥＤ。

Claims (15)

1. それぞれの出力端子を介して有機ＥＬパネルの複数のカラムラインあるいは複数のデータ線へそれぞれ駆動電流を出力する複数の電流源を有するＩＣ化された有機ＥＬパネルの駆動回路において、
   複数の抵抗と複数のスイッチ回路とセレクタとスイッチ走査回路とを備え、
   前記複数のスイッチ回路は、それぞれの前記出力端子に一端がそれぞれ接続されかつ他端が共通に接続され、
   前記複数の抵抗は、各前記出力端子に出力される電流値が適正か否かを判定するためにそれぞれ所定値に選択されかつ所定の電位ラインに一端が接続され、
   前記セレクタは、前記複数のスイッチ回路の前記共通に接続された他端を前記複数の抵抗のそれぞれの他端の１つに選択的に接続し、
   前記スイッチ走査回路は、前記複数のスイッチ回路の１つを順次所定のタイミングで選択してＯＮにし、
   前記スイッチ回路と前記セレクタと前記スイッチ走査回路とが前記ＩＣに内蔵され、各前記出力端子の出力電流を検査するために前記セレクタにより選択された前記複数の抵抗の１つにより前記出力電流が電圧値に変換され、前記スイッチ走査回路の走査に応じて順次発生する前記変換された電圧値が前記ＩＣから出力される有機ＥＬパネルの駆動回路。
2. 前記スイッチ走査回路は、前記ＩＣの外部からクロック信号を受けてこのクロック信号に応じて前記複数のスイッチ回路の１つを順次ＯＮにする走査を行う請求項１記載の有機ＥＬパネルの駆動回路。
3. さらに分周回路を有し、前記クロック信号は前記分周回路で分周され、前記スイッチ走査回路は、前記走査を前記分周されたクロック信号に応じて行い、前記分周されたクロック信号とともに前記変換された電圧値が前記ＩＣから出力される請求項２記載の有機ＥＬパネルの駆動回路。
4. さらに、前記ＩＣに内蔵され前記変換された電圧値を受けてこれを所定の電圧と比較するコンパレータを有し、前記コンパレータの比較結果が前記電圧値に換えて前記分周されたクロック信号とともに前記ＩＣから出力され、前記セレクタにより前記複数の抵抗の１つから他の１つに選択が切換えられて前記コンパレータの比較結果が前記分周されたクロック信号とともに前記ＩＣから出力される請求項３記載の有機ＥＬパネルの駆動回路。
5. さらに、前記ＩＣに内蔵され前記変換された電圧値をデジタル値に変換するＡ／Ｄ変換回路を有し、前記Ａ／Ｄ変換回路の変換デジタル値が前記電圧値に換えて前記クロック信号とともに前記ＩＣから出力され、前記セレクタにより前記複数の抵抗の１つから他の１つに選択が切換えられて前記変換デジタル値が前記クロック信号とともに前記ＩＣから出力される請求項２記載の有機ＥＬパネルの駆動回路。
6. 前記セレクタは、前記ＩＣの外部から選択信号を受けてこの選択信号に応じて前記複数の抵抗の１つを選択する請求項４または５記載の有機ＥＬパネルの駆動回路。
7. さらに、前記スイッチ走査回路はシフトレジスタを有する請求項２乃至６のうちのいずれか１項記載の有機ＥＬパネルの駆動回路。
8. それぞれの前記抵抗の前記所定値は、各前記出力端子に出力される電流値が適正である範囲の上限値と下限値にそれぞれ対応している請求項１記載の有機ＥＬパネルの駆動回路。
9. さらに、前記セレクタと前記所定の電位ラインとの間に設けられた定電圧回路を有し、前記所定の電位ラインはグランドラインであり、前記セレクタは、通常状態では、前記定電圧回路を選択して前記複数のスイッチ回路の共通に接続された前記他端を前記定電圧回路に接続し、前記選択信号を受けて前記複数の抵抗の１つを選択する請求項６項記載の有機ＥＬパネルの駆動回路。
10. 前記有機ＥＬパネルは、パッシブマトリックス型有機ＥＬパネルであり、前記複数のスイッチ回路は、前記有機ＥＬパネルの有機ＥＬ素子の端子電圧をリセットするリセットスイッチである請求項９項記載の有機ＥＬパネルの駆動回路。
11. 前記有機ＥＬパネルは、アクティブマトリックス型有機ＥＬパネルであり、前記複数のスイッチ回路は、前記アクティブマトリックス型有機ＥＬパネルのピクセル回路のコンデンサの端子電圧をリセットするリセットスイッチである請求項９項記載の有機ＥＬパネルの駆動回路。
12. 請求項１〜１１のいずれかの項記載の有機ＥＬパネルの駆動回路と前記有機ＥＬパネルとを有する有機ＥＬ表示装置。
13. 請求項１〜１１のいずれかの項記載の有機ＥＬパネルの駆動回路の前記ＩＣから出力される前記変換された電圧値あるいはこれに対応する信号を受けて前記有機ＥＬパネルの駆動回路のそれぞれの前記出力端子についての前記駆動電流の値が適正か否かの検査をする有機ＥＬパネル駆動回路の検査装置。
14. 請求項４項記載の有機ＥＬパネルの駆動回路の前記ＩＣから出力された前記変換された電圧値あるいはこれに対応する信号を受けて前記有機ＥＬパネルの駆動回路のぞれぞれの前記出力端子についての前記駆動電流の値が適正か否かの検査をし、前記コンパレータが前記ＩＣの外部に設けられた有機ＥＬパネル駆動回路の検査装置。
15. 請求項５項記載の有機ＥＬパネルの駆動回路の前記ＩＣから出力された前記変換された電圧値あるいはこれに対応する信号を受けて前記有機ＥＬパネルの駆動回路のぞれぞれの前記出力端子についての前記駆動電流の値が適正か否かの検査をし、前記Ａ／Ｄ変換回路が前記ＩＣの外部に設けられた有機ＥＬパネル駆動回路の検査装置。

Images